DE10313872B3 - Integrierte Schaltung mit einer Testschaltung - Google Patents

Integrierte Schaltung mit einer Testschaltung Download PDF

Info

Publication number
DE10313872B3
DE10313872B3 DE10313872A DE10313872A DE10313872B3 DE 10313872 B3 DE10313872 B3 DE 10313872B3 DE 10313872 A DE10313872 A DE 10313872A DE 10313872 A DE10313872 A DE 10313872A DE 10313872 B3 DE10313872 B3 DE 10313872B3
Authority
DE
Germany
Prior art keywords
test
circuit
integrated circuit
connection
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10313872A
Other languages
English (en)
Inventor
Gerd Frankowsky
Robert Kaiser
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10313872A priority Critical patent/DE10313872B3/de
Priority to US10/804,582 priority patent/US20040222812A1/en
Priority to CNB2004100301310A priority patent/CN100517709C/zh
Application granted granted Critical
Publication of DE10313872B3 publication Critical patent/DE10313872B3/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/12005Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising voltage or current generators
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/31701Arrangements for setting the Unit Under Test [UUT] in a test mode
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/31707Test strategies
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/48Arrangements in static stores specially adapted for testing by means external to the store, e.g. using direct memory access [DMA] or using auxiliary access paths
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/319Tester hardware, i.e. output processing circuits
    • G01R31/31917Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31924Voltage or current aspects, e.g. driver, receiver

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

Die Erfindung betrifft eine integrierte Schaltung mit einer Testschaltung und einem Testanschluss, wobei die Testschaltung über ein an dem Testanschluss anlegbares Testsignal aktivierbar ist, um eine Testfunktion zu starten, wobei eine Schalteinrichtung vorgesehen ist, um nach dem Aktivieren der Testschaltung den Testanschluss mit einer internen Spannungsleitung zu verbinden, um einen aufgrund der ausgeführten Testfunktion benötigten Strombedarf zu versorgen.

Description

  • Die Erfindung betrifft eine integrierte Schaltung mit einer Testschaltung, die über einen Testanschluss aktivierbar ist.
  • Integrierte Schaltungen werden üblicherweise während und nach ihrer Herstellung getestet, bevor sie an den Kunden ausgeliefert werden. Die integrierten Schaltungen werden getestet, indem sie über dafür vorgesehene Testanschlüsse an eine Testereinrichtung angeschlossen werden und die Testereinrichtung gemäß einem vorgegebenen Testablauf Funktionen innerhalb der integrierten Schaltung aufruft. Nach dem Auslesen von Signalen an Ausgangsanschlüssen werden die Funktionen auf ihre korrekte Funktionsweise hin überprüft.
  • Die integrierten Schaltungen sind beim Testen über die Testanschlüsse, die mit Testleitungen verbunden sind, mit der Testereinrichtung verbunden. Die Testleitungen stellen beim Testen ein Nadelöhr dar, da über sie Befehls- und Datensignale der integrierten Schaltung zugeführt werden und Ausgangssignale von der integrierten Schaltung an die Testereinrichtung ausgelesen werden. Um die Testabläufe zu beschleunigen, sind häufig innerhalb der integrierten Schaltungen Testschaltungen integriert. Die Testschaltungen können durch ein Testsignal aktiviert werden, so dass die interne Testschaltung eine Testfunktion ausführt, die im Wesentlichen innerhalb der integrierten Schaltung ohne äußere Steuerung ausgeführt wird. Lediglich das Ergebnis der Testfunktion bzw. ob das Ergebnis einen Fehler aufweist oder nicht, wird der Testereinrichtung mitgeteilt. Dadurch lässt sich die Menge der zu übertragenden Daten zwischen der integrierten Schaltung und der Testereinrichtung drastisch reduzieren.
  • Die Funktionen von integrierten Schaltungen benötigen häufig weitere intern generierte Spannungen. Diese intern generier ten Spannungen werden beispielsweise durch Spannungsteiler, Ladungspumpen oder ähnliches generiert. Beim Testen der integrierten Schaltung durch die interne Testschaltung werden häufig mehrere, meist voneinander unabhängige Funktionen innerhalb der integrierten Schaltung gleichzeitig ausgeführt. Diese voneinander unabhängigen Funktionen können intern generierte Spannungen benötigen. Dadurch, dass die Funktionen zum Testen im Wesentlichen soweit möglich parallel ausgeführt werden, ist der Strombedarf aus den internen Spannungsquellen höher als im Normalbetrieb. Das Maß der Parallelität beim Testen der integrierten Schaltung durch die Testschaltung ist daher durch die Leistungsaufnahme der einzelnen Schaltungsteile hinsichtlich der internen Spannungsquellen begrenzt, da über die für den Normalbetrieb der integrierten Schaltung zur Verfügung gestellten internen Spannungsquellen nur eine bestimmte Strommenge geliefert werden kann. Somit muss die Testfunktion, die durch die Testschaltung ausgeführt wird, so gestaltet sein, dass das Testen der Schaltungsteile der integrierten Schaltung nicht dazu führt, dass der Strom aus einer internen Spannungsquelle einen bestimmten Maximalwert übersteigt. Dadurch wird der Testvorgang verlängert, da weniger Schaltungsteile gleichzeitig getestet werden können.
  • Nach dem Testen der integrierten Schaltung werden die Spannungswerte von internen Spannungsquellen auf den gewünschten Wert eingestellt. Beim Testen liegen die internen Spannungen nur unkalibriert vor, d. h. die Spannungen sind noch nicht auf einen exakten Spannungswert eingestellt. Das Einstellen der Spannungen der internen Spannungsquelle erfolgt üblicherweise nach Abschluss des Testverfahrens durch Schreiben von Einstellungswerten in einen permanenten Speicher, z. B. in elektrische Fuses oder durch Durchtrennen von Leiterbahnen, den sogenannten Laserfuses, durch einen nachfolgenden Lasertrimming-Prozess. Solange die intern generierten Spannungen nicht exakt den vorgeschriebenen Wert aufweisen, bleibt das Testen der Funktionen ungenau und führt unter Umständen zu fehlerhaften Testergebnissen.
  • Aus der Druckschrift DE 198 53 069 A1 ist ein Testsystem für eine zu testende integrierte Schaltung mit einer Testeinrichtung bekannt. Die Testeinrichtung umfasst eine Spannungsversorgung für die integrierte Schaltung und einen Mustergenerator. Der Mustergenerator kann ein Testsignal generieren, mit dem ein Selbsttestvorgang der integrierten Schaltung gestartet wird.
  • Es ist Aufgabe der vorliegenden Erfindung, eine verbesserte integrierte Schaltung zu schaffen, mit der das Testen einer integrierten Schaltung genauer und schneller durchgeführt werden kann.
  • Diese Aufgabe wird durch die integrierte Schaltung nach Anspruch 1, das Testsystem nach Anspruch 4 und das Verfahren nach Anspruch 5 gelöst.
  • Weitere vorteilhafte Ausgestaltungen der Erfindung sind in den abhängigen Ansprüchen angegeben.
  • Gemäß einem ersten Aspekt der vorliegenden Erfindung ist eine integrierte Schaltung mit einer Testschaltung und einem Testanschluss vorgesehen. Die Testschaltung ist über ein an dem Testanschluss anlegbares Testsignal aktivierbar, um eine interne Testfunktion zu starten. Weiterhin ist eine Schalteinrichtung vorgesehen, um nach dem Aktivieren der Testschaltung über den Testanschluss den Testanschluss mit einer internen Spannungsleitung zu verbinden, um einen aufgrund der ausgeführten Testfunktionen benötigten Strombedarf zu versorgen.
  • Integrierte Schaltungen weisen in der Regel eine Reihe von internen Spannungsgeneratoren auf, über die interne Spannungen für den normalen Betrieb der integrierten Schaltung generiert werden. Die Stromaufnahme aus den internen Spannungsgeneratoren der integrierten Schaltung ist beim Testen jedoch erhöht, insbesondere beim gleichzeitigen Testen mehrerer Schaltungsteile innerhalb der integrierten Schaltung. Das gleichzeitige Testen mehrerer Schaltungsteile kann dazu führen, dass die Stromlieferfähigkeit der internen Spannungsgeneratoren der integrierten Schaltung überschritten wird, so dass die Parallelität des Testens von Schaltungsteilen innerhalb der integrierten Schaltung dadurch begrenzt ist. Da in der Regel keine zusätzlichen externen Anschlüsse zum Anlegen weiterer Spannungen zur Verfügung stehen, ist es daher nach dem Stand der Technik notwendig, die ausgeführten Testfunktionen der integrierten Schaltung so nacheinander ablaufen zu lassen, dass ein Maximalstrom aus den internen Spannungsgeneratoren nicht überschritten wird. Dies verzögert den Testablauf erheblich.
  • Erfindungsgemäß ist nun vorgesehen, eine integrierte Schaltung zu schaffen, bei der eine interne Spannungsquelle durch eine externe angelegte Spannung unterstützt oder ersetzt werden kann. Dazu ist eine Schalteinrichtung vorgesehen, die mit einem Testanschluss verbunden ist und die es ermöglicht, den Testanschluss mit einer Testschaltung zum Aktivieren der Testfunktion oder mit einer internen Versorgungsleitung zu verbinden. Die Schalteinrichtung dient also dazu, mithilfe eines Testsignals die Testschaltung zu aktivieren und anschließend durch Schalten der Schalteinrichtung den Testanschluss mit einer internen Spannungsleitung zu verbinden.
  • Auf diese Weise kann in einem Testsystem mit einer Testeinrichtung, die mit der zu testenden integrierten Schaltung über eine Testleitung verbunden ist, eine Testschaltung in der integrierten Schaltung aktiviert werden, indem ein Testsignal angelegt wird. Nachdem durch das Anlegen des Testsignals die Testfunktion gestartet ist, legt die Testeinrichtung eine Strom- bzw. Spannungsquelle über die Testleitung an die integrierte Schaltung an, in der nach Starten der Testfunktion der Testanschluss mit einer internen Spannungsleitung verbunden ist. Über die Strom-/Spannungsquelle der Testeinrichtung ist es möglich, einen zusätzlichen Strombedarf auf der internen Spannungsleitung innerhalb der integrierten Schaltung während des Durchführens des Testvorgangs zu decken.
  • Ein weiterer Vorteil der erfindungsgemäßen integrierten Schaltung besteht darin, dass beim Testen eine intern generierte Spannung extern vorgegeben werden kann. Die externe Spannung ist genau auf einen bestimmten Spannungswert einstellbar. Dies ist insbesondere dann vorteilhaft, wenn die interne Spannungsquelle noch nicht nach Abschluss des Testverfahrens in einem Justiervorgang auf einen optimalen Spannungswert eingestellt worden ist. In diesem Fall liegt während des Testvorgang die interne Spannungsquelle auf einen noch nicht justierten Spannungswert, so dass das Ergebnis des Testvorgangs ungenau bzw. verfälscht ist.
  • Vorzugsweise ist vorgesehen, dass die Schalteinrichtung so angesteuert wird, um nach dem Aktivieren der Testschaltung den Testanschluss von der Testschaltung zu trennen. Auf diese Weise ist sichergestellt, dass Spannungsschwankungen am Testanschluss keinen Einfluss auf die Ausführung der Testfunktion innerhalb der Testschaltung haben.
  • Gemäß einer bevorzugten Ausführungsform ist vorgesehen, dass die integrierte Schaltung ein Speicherelement aufweist, in dem eine Aktivierungsinformation abhängig von dem Anlegen des Testsignals gespeichert werden kann. D.h. sobald das Testsignal über den Testanschluss empfangen worden ist, wird die Aktivierungsinformation in dem Speicherelement gespeichert. Das Speicherelement ist mit der Schalteinrichtung so gekoppelt, um die Schalteinrichtung bei Speichern der Aktivierungsinformation zu schalten, so dass die interne Versorgungsleitung nach Anlegen des Testsignals mit dem Testanschluss verbunden wird.
  • Gemäß einem weiteren Aspekt der vorliegenden Erfindung ist ein Verfahren zum Aktivieren einer Testfunktion in einer integrierten Schaltung vorgesehen. Dazu wird ein Testsignal an einen Testanschluss angelegt, um durch das Testsignal eine Testfunktion in der integrierten Schaltung zu starten. Nach dem Anlegen des Testsignals an den Testanschluss wird ein externer Strom oder eine externe Spannung angelegt, um für den Ablauf der durch das Testsignal aktivierten Testfunktionen eine Stromversorgung bereitzustellen.
  • Eine bevorzugte Ausführungsform der Erfindung wird im Folgenden anhand der beigefügten Zeichnungen näher erläutert. Es zeigen:
  • 1 eine integrierte Schaltung mit einem Testanschluss gemäß einer bevorzugten Ausführungsform der Erfindung; und
  • 2 eine mögliche Ausführungsform für eine Schalteinrichtung, die in der erfindungsgemäßen integrierten Schaltung verwendbar ist.
  • In 1 ist eine bevorzugte Ausführungsform der erfindungsgemäßen integrierten Schaltung dargestellt. Die integrierte Schaltung 1 umfasst eine Nutzschaltung 2, in der die anwendungsbezogenen Nutzfunktionen der integrierten Schaltung realisiert sind. Die integrierte Schaltung 1 weist weiterhin eine Testschaltung 3 auf, die über Steuerleitungen 4 mit der Nutzschaltung 2 verbunden ist, um die Nutzschaltung 2 gemäß einem vorgegebenen, in der Testschaltung 3 implementierten Testablauf zu testen.
  • Über einen Versorgungsspannungsanschluss 5 sind sowohl Testschaltung 3 als auch Nutzschaltung 2 mit einer Versorgungsspannung verbunden.
  • Die Nutzschaltung weist weiterhin eine interne Spannungsquelle 17 auf, um intern generierte Spannungen der Nutzschaltung 2 zur Verfügung zu stellen. Die intern generierten Spannungen können größer oder kleiner als die zur Verfügung gestellte Versorgungsspannung sein. Die interne Spannungsquelle 17 kann eine Ladungspumpe zum Erzeugen einer höheren internen Spannung oder einen Spannungsteiler aufweisen, um aus der Versorgungsspannung eine interne Spannung zu generierten.
  • Über einen Datenanschluss 6, der sowohl mit der Testschaltung 3 als auch mit der Nutzschaltung 2 verbunden ist, können Daten an die Testschaltung 3 bzw. an die Nutzschaltung 2 über tragen werden. Die Daten können einerseits dazu verwendet werden, den Testablauf innerhalb der Testschaltung 3 zu steuern, und andererseits im Normalbetrieb Daten der Nutzschaltung 2 zur Verfügung zu stellen bzw. der Nutzschaltung 2 die Möglichkeit zu geben, Daten auszugeben.
  • Die Testschaltung 3 ist weiterhin über einen Testanschluss 7 ansteuerbar. Der Testanschluss 7 dient dazu, ein Testsignal zu empfangen, wodurch die Testschaltung 3 aktiviert wird. Beim Aktivieren der Testschaltung wird ein in der Testschaltung 3 implementierter Testablauf gestartet, der gemäß einem vorgegebenen Testverfahren die Funktionen der Nutzschaltung 2 testet. Der Testanschluss 7 wird bei Schaltungen gemäß dem Stand der Technik nicht weiter verwendet, nachdem der Testablauf gestartet worden ist. Häufig kommt es vor, dass der Testanschluss einem späteren Benutzer der integrierten Schaltung nicht zur Verfügung steht, da der Testanschluss bei einem nachfolgenden Einhäusen nicht mit einem Anschlusspin des Gehäuses verbunden wird.
  • Je nach ausgeführter Testfunktion in der Testschaltung 3, insbesondere bei parallelen Testfunktionen, kann es sein, dass ein erhöhter Strombedarf aus der internen Spannungsquelle 17 besteht. Unter Umständen kann dieser Strombedarf nicht durch die vorhandene interne Spannungsquelle 17 gedeckt werden. In diesem Fall müsste bei herkömmlichen integrierten Schaltungen eine zusätzliche Stromversorgung über einen weiteren externen Anschluss der integrierten Schaltung 1 zugeführt werden oder die Testfunktionen weniger parallel bzw. nacheinander ausgeführt werden, um die Strombelastung zu reduzieren.
  • Da in der Regel die Anzahl zur Verfügung stehender externer Anschlüsse einer integrierten Schaltung begrenzt ist, können oftmals keine zusätzlichen, ausschließlich für das Durchführen von Testverfahren zu nutzende Spannungsanschlüsse bereitgestellt werden. Das nacheinander erfolgende Ausführen von Testfunktionen würde andererseits die Testzeit erheblich verlängern.
  • Darüber hinaus kann es notwendig sein, zum Durchführen der Testfunktionen ein zusätzliches Spannungspotential zur Verfügung zu stellen, das für den Normalbetrieb der integrierten Schaltung nicht vorgesehen ist. Da üblicherweise die zur Verfügung stehenden Anschlüsse belegt sind, gibt es keine Möglichkeit, dieses zusätzliche Spannungspotential in die integrierte Schaltung einzubringen.
  • Erfindungsgemäß ist daher der Testanschluss 7 mit einer Schalteinrichtung 8 verbunden, so dass der Testanschluss 7 schaltbar mit einer internen Spannungsleitung zur Versorgung der Schaltkreise mit einer internen Spannung in der Nutzschaltung 2 verbunden werden kann.
  • Die Testschaltung 3 weist weiterhin ein Speicherelement 9, z.B. in Form eines Latches, auf, das eine Aktivierungsinformation speichern kann, sobald die Testschaltung 3 durch das Testsignal über den Testanschluss 7 aktiviert worden ist. Der Ausgang des Speicherelements 9 ist über eine Steuerleitung 10 mit der ersten Schalteinrichtung 8 verbunden, so dass die erste Schalteinrichtung 8 durch die Aktivierungsinformation gesteuert ist. Die Steuerleitung 10 ist weiterhin mit einer zweiten Schalteinrichtung 18 verbunden, so dass die zweite Schalteinrichtung durch die Aktivierungsinformation gesteuert ist. Ist in dem Speicherelement 9 eine Aktivierungsinformation gespeichert, die angibt, dass die Testfunktion der Testschaltung 3 aktiviert worden ist, so schaltet die erste Schalteinrichtung 8, so dass der Testanschluss 7 mit dem internen Spannungsnetz 11 verbunden ist.
  • Bei einem Aktivieren der Testfunktion der Testschaltung 3 kann ebenso die zweite Schalteinrichtung 18 so geschaltet werden, dass die interne Spannungsquelle 17 von der internen Spannungsleitung getrennt wird, so dass die extern angelegte Spannung an dem Testanschluss 7 nicht zu einem Stromfluss durch die interne Spannungsquelle 17 führt.
  • Die integrierte Schaltung ist zum Aktivieren der Testfunktion und Auswerten des Testergebnisses mit einer Testeinrichtung 12 verbunden. Die Testereinrichtung 12 kann das Testsignal über eine Testleitung 13 an den Testanschluss 7 angelegen. Die Testeinrichtung 12 ist so gestaltet, dass zum Starten der Testfunktion das Testsignal über den Testkanal der Testleitung 13 an die integrierte Schaltung 1 angelegt werden kann und im Anschluss an das Aktivieren der Testfunktion an den selben Testkanal eine Strom- bzw. Versorgungsspannungsquelle 14 angeschlossen wird. Die Strom- bzw. Versorgungsspannungsquelle 14 ist in der Testeinrichtung 12 einstellbar.
  • Das Anschließen der Strom-/Spannungsquelle 14 erfolgt vorzugsweise über einen Schalter 15, der durch die Testeinrichtung 12, bzw. durch ein Steuermodul 16, in der Testeinrichtung 12 gesteuert wird.
  • Gemäß dem erfindungsgemäßen Verfahren generiert das Steuermodul 16 zunächst das Testsignal, das über den Schalter 15 über die Testleitung 13 an den Testanschluss 7 angelegt wird. Dies bewirkt, dass in der Testschaltung 3 der integrierten Schaltung 1 die Testfunktion gestartet wird und die Aktivierungsinformation in dem Speicherelement 9 gespeichert wird. Dadurch wird die erste Schalteinrichtung 8 geschaltet, so dass der Testanschluss 7 nun mit der internen Spannungsleitung 11 verbunden ist und die interne Spannungsquelle 17 von der internen Spannungsleitung 11 getrennt wird.
  • Im Wesentlichen gleichzeitig oder kurz nach Senden des Testsignals steuert das Steuermodul 16 den Schalter 15 an, so dass dieser geschaltet wird und nun die Strom-/Spannungsquelle 14 mit der Testleitung 13 verbunden ist, wodurch eine Spannung bzw. ein Strom an den Testanschluss 7 angelegt wird. Somit kann der internen Spannungsleitung 11 ein zusätzlicher Strom bzw. eine weitere Spannung zur Verfügung gestellt werden, so dass in der Nutzschaltung 2 Testfunktionen mit höherer Parallelität durchgeführt werden können, die eine erhöhte Stromzufuhr benötigen. Auf diese Weise ist es möglich, dass die Testschaltung 3 parallel mehrere Funktionen gleichzeitig in der Nutzschaltung 2 testen kann, ohne dass die Stromlieferfähigkeit der internen Spannungsquelle 17 überschritten wird. Auch stellt die Möglichkeit des Anlegens einer zusätzlichen Spannung eine Möglichkeit dar, ein weiteres Spannungspotential zur Durchführung der Testfunktion den internen Schaltungen zur Verfügung zu stellen, ohne einen weiteren Testanschluss dafür vorzusehen.
  • Ein weiterer Vorteil der Erfindung ist, dass die extern angelegte Spannung sehr genau durch die Testeinrichtung eingestellt werden kann und somit die Testfunktionen bereits mit einem justierten Spannungswert durchgeführt werden kann. Insbesondere bei einem Testen in einem unzersägten Zustand der Halbleiterchips sind die internen Spannungsquellen noch nicht justiert. Eine Justierung der internen Spannungsquellen wird vorzugsweise durch permanente Speicher bzw. durch sogenannte Fuses durchgeführt, die erst nach Ablauf des Testvorgangs programmiert werden, so dass die gewünschte interne Spannung durch die interne Spannungsquelle zur Verfügung gestellt wird.
  • Dadurch, dass beim Testvorgang die interne Spannungsquelle durch eine externe Spannungsquelle ersetzt wird, ist es möglich, die interne Spannung auf der Spannungsleitung sehr exakt auf den gewünschten Wert einzustellen uns somit den Testvorgang bei einer definierten internen Spannung durchzuführen. Dies ermöglicht ein sicheres Überprüfen der Funktionen der Nutzschaltung und verhindert, dass das Testen der integrierten Schaltung zu fehlerhaften Testergebnissen führt.
  • Es ist selbstverständlich, dass der Schalter 15 und/oder die Schalteinrichtung 8 auch als Umschalter vorgesehen sein kön nen, die gleichzeitig oder nach dem Schalten zur Versorgung der Testfunktion das Steuermodul 16 und/oder die Testschaltung 3 von der Testleitung trennen. Dies hat den Vorteil, dass die Testschaltung 3 nicht von Spannungsschwankungen an dem Testanschluss beeinflusst werden kann.
  • In 2 ist beispielhaft eine Schaltung einer Schalteinrichtung 8 gezeigt, mit der Versorgungsspannungen unterhalb des in der Nutzschaltung 2 verwendeten Massepotentials geschaltet werden können. Dies ist insbesondere deswegen ein Problem, da die Schalteinrichtungen in der Regel mithilfe von Feldeffekttransistoren realisiert werden. Liegt an einem Anschluss eines Feldeffekttransistors ein Versorgungsspannungspotential an, dass unterhalb des Massepotentials bzw. des niedrigsten in der Schaltung verwendeten Potentials, liegt, so lässt sich der betreffende Feldeffekttransistor über die in der integrierten Schaltung zur Verfügung stehenden Spannungen nicht vollständig abschalten, da das niedrigste zur Verfügung stehende Potential in der Regel das Massepotential ist, und somit eine positive Gate-Source-Spannung besteht.
  • In 2 ist eine mögliche erste Schalteinrichtung 8 dargestellt, mit der ein Schalten einer Spannung, die an einen Testanschluss 7 angelegt worden ist, durchgeführt werden kann, selbst dann, wenn das Spannungspotential unterhalb des internen Massepotentials liegt. Die erste Schalteinrichtung 8 weist dazu eine Spannungspegelwandlerschaltung 21 auf, die mit der Steuerleitung 10 verbunden ist und ein Ansteuersignal für einen Gate-Anschluss eines Schalttransistors 22 zur Verfügung stellt.
  • Die Spannungspegelwandlerschaltung 21 ist ferner mit einem ersten hohen Versorgungsspannungspotential VDD, das standardmäßig in der integrierten Schaltung bereitgestellt wird, und dem Testanschluss 7 verbunden. Der Schalttransistor 22 ist mit einem ersten Anschluss ebenfalls mit dem Testanschluss 7 und mit einem zweiten Anschluss mit der internen Spannungs leitung 11, auf die das an dem Testanschluss 7 angelegte Spannungspotential angelegt ist, verbunden.
  • Liegt an dem Gate-Anschluss des Schalttransistors 22 das hohe Versorgungsspannungspotential an, so ist der Schalttransistor 22 durchgeschaltet und das Spannungspotential über den Testanschluss 7 liegt an der internen Spannungsleitung 11 an. Damit der Schalttransistor 22 vollständig sperrt, muss zum Sperren an dem Gateanschluss ein Potential anliegen, das entweder gleich oder kleiner dem an den Testanschluss 7 anliegenden Spannungspotential ist.
  • Die Spannungspegelwandlerschaltung 21 weist dazu einen ersten Inverter 23 auf, dessen Eingang mit dem Ausgang des Speicherelements 9 über die Steuerleitung 10 verbunden ist. Der Ausgang des Inverters 23 ist mit einem Eingang eines zweiten Inverters 24 und einem Gate-Anschluss eines ersten p-Kanal-Transistors 25 verbunden. Ein Ausgang des zweiten Inverters 24 ist mit einem Gate-Anschluss eines zweiten p-Kanal-Transistors 26 verbunden. Erste Anschlüsse des ersten p-Kanal-Transistors 25 und des zweiten p-Kanal-Transistors 26 sind mit dem hohen Versorgungsspannungspotential VDD verbunden.
  • Ein zweiter Anschluss des ersten p-Kanal-Transistors 25 ist mit dem Gate-Anschluss des Schalttransistors 22, einem ersten Anschluss eines ersten n-Kanal-Transistors 27 und einem Gate-Anschluss eines zweiten n-Kanal-Transistors 28 verbunden. Ein zweiter Anschluss des zweiten p-Kanal-Transistors 26 ist mit dem Gate-Anschluss des ersten n-Kanal-Transistors 27 und einem ersten Anschluss des zweiten n-Kanal-Transistors 28 verbunden. Zweite Anschlüsse des ersten n-Kanal-Transistors 27 und des zweiten n-Kanal-Transistors 28 sind mit dem Testanschluss 7 verbunden. Die Substratanschlüsse des ersten p-Kanal-Transistors 25 und des zweiten p-Kanal-Transistors 26 sind mit dem hohen Versorgungsspannungspotential VDD und die Substratanschlüsse des ersten n-Kanal-Transistors 27 und des zweiten n-Kanal-Transistors 28 mit dem Steueranschluss 7 verbunden. Der Substratanschluss des Schalttransistors 22 ist ebenfalls mit dem Testanschluss 7 verbunden.
  • Auf diese Weise wird ein Spannungspegelwandler 21 geschaffen, der abhängig von der Aktivierungsinformation den Schalttransistor 23 öffnet oder vollständig sperrt, auch wenn eine externe Spannung an dem Testanschluss 7 angeschlossen ist, der unterhalb des in der integrierten Schaltung 1 zur Verfügung gestellten Massepotentials liegt.
  • Die Idee der Erfindung besteht darin, eine Testleitung, über die ein Testbefehl zum Starten eines Testvorgangs in einer integrierten Schaltung 1 zur Verfügung gestellt wird, nach dem Starten des Testvorgangs zum Bereitstellen einer Spannungs- bzw. Stromversorgung zu nutzen. Die Spannungs- bzw. Stromversorgung kann einerseits dazu dienen, eine erhöhte Stromzufuhr auf einer internen Spannungsleitung der integrierte Schaltung 1 zur Verfügung zu stellen, damit Testverfahren für mehrere Schaltungsteile der Nutzschaltung 2 paral-lel durchgeführt werden können, und andererseits die interne Spannung beim Testen exakter als während des Testablaufs durch die interne Spannungsquelle 17 generibar bereit zu stellen.
  • 1
    integrierte Schaltung
    2
    Nutzschaltung
    3
    Testschaltung
    4
    Testleitungen
    5
    Versorgungsspannungsanschluss
    6
    Datenanschluss
    7
    Testanschluss
    8
    erste Schalteinrichtung
    9
    Speicherelement
    10
    Steuerleitung
    11
    interne Spannungsleitung
    12
    Testeinrichtung
    13
    Testleitung
    14
    Strom-/Spannungsversorgung
    15
    Schalter
    16
    Steuermodul
    17
    interne Spannungsquelle
    18
    zweite Schalteinrichtung
    21
    Spannungspegelwandlerschaltung
    22
    Schalttransistor
    23
    Erster Inverter
    24
    Zweiter Inverter
    25
    Erster p-Kanal-Transistor
    26
    Zweiter p-Kanal-Transistor
    27
    Erster n-Kanal-Transistor
    28
    Zweiter n-Kanal-Transistor

Claims (5)

  1. Integrierte Schaltung (1) mit einer Testschaltung (3) und einem Testanschluss, wobei die Testschaltung (3) über ein an dem Testanschluss (7) anlegbares Testsignal aktivierbar ist, um eine Testfunktion zu starten, wobei eine Schalteinrichtung (8) vorgesehen ist, um nach dem Aktivieren der Testschaltung (3) über den Testanschluss (7) den Testanschluss (7) mit einer internen Spannungsleitung (11) zu verbinden.
  2. Integrierte Schaltung (1) nach Anspruch 1, wobei die Schalteinrichtung (8) vorgesehen ist, um nach dem Aktivieren der Testschaltung (3) den Testanschluss (7) von der Testschaltung (3) zu trennen.
  3. Integrierte Schaltung (1) nach Anspruch 1 oder 2, wobei die Testschaltung (3) ein Speicherelement (9) aufweist, um eine Aktivierungsinformation abhängig von dem Anlegen des Testsignals zu speichern, wobei die Schalteinrichtung (8) so mit dem Speicherelement gekoppelt ist, um die interne Spannungsleitung (11) nach Anlegen des Testsignals mit dem Testanschluss (7) zu verbinden.
  4. Testsystem zum Testen einer integrierten Schaltung nach einem der Ansprüche 1 bis 3 mit einer Testeinrichtung (12), die mit der integrierten Schaltung (1) über eine Testleitung (13) verbunden ist, wobei über die Testleitung (13) ein Testsignal an die integrierte Schaltung (1) zum Aktivieren der Testschaltung (3) anlegbar ist, wobei die Testeinrichtung (12) eine Strom- oder Spannungsquelle (14) aufweist, die nach dem Aktivieren der Testschaltung (3) über die Testleitung (13) an die integrierte Schaltung (1) angelegt wird, nachdem die Testschaltung (3) über die Testleitung (13) aktiviert wurde.
  5. Verfahren zum Aktivieren einer Testfunktion in einer integrierten Schaltung (1), wobei ein Testsignal an einem Testanschluss (7) angelegt wird, um durch das Testsignal eine Testfunktion in der integrierten Schaltung (1) zu starten, wobei nach dem Anlegen des Testsignals an den Testanschluss (7) ein Strom oder eine Spannung angelegt wird, um für die durch das Testsignal aktivierte Testfunktion eine Stromversorgung bereitzustellen, nachdem das Testsignal an den Testanschluss angelegt wurde.
DE10313872A 2003-03-21 2003-03-21 Integrierte Schaltung mit einer Testschaltung Expired - Fee Related DE10313872B3 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE10313872A DE10313872B3 (de) 2003-03-21 2003-03-21 Integrierte Schaltung mit einer Testschaltung
US10/804,582 US20040222812A1 (en) 2003-03-21 2004-03-19 Integrated circuit having a test circuit
CNB2004100301310A CN100517709C (zh) 2003-03-21 2004-03-19 具测试电路之集成电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10313872A DE10313872B3 (de) 2003-03-21 2003-03-21 Integrierte Schaltung mit einer Testschaltung

Publications (1)

Publication Number Publication Date
DE10313872B3 true DE10313872B3 (de) 2004-06-09

Family

ID=32309078

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10313872A Expired - Fee Related DE10313872B3 (de) 2003-03-21 2003-03-21 Integrierte Schaltung mit einer Testschaltung

Country Status (3)

Country Link
US (1) US20040222812A1 (de)
CN (1) CN100517709C (de)
DE (1) DE10313872B3 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005018790A1 (de) * 2005-03-14 2006-09-21 Infineon Technologies Flash Gmbh & Co. Kg Integrierter Schaltkreis und Verfahren zum Betreiben und parallelen Testen von integrierten Schaltkreisen

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7433790B2 (en) * 2005-06-06 2008-10-07 Standard Microsystems Corporation Automatic reference voltage trimming technique
FR3047633B1 (fr) 2016-02-08 2019-03-22 Continental Automotive France Circuit integre avec broches auxiliaires d'alimentation electrique
CN113341295B (zh) * 2021-05-08 2023-08-18 山东英信计算机技术有限公司 一种测试治具和测试系统

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19853069A1 (de) * 1998-06-16 2000-01-05 Ryoden Semiconductor Syst Eng Halbleiterprüfungsgerät

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4357703A (en) * 1980-10-09 1982-11-02 Control Data Corporation Test system for LSI circuits resident on LSI chips
US4816757A (en) * 1985-03-07 1989-03-28 Texas Instruments Incorporated Reconfigurable integrated circuit for enhanced testing in a manufacturing environment
JPS6267474A (ja) * 1985-09-20 1987-03-27 Mitsubishi Electric Corp 半導体試験装置
US5146161A (en) * 1991-04-05 1992-09-08 Vlsi Technology, Inc. Integrated circuit test system
KR100231393B1 (ko) * 1991-04-18 1999-11-15 나시모토 류조 반도체집적회로장치
JP3071600B2 (ja) * 1993-02-26 2000-07-31 日本電気株式会社 半導体記憶装置
US5627478A (en) * 1995-07-06 1997-05-06 Micron Technology, Inc. Apparatus for disabling and re-enabling access to IC test functions
US6005406A (en) * 1995-12-07 1999-12-21 International Business Machines Corporation Test device and method facilitating aggressive circuit design
US6313657B1 (en) * 1998-12-24 2001-11-06 Advantest Corporation IC testing apparatus and testing method using same
US6489798B1 (en) * 2000-03-30 2002-12-03 Symagery Microsystems Inc. Method and apparatus for testing image sensing circuit arrays
JP2002074996A (ja) * 2000-08-25 2002-03-15 Mitsubishi Electric Corp 半導体集積回路
JP2002214306A (ja) * 2001-01-15 2002-07-31 Hitachi Ltd 半導体集積回路
DE10154614C1 (de) * 2001-11-07 2003-05-08 Infineon Technologies Ag Integrierte Schaltung mit einer Testschaltung und Verfahren zum Entkoppeln einer Testschaltung
DE10202904B4 (de) * 2002-01-25 2004-11-18 Infineon Technologies Ag Vorrichtung und Verfahren zum parallelen und unabhängigen Test spannungsversorgter Halbleiterspeichereinrichtungen
KR100459701B1 (ko) * 2002-02-18 2004-12-04 삼성전자주식회사 접점 개폐 장치 제어 회로 및 이를 이용한 반도체 칩테스트 시스템 및 테스트 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19853069A1 (de) * 1998-06-16 2000-01-05 Ryoden Semiconductor Syst Eng Halbleiterprüfungsgerät

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005018790A1 (de) * 2005-03-14 2006-09-21 Infineon Technologies Flash Gmbh & Co. Kg Integrierter Schaltkreis und Verfahren zum Betreiben und parallelen Testen von integrierten Schaltkreisen
US7409609B2 (en) 2005-03-14 2008-08-05 Infineon Technologies Flash Gmbh & Co. Kg Integrated circuit with a control input that can be disabled

Also Published As

Publication number Publication date
US20040222812A1 (en) 2004-11-11
CN1532934A (zh) 2004-09-29
CN100517709C (zh) 2009-07-22

Similar Documents

Publication Publication Date Title
DE4036973C2 (de) Schaltung zur Erzeugung einer gegenüber einer extern zugeführten Versorgungsspannung erhöhten Lösch- oder Programmierspannung in einer Halbleiter-Speicherschaltung
DE4226047C2 (de) Schaltkreis zur Erzeugung einer internen Spannungsversorgung mit einer Steuerschaltung zur Durchführung eines Belastungstests ("Burn-in-Test")
DE4226048C2 (de) Schaltkreis zur Erzeugung einer internen Stromversorgung mit der Möglichkeit eines Zuverlässigkeitstests ("burn-in")
DE4328605C2 (de) Halbleiterspeichereinrichtung
DE3520003C2 (de)
DE4243592C2 (de) Paralleltestschaltung für einen Halbleiter-Speicherchip
DE3106727A1 (de) "verfahren und vorrichtung zum automatischen pruefen elektrischer und elektronischer schaltkreise"
DE60019255T2 (de) Verfahren und Vorrichtung zur Trimmung von elektronischen Schaltungen
DE10306620B4 (de) Integrierte Testschaltung in einer integrierten Schaltung
DE4201516C2 (de) Schaltungsanordnung zum Bewirken eines Streßtests bei einer Halbleiterspeichervorrichtung
DE10200671A1 (de) Halbleitereinrichtung mit elektrischem Schmelzverbindungselement
DE102005045664B4 (de) Integrierte Schaltung und Betriebsverfahren
DE10322246A1 (de) Für Energieversorgung bestimmtes internes Spannungs-Steuergerät mit zwei Schaltkreisen zur Erzeugung von zwei Referenzspannungen für interne Energiezufuhr
DE102006007439B4 (de) Halbleitereinzelchip, System und Verfahren zum Testen von Halbleitern unter Verwendung von Einzelchips mit integrierten Schaltungen
DE10313872B3 (de) Integrierte Schaltung mit einer Testschaltung
DE3430972C2 (de) Integrierte Schaltung
DE3916811A1 (de) Integrierte halbleiterschaltung mit einer internen nicht-wiederprogrammierbaren speichereinrichtung
EP0733910B1 (de) Platine mit eingebauter Kontaktfühlerprüfung für integrierte Schaltungen
EP0037965B1 (de) Einrichtung zum Prüfen einer digitalen Schaltung mittels in diese Schaltung eingebauter Prüfschaltungen
DE10154614C1 (de) Integrierte Schaltung mit einer Testschaltung und Verfahren zum Entkoppeln einer Testschaltung
DE10358849B4 (de) Integrierte Schaltung und Verfahren zum Testen einer integrierten Schaltung
WO2000058971A1 (de) Integrierter speicher mit speicherzellen, die je einen ferroelektrischen speichertransistor aufweisen
EP0404995B1 (de) Integrierte Schaltungsanordnung
DE10331543B4 (de) Verfahren zum Testen einer zu testenden Schaltungseinheit und Schaltungsanordnung zur Durchführung des Verfahrens
DE10154812B4 (de) Schaltung zum Einstellen einer Signallaufzeit eines Signals auf einer Signalleitung

Legal Events

Date Code Title Description
8100 Publication of patent without earlier publication of application
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee