CN100517709C - 具测试电路之集成电路 - Google Patents

具测试电路之集成电路 Download PDF

Info

Publication number
CN100517709C
CN100517709C CNB2004100301310A CN200410030131A CN100517709C CN 100517709 C CN100517709 C CN 100517709C CN B2004100301310 A CNB2004100301310 A CN B2004100301310A CN 200410030131 A CN200410030131 A CN 200410030131A CN 100517709 C CN100517709 C CN 100517709C
Authority
CN
China
Prior art keywords
test
circuit
integrated circuit
voltage
splice
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2004100301310A
Other languages
English (en)
Other versions
CN1532934A (zh
Inventor
G·弗兰科斯基
R·凯塞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN1532934A publication Critical patent/CN1532934A/zh
Application granted granted Critical
Publication of CN100517709C publication Critical patent/CN100517709C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/12005Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising voltage or current generators
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/31701Arrangements for setting the Unit Under Test [UUT] in a test mode
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/31707Test strategies
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/48Arrangements in static stores specially adapted for testing by means external to the store, e.g. using direct memory access [DMA] or using auxiliary access paths
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/319Tester hardware, i.e. output processing circuits
    • G01R31/31917Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31924Voltage or current aspects, e.g. driver, receiver

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明关于一集成电路具有一测试电路以及一测试接头,测试电路可能藉由一测试信号来激活,其可被应用于测试接头以开始一测试功能,一开关装置为了在激活测试电路之后连接测试接头到一内部电压线路而被提供,用以供应因执行测试功能所需要之一电流需要。

Description

具测试电路之集成电路
技术领域
本发明关于一集成电路具有一测试电路,其可被经由一测试接头激活。
背景技术
集成电路系经常在他们的制造期间或之后被测试,在他们被传递到客户之前。集成电路藉经由被提供之测试接头连接至一测试器装置而被测试且藉由测试器装置招集集成电路之中的功能根据一预先决定的测试次序。在输出接头之信号读出之后,功能系被检查关于他们的正确功能。
在测试期间,集成电路系被连接到测试器装置经由连接到测试线路之测试接头。在测试期间,测试线路代表一指针的中心因为,经由该测试线路,指令以及数据信号系被回馈到集成电路且输出信号系自集成电路被读取到测试器装置。为了加速测试顺序,测试电路经常被整合在集成电路中。测试电路可被藉由一测试信号而激活,因此内部测试电路执行一测试功能,其实质上在集成电路中被执行而没有外部控制。仅测试功能的结果或是无论如何该结果有一错误而被传播到测试器装置。此使得其可能大大地减少在集成电路以及测试器装置之间被转移的数据的量。
集成电路的功能经常需要更内部地被产生的电压。这些内部产生的电压系被产生例如藉由电压分配器,电荷帮浦或类似的其它装置。在藉由内部测试电路测试集成电路期间,在集成电路中一复数的功能系经常无关于彼此而经常同时被执行。这些彼此独立的功能可能需要内部产生的电压。由于测试的功能系实质上以尽可能远离且平行的方式被执行,自内部电压源之电流需要系较高于一般操作。藉由测试电路测试集成电路期间平行的范围系因此被个别的电路部分之功率消耗所限制,关于内部电压源因为仅一特定量的电流可经由使集成电路一般操作有用之内部电压源被供应。因此必然地,藉由测试电路所执行之测试功能必须被装置以使集成电路电路部分之测试不会造成从一内部电压源之电流超过一特定最大值。因此,测试操作系被拖延因为较少的电路部分可被同时测试。
在集成电路测试之后,内部电压源之电压值系被设定为所需的数值。在测试期间,内部电压仅以未经计划的方式出现,即电压尚未被设定为一确切的电压数值。内部电压源之电压系经常在测试方法之结尾之后藉由写或设定数值到一永久内存而被设定,例如电保险丝,或藉由内部连接的服务,所谓的雷射保险丝,藉由一随后的雷射修整步骤。只要内部产生的电压没有确切指定的数值,功能测试仍然是不精确的且,在某些状况之下,导致错误的测试结果。
发明内容
本发明的目的系提供一改善的集成电路,其可使一集成电路之测试被执行更加精确且更加迅速。
此目的系藉由根据权利要求第1项之集成电路,根据权利要求第5项之测试系统以及根据权利要求第6项之方法而达成。
本发明更有利的改进系于附属权利要求中说明。
本发明之一第一观点提供一种集成电路具有一测试电路以及一测试接头。测试电路可藉由一测试信号被激活,其可以被使用于测试接头用以开始一内部测试功能。再者,一开关装置系被提供用以,在经由测试接头激活测试电路之后,连接测试接头到一内部电压线路以供应因被执行之测试功能所需之一电流需要。
集成电路一般具有一连串的内部电压产生器,其产生内部电压用于集成电路之一般正常操作中。从集成电路之内部电压产生器之电流消耗系在测试期间增加,然而,特别是在同时测试集成电路中一复数的电路部分期间。同时测试一复数的电路部分可造成集成电路内部电压产生器之电流供应容量被超过,因此集成电路中电路部分之测试之平行系藉此被限制。因为一般上没有额外的外部接头可用于更多电压的应用,因此需要根据先前技艺以造成被执行的集成电路之测试功能连续地被进行以使自内部电压产生器之一最大电流不被超过。此相当地延迟测试顺序。
本发明现在提供一集成电路被提供其中一内部电压来源可被一外部使用电压支持或取代。为了此目的,一开关装置系被提供,其系被连接至一测试接头且使其可能连接测试接头到一测试电路用以激活测试功能或者连接到一内部供应线路。开关装置因此作用为激活测试电路藉由一测试信号的辅助且接着用以连接测试接头到一内部电压线路经由开关该开关装置。
在此方式中,在一具有连接到集成电路而经由一测试线路被测试之一测试装置之测试系统中,其可能激活在集成电路中之一测试电路藉由使用一测试信号。当测试功能已经藉由测试信号的使用而开始时,测试装置供应一电流或电压源经由测试线路到集成电路,其中测试接头系在测试功能已经开始之后被连接到一内部电压线路。藉由测试装置之电流/电压源,可能去掩盖集成电路中内部电压线路上的一额外的电流需要当执行测试操作同时。
根据本发明之集成电路之再一优点为一内部产生的电压可在测试期间被外部指定。外部电压可精准地被设定为一特定的电压值。此系有利的特别是当内部电压源在一调整操作中测试方法的结尾之后尚未被设定为一最佳化的电压值时。在此例中,测试操作期间,内部电压源系在一尚未被调整之电压值,因此测试操作的结果为不准确或错误的。
较佳地提供的是开关装置系以此一方式在激活测试电路之后关于从测试电路隔离测试接头而被驱动。此确定在测试接头之电压变动对于测试电路中的测试功能执行没有影响。
一较佳的实施例提供集成电路以具有一内存组件,其中一激活数据项可依赖测试信号的应用而被储存。换句话说,当测试信号已经经由测试接头被接收时,激活资料立即被储存在内存组件中。内存组件系被连结到开关装置,以此方式基于激活资料的储存来开关该开关装置,因此内部供应线路在测试信号应用之后系被连接至测试接头。
本发明之另一观点提供一种方法,用以激活一集成电路中之一测试功能。为了此目的,一测试信号系被使用于一测试接头以开始集成电路中之一测试功能,藉由测试信号的方式。在测试信号提供至测试接头之后,一外部电流或一外部电压系被使用以提供一电流供应于测试信号所激活的测试功能次序。
附图说明
本发明之一较佳的实施例系于下伴随附属图标参考而更详细地被解释,其中:
图1显示根据本发明一较佳实施例之一具有一测试接头之集成电路;以及
图2显示一开关装置之一可能的实施例,其可被使用在根据本发明之集成电路中。
具体实施方式
图1说明根据本发明之集成电路之一较佳的实施例。集成电路1包含一有用的电路2,在其中使用相关的集成电路之有用的功能系被了解。集成电路1更具有一测试电路3经由控制线路4被连接至有用的电路2以根据测试电路3中所执行之一预先决定的测试次序来测试有用的电路2。
经由一供应电压接头5,测试电路3以及有用的电路2均被连接至一供应电压。
有用的电路更具有一内部电压源17,用以提供有用的电路2之内部产生的电压。内部产生的电压可能为较大或较小于供应电压而使其为可用的。内部电压源17可能具有一电荷帮浦用来产生一较高的内部电压或者具有一电压分配器用以自供应电压产生一内部电压。
经由一数据接头6,其系被连接至测试电路3以及有用的电路2,数据可被转移到测试电路3且,分别地,被转移到有用的电路2。一方面数据可被使用以控制测试电路3中的测试次序以及,另一方面,在一般操作期间,使数据可用于有用的电路2或者给予有用的电路2输出数据的可能性。
测试电路3更可经由一测试接头7被驱动。测试接头7作为接收一测试信号,藉其测试电路3系被激活。基于测试电路的激活,执行于测试电路3中之一测试次序系被开始,测试次序根据一预先决定的测试方法来测试有用的电路2之功能。在根据先前技艺之电路中,测试接头7不被更进一步的使用于测试次序已经开始的时候。其经常发生测试接头不可用于集成电路之一较晚的使用者因为测试接头并不连接至随后的遮蔽盖括之情况中遮蔽物之一连接脚。
依赖测试电路3中所执行的测试功能,特别是在平行测试功能的例子中,其可能为有一增加的电流需要从内部电压源12而来。在某些状况下,此电流需要不能被现在的内部电压源17所掩盖。
在此例中,传统集成电路中,一额外的电流供应将必须经由一另外的外部接头被回馈到集成电路1或者测试功能将必须平行或连续地被执行之一较低范围为了降低电流加载。
因为一集成电路中可用的外部接头的数量系经常被限制,经常是不可能提供任何额外的电压接头,其系专有地被使用以执行测试方法。另一方面来说,连续地执行测试功能将大大地拉长测试时间。
再者,必须提供一额外的电位用以执行测试功能,该额外的电位不被提供于集成电路之一般操作中。因为可用的接头经常被分配,因此不可能引导该额外的电压电位到集成电路中。
根据本发明,因此,测试接头7系被连接至一开关装置8,以使测试接头7可以一可开关的方式被连接到一内部电压线路而供应在有用的电路2中具有一内部电压之电路。
测试电路3更具有一内存组件9,例如以一锁闩的形式,其可在测试电路3已经藉由测试信号经由测试接头7被激活时立即储存一激活数据项。内存组件9之输出系经由一控制线路10被连接到第一开关装置8,因此地一开关装置8系藉由激活资料来控制。此外控制线路10系被连接到一第二开关装置18,以使第二开关装置藉由激活资料来控制。如果具体指明测试电路3之测试功能已经被激活之一激活数据项被储存于内存组件9中,接着第一开关装置8开关,以使测试接头7被连接到内部电压网络11。
在测试电路3之测试功能之一激活状态中,第二开关装置8可能同时也被开关以使内部电压源17从内部电压线路被隔离,因此外部供应电压在测试接头7并不导致一电流流经内部电压源17。
集成电路系被连接到一测试装置12以激活测试功能以及测试结果估计。测试器装置12可经由一测试线路13提供测试信号到测试接头7。测试装置12系以此方式被装配,为了开始测试功能,测试信号可经由测试线路13之测试信道被使用于集成电路1且,在测试功能激活之后,一电流或供应电压源14系被连接到相同的测试信道。测试装置12中的电流或供应电压源14系为可调整的。
电流/电压源14之连接系较佳地经由一开关15产生,其系被测试装置12或者测试装置12中的一控制模块16所控制。
根据本发明的方法,控制模块16首先产生测试信号,其系经由开关15经过测试线路13而被使用于测试接头7。此具有效果为测试功能在集成电路1之测试电路3中开始且激活资料系被储存于内存组件9。结果,第一开关装置8系被开关,以使测试接头7现在被连接到内部电压线路11以及内部电压源17系从内部电压线路11被隔离。
大致上在相同时间同时或者短暂的在测试信号传播之后,控制模块16驱动开关15,因此后者系被开关且电流/电压源14系不被连接到测试线路13,结果一电压或一电流系被使用于测试接头7。因此,一额外的电流或一另外的电压对于内部电压线路11可能为有用的,因此,在有用的电路2中,可能实施具有较高平行的测试功能,其需要一增加的电流供应。在此方式中,可能的是测试电路3可以同时平行测试有用的电路2中一复数的功能而没有内部电压源17之电流供应容量被超过。此外,应用一额外的电压的可能性代表着一提供另外的电压电位用于执行测试功能到内部电路而不提供其另外的测试接头的可能性。
本发明再一优点为外部提供的电压可非常准确地藉由测试装置被设定且,因此,测试功能已经可以一辈调整的电压数值被执行。内部电压源尚未被调整特别是如果在半导体芯片在一未切割的状态之测试。一内部电压源的调整系较佳地藉由永久内存或者所谓保险丝的方式被执行,其系被规划流程仅在测试操作已经进行之后,因此所需要的内部电压藉由内部电压源而使其为可用。
由于内部电压源在测试操作期间被一外部电压源取代的事实,系可能非常确切地设定内部电压在电压线路为所需要的数值且因此在一清楚的内部电压执行测试操作。此使得有用的电路之功能可以被可靠地检查且预防集成电路之测试导向错误测试结果。
不言而喻的是开关15以及/或开关装置8可能亦被提供作为转乱开关,其从测试线路同时或在开关供应测试功能之后隔离控制模块16以及/或测试电路3。此具有的优点是测试电路3不能被测试接头之电压波动所影响。
图2显示藉由一开关装置8之电路之范例,其可被使用来开关在接地电位之下的供应电压而使用于有用的电路2中。此系一问题特别是因为开关装置系通常被了解为场效晶体管的辅助。如果一供应电压电位在接地电位之下或者使用于电路中之最低电位系出现在一场效晶体管的接头,于是相关的场效晶体管不能被完全地藉由集成电路中可用的电压来关上,因为最低的可用电压系经常为接地电位且一正的闸极来源电压因此存在。
图2说明一可能的第一开关装置8,其可被使用于执行一已经被使用于一测试接头7之电压开关,甚至当电压电位落到内部接地电位之下。为了此目的,第一开关装置8具有一电压等级转换器电路21,其系被连接到控制线路10且提供一开关晶体管22之闸极接头之驱动信号。
电压等级转换器电路21更被连接到一第一高供应电压电位VDD,其系被提供作为集成电路中的标准,且连接到测试接头7。开关晶体管22系相似地藉由一第一接头被连接到测试接头7以及藉由一第二接头连接到内部电压线路11,使用于测试接头7之电压电位被使用于该电压线路。
如果高供应电压电位出现在开关晶体管22之闸极接头,那么开关晶体管22系被激活且电压电位经由测试接头7系出现在内部电压线路11上。为了完全关上开关晶体管22,一电位相等或较少于出现在测试接头7之电压电位而必须出现在闸极接头为了达成关上的目的。
为了此目的,电压等级转换器电路21具有一第一逆变器23,其输入系经由控制线路10被连接到内存组件9的输出。逆变器23之输出系被连接到一第二逆变器24的输入以及一第一p信道晶体管25之一闸极接头。第二逆变器24之输出系被连接到一第二p信道晶体管26之一闸极接头。第一p信道晶体管25以及第二p信道晶体管26之第一接头系被连接到高供应电压电位VDD。
一第一p信道晶体管25之一第二接头系被连接到开关晶体管22之闸极接头,一第一n信道晶体管27之一第一接头以及一第二n信道晶体管28之一闸极接头。第二p信道晶体管26之一第二接头系被连接到第一n信道晶体管27之闸极接头以及第二n信道晶体管28之一第一接头。第一n信道晶体管27以及第二n信道晶体管28之第二接头系被连接到测试接头7。第一p信道晶体管25以及第二p信道晶体管26之基板接头系被连接到高供应电压电位VDD且第一n信道晶体管27以及第二n信道晶体管28之基板接头系被连接到控制接头7。开关晶体管22之基板接头系相似地被连接到测试接头7。
在此方式中,一电压等级转换器21系被提供,其,依赖于激活资料,打开或完全关上开关晶体管23,甚至当一外部电压被连接到测试接头7时,其低于在集成电路1中可用之接地电位。
本发明的观点包含使用一测试线路,经由测试线路,在一集成电路1中开始一测试操作之一测试指令系为可用的,用以提供测试操作已经开始之后一电压或电流的供应。电压或电流供应可能作为,一方面来说,用以提供一增加的电流供应于集成电路1之一内部电压线路上,为了可能实施有用的电路2之一复数的电路部分之平行测试方法,且,另一方面来说,用以在测试期间提供电压更加确切地除了在测试次序期间可藉由内部电压源17产生的电压。
参考符号列表
1   集成电路
2   有用的电路
3   测试电路
4   测试线路
5   供应电压接头
6   数据接头
7   测试接头
8   第一开关装置
9   内存组件
10  控制线路
11  内部电压线路
12  测试装置
13  测试线路
14  电流/电压供应
15  开关
16  控制模决
17  内部电压源
18  第二开关装置
21  电压等级转换器电路
22  开关晶体管
23  第一逆变器
24  第二逆变器
25  第一p信道晶体管
26  第二p信道晶体管
27  第一n信道晶体管
28  第二n信道晶体管

Claims (6)

1.一种集成电路(1),该集成电路(1)具有一测试电路(3)以及一测试接头,该测试电路(3)藉由一测试信号而被激活,该信号可被应用到该测试接头(7)以开始一测试功能,所述测试接头(7)连接于所述测试电路(3)及一开关装置(8),
该开关装置(8)用于在经由测试接头(7)激活该测试电路之后连接该测试接头到一内部电压线(11),其中所述开关装置(8)连接于所述内部电压线(11)。
2.根据权利要求1所述的集成电路(1),该开关装置(8)系为了在激活该测试电路(3)之后,将该测试接头(7)自该测试电路(3)隔离而被提供。
3.根据权利要求1所述的集成电路(1),该测试电路(3)具有一内存组件(9),所述内存组件(9)是根据所述测试信号的应用来储存一激活信息项目,该开关装置(8)被连结到该内存组件,以此方式在应用该测试信号之后,连接该内部电压线(11)到该测试接头(7)。
4.根据权利要求1所述的集成电路(1),该测试电路在该集成电路(1)已经被连接至一电压供应之后被激活。
5.一种用以测试如权利要求1至4其中一项所述的集成电路的测试系统,所述测试系统具有一测试装置(12),所述测试装置(12)经由一测试线路(13)被连接到该集成电路(1),其经由所述测试线路(13)施加一测试信号到该集成电路(1)以激活该测试电路,该测试装置(12)具有一电流或电压源(14),其可在激活该测试电路(3)之后经由该测试线路(13)施加于该集成电路(1)。
6.一种用以激活一集成电路(1)之测试功能的方法,一测试信号被应用于一测试接头(7)以藉由该测试信号开始该集成电路中之一测试功能,在该测试信号应用于该测试接头(7)之后,一电流或一电压被提供,以提供藉由该测试信号所激活之该测试功能之一电流供应。
CNB2004100301310A 2003-03-21 2004-03-19 具测试电路之集成电路 Expired - Fee Related CN100517709C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10313872.2 2003-03-21
DE10313872A DE10313872B3 (de) 2003-03-21 2003-03-21 Integrierte Schaltung mit einer Testschaltung

Publications (2)

Publication Number Publication Date
CN1532934A CN1532934A (zh) 2004-09-29
CN100517709C true CN100517709C (zh) 2009-07-22

Family

ID=32309078

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100301310A Expired - Fee Related CN100517709C (zh) 2003-03-21 2004-03-19 具测试电路之集成电路

Country Status (3)

Country Link
US (1) US20040222812A1 (zh)
CN (1) CN100517709C (zh)
DE (1) DE10313872B3 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7409609B2 (en) * 2005-03-14 2008-08-05 Infineon Technologies Flash Gmbh & Co. Kg Integrated circuit with a control input that can be disabled
US7433790B2 (en) * 2005-06-06 2008-10-07 Standard Microsystems Corporation Automatic reference voltage trimming technique
FR3047633B1 (fr) * 2016-02-08 2019-03-22 Continental Automotive France Circuit integre avec broches auxiliaires d'alimentation electrique
CN113341295B (zh) * 2021-05-08 2023-08-18 山东英信计算机技术有限公司 一种测试治具和测试系统

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4357703A (en) * 1980-10-09 1982-11-02 Control Data Corporation Test system for LSI circuits resident on LSI chips
US4816757A (en) * 1985-03-07 1989-03-28 Texas Instruments Incorporated Reconfigurable integrated circuit for enhanced testing in a manufacturing environment
JPS6267474A (ja) * 1985-09-20 1987-03-27 Mitsubishi Electric Corp 半導体試験装置
US5146161A (en) * 1991-04-05 1992-09-08 Vlsi Technology, Inc. Integrated circuit test system
KR100231393B1 (ko) * 1991-04-18 1999-11-15 나시모토 류조 반도체집적회로장치
JP3071600B2 (ja) * 1993-02-26 2000-07-31 日本電気株式会社 半導体記憶装置
US5627478A (en) * 1995-07-06 1997-05-06 Micron Technology, Inc. Apparatus for disabling and re-enabling access to IC test functions
US6005406A (en) * 1995-12-07 1999-12-21 International Business Machines Corporation Test device and method facilitating aggressive circuit design
JP2000011691A (ja) * 1998-06-16 2000-01-14 Mitsubishi Electric Corp 半導体試験装置
US6313657B1 (en) * 1998-12-24 2001-11-06 Advantest Corporation IC testing apparatus and testing method using same
US6489798B1 (en) * 2000-03-30 2002-12-03 Symagery Microsystems Inc. Method and apparatus for testing image sensing circuit arrays
JP2002074996A (ja) * 2000-08-25 2002-03-15 Mitsubishi Electric Corp 半導体集積回路
JP2002214306A (ja) * 2001-01-15 2002-07-31 Hitachi Ltd 半導体集積回路
DE10154614C1 (de) * 2001-11-07 2003-05-08 Infineon Technologies Ag Integrierte Schaltung mit einer Testschaltung und Verfahren zum Entkoppeln einer Testschaltung
DE10202904B4 (de) * 2002-01-25 2004-11-18 Infineon Technologies Ag Vorrichtung und Verfahren zum parallelen und unabhängigen Test spannungsversorgter Halbleiterspeichereinrichtungen
KR100459701B1 (ko) * 2002-02-18 2004-12-04 삼성전자주식회사 접점 개폐 장치 제어 회로 및 이를 이용한 반도체 칩테스트 시스템 및 테스트 방법

Also Published As

Publication number Publication date
US20040222812A1 (en) 2004-11-11
CN1532934A (zh) 2004-09-29
DE10313872B3 (de) 2004-06-09

Similar Documents

Publication Publication Date Title
US6026039A (en) Parallel test circuit for semiconductor memory
CN100593121C (zh) 使用参数测量单元作为被测器件的电源
US20070070679A1 (en) Circuitry for a programmable element
CN100517709C (zh) 具测试电路之集成电路
KR20030088863A (ko) 두개의 내부 전원 기준 전압 발생 회로를 구비한 내부전원 전압 제어 장치
US6133053A (en) Circuit and a method for configuring pad connections in an integrated device
US7298157B2 (en) Device for generating internal voltages in burn-in test mode
US6535447B2 (en) Semiconductor memory device and voltage level control method thereof
JPH09298280A (ja) 半導体装置の電圧クランプ回路
US20020021603A1 (en) Apparatus and method for package level burn-in test in semiconductor device
KR100804148B1 (ko) 반도체 소자
KR100230401B1 (ko) 반도체 메모리장치의 dc 신호 측정회로
KR100780619B1 (ko) 반도체 장치
US7580300B2 (en) Data output circuit of semiconductor memory apparatus
KR100247221B1 (ko) 테스트모드 활성화회로
KR100206700B1 (ko) 반도체 메모리 장치의 패드 연결방법
KR100273209B1 (ko) 전압레벨가변공급장치
KR20010053128A (ko) 전자 테스트 메모리 장치
KR940008212B1 (ko) 리던던트 셀의 테스트 수단이 내장된 반도체 메모리 장치
KR100252895B1 (ko) Vpp 발생회로
US20050035806A1 (en) Circuit and method to protect EEPROM data during ESD events
KR100250029B1 (ko) 반도체 메모리 소자의 리던던시 셀 중복소거 방지장치
KR20210031088A (ko) 스몰핀 패키지용 오티피 메모리 제어 시스템, 오티피 메모리의 프로그래밍 및 읽기 회로
Malandruccolo et al. New on-chip screening of gate oxides smart power devices for automotive applications
JP2001014886A (ja) 半導体集積回路装置及びその制御方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
C56 Change in the name or address of the patentee
CP01 Change in the name or title of a patent holder

Address after: Munich, Germany

Patentee after: Infineon Technologies AG

Address before: Munich, Germany

Patentee before: INFINEON TECHNOLOGIES AG

TR01 Transfer of patent right

Effective date of registration: 20120920

Address after: Munich, Germany

Patentee after: QIMONDA AG

Address before: Munich, Germany

Patentee before: Infineon Technologies AG

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20160112

Address after: German Berg, Laura Ibiza

Patentee after: Infineon Technologies AG

Address before: Munich, Germany

Patentee before: QIMONDA AG

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090722

Termination date: 20160319

CF01 Termination of patent right due to non-payment of annual fee