KR20010053128A - 전자 테스트 메모리 장치 - Google Patents

전자 테스트 메모리 장치 Download PDF

Info

Publication number
KR20010053128A
KR20010053128A KR1020007014666A KR20007014666A KR20010053128A KR 20010053128 A KR20010053128 A KR 20010053128A KR 1020007014666 A KR1020007014666 A KR 1020007014666A KR 20007014666 A KR20007014666 A KR 20007014666A KR 20010053128 A KR20010053128 A KR 20010053128A
Authority
KR
South Korea
Prior art keywords
programming voltage
test
memory device
memory cell
test mode
Prior art date
Application number
KR1020007014666A
Other languages
English (en)
Inventor
하이코 피브란츠
Original Assignee
인피니언 테크놀로지스 아게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인피니언 테크놀로지스 아게 filed Critical 인피니언 테크놀로지스 아게
Publication of KR20010053128A publication Critical patent/KR20010053128A/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/46—Test trigger logic

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Read Only Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

전자 메모리 장치(1)는 전기적으로 프로그램 가능한 메모리 셀, 메모리 셀을 어드레싱하는 어드레스 버스(30), 및 메모리 셀용 프로그래밍 전압을 발생시키는 제어 가능한 프로그래밍 전압 펌프(22)를 포함한다. 상기 장치는 테스트 모드 신호에 의해 작동 가능한 스위치(23)에 의해 특징 지워지고, 공급된 어드레스 비트에 의해 프리세팅 가능한 테스트 프로그래밍 전압이 조절될 수 있는 방식으로,상기 어드레스 버스(30)가 테스트 모드에서 상기 스위치에 의해 프로그래밍 전압 펌프(22)에 연결되도록 한다.

Description

전자 테스트 메모리 장치 {ELECTRONIC TEST MEMORY DEVICE}
상기 방식의 전자 메모리 장치는 일반적으로 반도체 칩상에서 구현되고, 상기 반도체 칩은 예컨대 EEPROM 메모리 필드 및 프로그래밍 전압 펌프를 가진 EEPROM 모듈(Electrically Erasable Programmable Read-Only Memory), 및 디코딩 회로 및 로직 회로를 가진 추가 모듈을 포함하고, 상기 반도체 칩은 칩의 입력 및 출력부와 연결된다. 이 경우 메모리 필드는 고유 메모리를 나타내고, 다수의 메모리 셀로 이루어진 장치를 포함한다.
개별 EEPROM 메모리 셀의 프로그래밍을 위해, 상기 EEPROM 메모리 셀에 프로그래밍 전압이 인가되어야 하고, 상기 프로그래밍 전압은 예컨대 20 V 이고, 실제로 예컨대 5 V의 배전 전압보다 크다. 최적의 프로그래밍 전압은 칩상에서, 조절된 전압 펌프에 의해 배전 전압으로부터 얻어진다.
상기 반도체 칩이 완성된 이후에, 특히 EEPROM 메모리의 기능이 테스트되어야한다. 이를 위해, 특별한 프로그래밍 명령이 제공되고, 이 명령으로 메모리 필드가 프로그래밍된다.
메모리 셀이 프로그래밍 전압에서 재프로그래밍되지 않는가를 테스트하기 위해, 상기 테스트 중 하나의 테스트시, 프로그래밍 전압은 예컨대 특정 값으로 낮아진다.
이러한 프로그래밍 전압은 외부로부터 추가 테스트 패드를 통해 반도체 칩에 공급된다. 그러나 상기 테스트 패드는 메모리 장치의 정상 작동을 위해서는 필요하지 않으며, 칩 표면을 차지하고, 상기 칩 표면은 메모리 용량의 증가에는 이용되지 않고, 또는 상기 칩을 실제 필요한 것보다 더 크게 만든다.
본 발명은 전기적으로 프로그래밍 가능한 메모리 셀, 메모리 셀을 어드레싱하는 어드레스 버스, 및 메모리 셀용 프로그래밍 전압을 발생시키는 제어 가능한 프로그래밍 전압 펌프를 포함하는 전자 메모리 장치에 관한 것이다.
도 1 은 상기 실시예의 기본 회로도이고,
도 2a 및 2b 는 도 1 에 따른 회로에 연결되기 위한 상이한 명령의 구조이다.
본 발명의 목적은 메모리의 기능 테스트를 실행하기 위해 상기 테스트 패드가 필요 없는 전자 메모리 장치를 제공하는 데 있다.
청구한 제 1 항에 따른 상기 목적은 서두에 언급된 전자 메모리 장치에 테스트 모드 신호로 작동될 수 있는 스위치가 제공되고, 공급된 어드레스 비트에 의해 프리세팅 가능한 테스트 프로그래밍 전압이 조절될 수 있는 방식으로, 어드레스 버스가 테스트 모드에서 상기 스위치에 의해 프로그래밍 전압 펌프에 연결됨으로써 달성된다.
상기 해결책의 장점은 프로그래밍 전압 펌프가 설정 값을 전송하기 위해, 칩의 명령 구조에서 어드레스 버스를 사용함으로써, 명령 디코더 또는 제어 로직에서 추가 비용을 필요로 하지 않는다는 것이다.
또한 안전 임계적인 데이터가 상기 메모리에 저장되는 경우에, 테스트 패드의 에러에 의해 어택 포인트가 가능한 어택커에게 주어지게 된다. 공장을 벗어나기전에 테스트 명령이 칩에 확실히 세팅됨으로써, 조작은 더 이상 불가능하다.
최종적으로 메모리 장치는 칩상에 작은 공간을 필요로 함으로써, 동일한 치수일 경우에는 칩의 메모리 밀도가 상승하고, 또는 동일한 메모리 용량일 경우에는 칩이 축소될 수 있다.
종속항은 본 발명의 바람직한 개선예를 나타낸다.
그에 따라 에러가 없는 상태의 메모리 셀이 재프로그래밍될 수 없는 상태의 전압이 테스트 프로그래밍 전압으로서 프리세팅 가능하다.
상기 메모리 셀은 바람직하게 EEPROM 메모리 필드를 형성한다. 그러나 프로그래밍 전압이 메모리 내용을 변경하기 위해, 또한 테스트를 목적으로 변화되어야 하는 다른 메모리 타입도 가능하다.
또한 프리세팅 가능한 테스트 프로그래밍 전압은 테스트 모드에서 바람직하게 프로그래밍 명령에 의해 조절될 수 있다.
상기 스위치는 특히 멀티플렉서일 수 있다.
상기 프로그래밍 전압 펌프가 일반적으로 조절됨으로써, 어드레스 비트에 의해 테스트 모드에서 테스트 프로그래밍 전압용 설정 값이 프리세팅 가능하다.
본 발명의 추가 세부 사항, 특징 및 장점은 도면에 의한 본 발명의 바람직한 실시예의 설명에서 나타난다.
입력 및 출력부(2)를 가진 전자 메모리 장치(1)는 도 1 에 따라 제 1 회로 모듈(10), 제 2 회로 모듈(20), 및 상기 두 개의 회로 모듈을 연결하는 어드레스 버스(30)를 포함한다.
상기 제 1 회로 모듈(10)은 명령 디코더 및 제어 로직용 회로를 포함한다. 또한 상기 모듈과 메모리 장치(1)의 입력 및 출력부(2)가 연결된다.
상기 제 2 회로 모듈(20)은 다수의 개별 메모리 셀을 가진 메모리 필드(21), 조절 장치(22)를 가진 프로그래밍 전압 펌프, 및 멀티플렉서(23)를 포함하고, 상기 멀티플렉서의 입력부(23a)에 상기 어드레스 버스(30)가 연결된다. 상기 멀티플렉서(23)는 2 개의 출력부(23b, 23c)를 포함하고, 상기 출력부 중 하나는 메모리 필드(21)에 연결되고, 다른 하나는 프로그래밍 전압 펌프(22)에 연결된다. 상기 멀티플렉서(23)는 메모리 필드(21)와 프로그래밍 전압 펌프(22)사이에 있는, 상기 멀티플렉서의 입력부(23a)에 연결된 어드레스 버스(30)의 전환 스위치의 기능을 충족시킨다. 전환 과정은 제어 입력부(23d)에 공급된 테스트 모드 신호에 의해 제어된다.
상기 전자 메모리 장치(1)가 완성된 이후에, 에러 없는 기능에 대한 테스트가 필요하다. 특히 메모리 셀이 우선 프리세팅 가능한 프로그래밍 전압에 도달할 경우에, 그리고 이미 그 이하의 전압에 도달했을 경우에는 재프로그래밍되지 않는 것이 보장되어야만 한다. 이로 인해, 예컨대 배전 전압이 미리 알 수 없는 상황에 의해 상승될 경우, 즉 메모리 셀의 내용이 비의도적으로 변경되는 위험이 발생된다. 메모리 셀이 상기 전압에서 재프로그래밍되지 않을 수 있는지를 테스트하기 위해, 상응하는 테스트에 의해 프로그래밍 전압이 정해진 값으로 낮아진다. 상기 테스트에 의해 모든 메모리 셀이 동시에 검사되기 때문에, 상기 모든 메모리 셀은 어드레싱될 필요가 없다.
상기 테스트를 실행하기 위해, 멀티플렉서(23)가 그의 제어 입력부(23d)를 통해 테스트 모든 신호에 의해 제어되기 때문에, 어드레스 버스(30)는 프로그래밍 전압 펌프(22)와 연결된 제 2 출력부(23c)에 연결된다. 그리고 나서 프로그래밍 전압은 어드레스 버스(30)를 통해 미리 정해진 값으로 낮아지고, 어드레스 비트가프로그래밍 전압 펌프(22)의 제어 회로에 직접 삽입되어, 낮아진 프로그래밍 전압에 대한 새로운 설정 값이 미리 정해진다. 최종적으로 멀티플렉서(23)가 재스위칭되고, 메모리 셀의 내용 변경이 검사될 수 있다.
프로그래밍 전압의 조절은 간단한 방법으로 칩의 명령 구조로 설정될 수 있다.
도 2a 에 도시된 바와 같이, 명령-(Command-), 어드레스- 및 데이터 부분을 포함하는 판독- 및 프로그래밍 명령의 공지된 구조에서, 프로그래밍 명령은 테스트 모드에서 도 2b 에 도시된 형태를 가진다. 이 경우 어드레스 부분의 비트(8 내지 15)는 예컨대 테스트 프로그래밍 전압을 조절하는 데 사용되는 반면에, 명령 부분(Command)의 비트(0 내지 7)는 추가 테스트 모드 조절을 위해 사용되거나 "don't care"에 의해 평가될 수 있다.

Claims (7)

  1. 전기적으로 프로그래밍 가능한 메모리 셀, 메모리 셀을 어드레싱하는 어드레스 버스, 및 메모리 셀용 프로그래밍 전압을 발생시키는 제어 가능한 프로그래밍 전압 펌프를 포함하는 전자 메모리 장치에 있어서,
    테스트 모드 신호에 의해 작동 가능한 스위치(23)가 제공되고,
    공급된 어드레스 비트에 의해 프리세팅 가능한 테스트 프로그래밍 전압이 조절될 수 있는 방식으로, 어드레스 버스(30)가 테스트 모드에서 상기 스위치(23)에 의해 프로그래밍 전압 펌프(22)에 연결될 수 있는 것을 특징으로 하는 전자 메모리 장치.
  2. 제 1 항에 있어서,
    에러가 없는 상태의 메모리 셀이 재프로그래밍될 수 없는 상태의 전압이 테스트 프로그래밍 전압으로서 프리세팅 가능한 것을 특징으로 하는 전자 메모리 장치.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 메모리 셀이 EEPROM 메모리 필드(21)를 형성하는 것을 특징으로 하는 전자 메모리 장치.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    프리세팅 가능한 테스트 프로그래밍 전압이 테스트 모드에서 프로그래밍 명령에 의해 조절될 수 있는 것을 특징으로 하는 전자 메모리 장치
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 스위치가 멀티플렉서(23)인 것을 특징으로 하는 전자 메모리 장치.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 프로그래밍 전압 펌프(21)가 조절되고, 어드레스 비트에 의해 테스트 모드에서 테스트 프로그래밍 전압용 설정 값이 규정되는 것을 특징으로 하는 전자 메모리 장치.
  7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    테스트 모드에서 공급된 어드레스 비트가 하나 또는 다수의 테스트 프로그래밍 명령의 부분으로서 메모리 장치에 저장되고, 필요한 경우에 실행되는 것을 특징으로 하는 전자 메모리 장치.
KR1020007014666A 1998-06-24 1998-06-24 전자 테스트 메모리 장치 KR20010053128A (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/DE1998/001738 WO1999067791A1 (de) 1998-06-24 1998-06-24 Elektronische prüfungsspeichereinrichtung

Publications (1)

Publication Number Publication Date
KR20010053128A true KR20010053128A (ko) 2001-06-25

Family

ID=6918657

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020007014666A KR20010053128A (ko) 1998-06-24 1998-06-24 전자 테스트 메모리 장치

Country Status (12)

Country Link
US (1) US6366510B2 (ko)
EP (1) EP1088311B1 (ko)
JP (1) JP2002532813A (ko)
KR (1) KR20010053128A (ko)
CN (1) CN1127090C (ko)
AT (1) ATE218004T1 (ko)
BR (1) BR9815918A (ko)
DE (1) DE59804216D1 (ko)
MX (1) MXPA00012846A (ko)
RU (1) RU2216796C2 (ko)
UA (1) UA52828C2 (ko)
WO (1) WO1999067791A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7073094B1 (en) * 2002-05-09 2006-07-04 Winbond Electronics Corporation Method and systems for programming and testing an embedded system
JP2004110871A (ja) * 2002-09-13 2004-04-08 Fujitsu Ltd 不揮発性半導体記憶装置
US20050036947A1 (en) * 2003-08-12 2005-02-17 General Electric Company Target-specific activatable polymeric imaging agents
JP2005071556A (ja) * 2003-08-28 2005-03-17 Renesas Technology Corp 半導体記憶装置および半導体集積回路装置
US10261876B2 (en) 2016-11-08 2019-04-16 Micron Technology, Inc. Memory management

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5177745A (en) * 1990-09-26 1993-01-05 Intel Corporation Memory device with a test mode
US5291446A (en) 1992-10-22 1994-03-01 Advanced Micro Devices, Inc. VPP power supply having a regulator circuit for controlling a regulated positive potential
JP3331481B2 (ja) * 1993-07-14 2002-10-07 日本テキサス・インスツルメンツ株式会社 半導体装置の試験回路
US5606532A (en) * 1995-03-17 1997-02-25 Atmel Corporation EEPROM array with flash-like core
US5615159A (en) * 1995-11-28 1997-03-25 Micron Quantum Devices, Inc. Memory system with non-volatile data storage unit and method of initializing same
US5650734A (en) * 1995-12-11 1997-07-22 Altera Corporation Programming programmable transistor devices using state machines
KR0185611B1 (ko) * 1995-12-11 1999-04-15 김광호 불휘발성 반도체 메모리장치의 고전압 레벨 최적화 회로 및 그 방법
US6154851A (en) * 1997-08-05 2000-11-28 Micron Technology, Inc. Memory repair

Also Published As

Publication number Publication date
US20010002887A1 (en) 2001-06-07
EP1088311B1 (de) 2002-05-22
CN1310847A (zh) 2001-08-29
ATE218004T1 (de) 2002-06-15
BR9815918A (pt) 2001-02-20
RU2216796C2 (ru) 2003-11-20
CN1127090C (zh) 2003-11-05
DE59804216D1 (de) 2002-06-27
MXPA00012846A (es) 2002-06-04
UA52828C2 (uk) 2003-01-15
EP1088311A1 (de) 2001-04-04
JP2002532813A (ja) 2002-10-02
WO1999067791A1 (de) 1999-12-29
US6366510B2 (en) 2002-04-02

Similar Documents

Publication Publication Date Title
EP2284551A1 (en) Method and device for correcting and obtaining reference voltage
US4740919A (en) Electrically programmable logic array
EP0652566A1 (en) Fuse blow circuit
KR880014482A (ko) 반도체 집적회로 장치
KR100444788B1 (ko) 테스트 동작 모드를 가진 집적 회로 및 다수의 상기 집적회로를 테스트하기 위한 방법
KR20010053128A (ko) 전자 테스트 메모리 장치
KR0182868B1 (ko) 플래쉬 메모리셀의 리페어 회로 및 리페어 방법
KR880008341A (ko) 특수 모드용 prom 셀들이 있는 반도체장치
US5828826A (en) Processing apparatus having a nonvolatile memory to which a supply voltage is supplied through a shared terminal
US20070183180A1 (en) Option circuits and option methods of semiconductor chips
KR20020082799A (ko) 동적 번인 테스트 기능을 갖는 단일칩 마이크로컴퓨터 및이를 위한 동적 번인 테스트 방법
US5893923A (en) Microcontroller utilizing a circuit to select during reset process an internal or external memory as base memory
US5046180A (en) Semiconductor integrated circuit device comprising non-reprogrammable internal memory device
JPH0393098A (ja) 集積回路
US20080028104A1 (en) Semiconductor device and operation control method of semiconductor device
US6041009A (en) Apparatus for stabilizing an antifuse used for a memory device
US6119253A (en) Method and device for setting a plurality of test modes using external pins
US6438013B2 (en) Semiconductor integrated circuit and method for adjusting characteristics of the same
US6870383B2 (en) Semiconductor device with high speed switching of test modes
KR19980075712A (ko) 반도체 메모리 장치의 기준전압 발생회로
KR101006256B1 (ko) 마이크로 컨트롤러의 구성 입력부 접속 방법과 접속 장치및 상응하는 마이크로 컨트롤러
KR100443508B1 (ko) 반도체 메모리 모듈
JPS62224836A (ja) 半導体集積回路装置
KR100342977B1 (ko) 반도체메모리장치용어드레스콘트롤회로
KR100502035B1 (ko) 전자회로의 전류 소모를 감소시키기 위한 장치 및 방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application