DE10112560B4

DE10112560B4 - Verfahren und Vorrichtung zum Prüfen von Schaltungsmodulen

Info

Publication number: DE10112560B4
Application number: DE10112560A
Authority: DE
Inventors: Jürgen Dr. Alt; Frederic Valentin
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2001-03-15
Filing date: 2001-03-15
Publication date: 2011-02-17
Anticipated expiration: 2021-03-16
Also published as: DE10112560A1; US6920582B2; US20020199143A1

Abstract

Verfahren zum Prüfen von Schaltungsmodulen in einer Schaltung, wobei das jeweilige Schaltungsmodul als ein Kanalmodul (101a–101d) oder als ein Steuermodul (102) ausgebildet ist, mit den folgenden Schritten:
a) Ansteuern mindestens eines Kanalmoduls (101a–101d) durch ein Prüfregister (103), wobei jeweilige Kanalmodule (101a–101d) identisch sind;
b) Ansteuern mindestens eines Steuermoduls (102) durch das Prüfregister (103), wobei jeweilige Steuermodule (102) identisch sind;
c) Prüfen des mindestens einen Kanalmoduls (101a–101d) durch Prüfen mindestens einer Scankette des Kanalmoduls (101a–101d);
d) Prüfen des mindestens einen Steuermoduls (102) durch Prüfen mindestens einer Scankette des Steuermoduls (102);
dadurch gekennzeichnet, daß
e) mehrfach vorhandene Kanalmodule (101a–101d), die eine identische Scankettenstruktur aufweisen, jeweils mit identischen Kanalabtasteingangsignalen (108) geprüft werden, indem an einem jeweiligen Kanalabtastausgang (105) erhaltene Kanalabtastausgangssignale (109) in Abhängigkeit von Kanalabtastmodussignalen (111) mittels Gattereinheiten (301) derart verknüpft werden, daß
e1) die erhaltenen Kanalabtastausgangssignale (109) zeitlich nacheinander einer Kombinationseinheit (304) zuführbar sind, wobei...

Description

STAND DER TECHNIK
Die vorliegende Erfindung betrifft allgemein ein Verfahren zum Prüfen von Schaltungsmodulen, und betrifft insbesondere ein Verfahren zum Prüfen von Schaltungsmodulen, das in einer Prüfeinrichtung für eine Abtastprüfung eingesetzt wird.
Eine Prüfung von Integrierten Schaltungen (ICs) und anderen Baugruppen gewinnt vor dem Hintergrund einer zunehmenden Miniaturisierung eine immer größere Bedeutung. Beispielsweise sind Mikroprozessoren hochkomplexe ICs, die insbesondere für einen Einsatz in zentralen Verarbeitungseinheiten (CPUs = Central Processing Units) exakt auf Fehlfunktionen hin geprüft werden müssen. Es existieren jedoch zahlreiche weitere Anwendungen für eine Abtastprüfung von elektronischen Schaltungsmodulen.
Schaltungsmodule sind beispielsweise aus Scanketten aufgebaut, welche durch eine Reihe von logischen Funktionseinheiten, wie z. B. Gattereinheiten und/oder Flipflopeinheiten, bereitgestellt sind. Diese Scanketten werden herkömmlicher weise geprüft, indem Abtastvektoren, die aus einer Bitmusterfolge von logischen „Einsen” und logischen „Nullen” aufgebaut sind, an einen Eingang eines zu prüfenden Schaltungsmoduls angelegt werden, und indem anschließend an einem Ausgang die resultierenden Abtastvektoren mit einem erwarteten Ergebnis, beispielsweise mit einem Soll-Abtastvektor verglichen werden.
Hierbei werden Abtastvektoren, die einem Eingang eines zu prüfenden Schaltungsmoduls zugeführt werden, als Abtastein gangssignale bereitgestellt, während resultierende Abtastvektoren, die von einem Ausgang des zu prüfenden Schaltungsmoduls ausgegeben werden, als Abtastausgangssignale mit erwarteten Ergebnis-Abtastvektoren, die als Soll-Abtastausgangssignale bezeichnet werden, in einer Komparatoreinheit verglichen werden.
Bei der Prüfung von Schaltungsmodulen ist eine Prüfeinrichtung herkömmlicherweise für eine Abtastprüfung eingerichtet, wobei eine Prüfqualität auch bei einer Erweiterung des Prüfbedarfs aufrechterhalten werden muß.
Mit Hilfe einer sogenannten ATPG-Software (Automated Test Pattern Generation – Software) werden spezifische digitale Prüfsignale für eine Prüfung von Schaltungsmodulen, die beispielsweise als „Kanalmodule” oder als „Steuermodule” ausgebildet sein können, durch einen Testmustergenerator erzeugt. Diese Prüfsignale, die als eine beliebige Bitmusterfolge (z. B. 0-1-0-0-1-1-0-1-...) in Form von Abtastvektoren vorgegeben werden, werden den zu prüfenden Schaltungsmodulen zugefüht.
Die Terme „Kanalmodul” bzw. „Steuermodul” bezeichnen nachfolgend lediglich unterschiedliche Schaltungsmodule, wobei als ein Kanalmodul ein Schaltungsmodul bezeichnet wird, welches in einer Schaltung in der Regel mehrfach, mindestens jedoch einmal auftritt und wobei einzelne Kanalmodule jeweils identisch sind, und wobei wiederum als ein Steuermodul ein Schaltungsmodul bezeichnet wird, welches in einer Schaltung mehrfach, mindestens jedoch einmal auftritt und wobei wiederum einzelne Steuermodule jeweils identisch sind.
4 zeigt eine Prüfeinrichtung für parallel angeordnete Kanalmodule 101a, ... 101i, ... 101d nach dem Stand der Technik, wie er aus GERNER, M.; MÜLLER, B.; SANDWEG, G.: Selbsttest digitaler Schaltungen. München [u. a.]: Oldenbourg, 1990, Seiten 44–47 (ISBN 3-486-21765-8) bekannt ist. Eine erste Anschlußeinheit 401 ist mit einem Steuermodul 102 verbunden, wobei Signale zwischen der ersten Anschlußeinheit 401 und dem Steuermodul 102 in beiden Richtungen als Abtasteingangssignale und Abtastausgangssignale ausgetauscht werden können. Beispielhaft sind in 4 vier Kanalmodule 101a, 101b, 101c und 101d dargestellt, die in einer parallelen Weise geprüft werden. Die Kanalmodule 101a–101d sind jeweils mit dem Steuermodul 102 und einer zweiten Anschlußeinheit 402 verbunden, wobei Kanalabtasteingangssignale und Kanalabtastausgangsignale jeweils zwischen den Kanalmodulen 101a–101d und dem Steuermodul 102 bzw. der zweiten Anschlußeinheit 402 ausgetauscht werden können.
Die in einer Schaltung vorhandenen Schaltungsmodule, hier als „Kanalmodule” bzw. als „Steuermodule” bezeichnet, beinhalten Scanketten, z. B. für ein Kanalmodul 101a die Scanketten A_s1–A_sN, die beispielsweise durch eine Serie von Flipflopeinheiten ausgebildet sind, wobei N die Gesamtzahl der Scanketten in dem Kanalmodul 101a darstellt.
Hierbei werden mit den Abtastsignalen (Abtasteingangssignal und Abtastausgangssignal), die in einem Testgenerator 112 erzeugt werden, eine Anzahl von N Scanketten (A_s1–A_sN) geprüft, aus welchen sich die jeweiligen Schaltungsmodule zusammensetzen. Prüfverfahren nach dem Stand der Technik beruhen auf einer Verwendung von Abtasteingangssignalen, die für jedes Schaltungsmodul (hier Kanalmodule und Steuermodule) getrennt vorhanden und auch abgespeichert sein müssen. Die jeweiligen Abtastausgangssignale werden einer Komparatoreinheit 113 zugeführt, in welcher die jeweiligen Abtastausgangssignale mit Soll-Abtastausgangssignalen verglichen werden, und somit wird ein Prüfergebnis erhalten.
Um Abtasteingangssignale bei einer Erweiterung von Schaltungen um einzelne Schaltungsmodule bereitzustellen, ist bei Prüfeinrichtungen für eine Abtastprüfung nach dem Stand der Technik nachteiligerweise eine Speichererweiterung der Prüfeinrichtung erforderlich. Kann jedoch eine derartige Speichererweiterung nicht bereitgestellt werden, müssen zwangsläufig Abtastsignale reduziert werden, was zu einem Nachteil einer verminderten Prüfqualität führt.
Die EP 0903587 A2 schlägt ein Verfahren zum Testen einer elektronischen Schaltung vor, die aus Teilschaltungen besteht, die jeweils mittels einer zugeordneten Scan-Kette S1 bis Sn prüfbar sind. Ferner wird durch ein Scan-Select-Register festgelegt, welche Scankette aktiviert wird, d. h. welcher Schaltungsteil getestet wird.
Es ist somit eine Aufgabe der vorliegenden Erfindung, eine Prüfanordnung bereitzustellen, die ohne eine Erweiterung der Prüfeinrichtung hinsichtlich eines Speichers oder anderer Komponenten und ohne ein Begrenzen der Abtastsignale für eine Abtastprüfung eingesetzt werden kann.
Diese Aufgabe wird durch ein Verfahren zum Prüfen von Schaltungsmodulen nach Anspruch 1 und eine Vorrichtung nach Anspruch 5 gelöst.
VORTEILE DER ERFINDUNG
Kern der Erfindung ist ein Verfahren, welches es ermöglicht, Abtastsignale in einer Prüfeinrichtung zu speichern und mit diesen gespeicherten Abtasteingangssignalen Scanketten, die mindestens einmal in mindestens einem Schaltungsmodul auftreten, zu prüfen, wobei das Verfahren weiterhin ein Auslesen von Kanalabtastausgangssignalen über eine einzige Ausleseanschlußeinheit bereitstellt.
Ein Vorteil des Verfahrens zum Prüfen von Schaltungsmodulen gemäß der vorliegenden Erfindung besteht darin, daß mindestens ein Kanalmodul (bzw. mindestens ein Steuermodul) in einer Abtastprüfung jeweils parallel mit identischen Kanalabtasteingangssignalen (bzw. mit identischen Steuerabtasteingangssignalen geprüft werden kann, was zu einer Reduzierung einer Prüfzeit in einer Prüfeinrichtung führt.
Vorteilhafterweise werden Abtastsignale für ein Kanalmodul einmal in einer Prüfeinrichtung gespeichert und mehrfach für eine Prüfung von Schaltungsmodulen bereitgestellt werden.
In vorteilhafter Weise ermöglicht es das Verfahren zum Prüfen von Schaltungsmodulen gemäß der vorliegenden Erfindung, den Speicherbedarf für die Speicherung von Abtastsignalen zu reduzieren, was zu einer Kostenreduktion führt.
Zweckmäßigerweise ergibt sich gemäß der Vorrichtung zur Prüfung von Schaltungsmodulen gemäß der vorliegenden Erfindung eine reduzierte Schaltungsgröße der Prüfeinrichtung, wodurch eine Verarbeitung durch eine sogenannte ATPG-Software (Automated Test Pattern Generation – Software) erleichtert wird.
Noch ein weiterer Vorteil des Verfahrens zum Prüfen von Schaltungsmodulen gemäß der vorliegenden Erfindung besteht darin, daß Abtastsignale nach einer Prüfung sämtlicher Scanketten über eine einzige Ausleseanschlußeinheit ausgelesen werden können.
In den Unteransprüchen finden sich vorteilhafte Weiterbildungen und Verbesserungen des jeweiligen Gegenstands der Erfindung.
ZEICHNUNGEN
Ausführungsbeispiele der Erfindung sind in den Zeichnungen dargestellt und in der nachfolgenden Beschreibung näher erläutert.
In den Zeichnungen zeigen:
1 eine schematische Skizze einer Anordnung zum Prüfen von Schaltungsmodulen gemäß eines Ausführungsbeispiels der vorliegenden Erfindung;
2 eine Veranschaulichung einer Prüfanordnung unter Verwendung einer Logik zur Bereitstellung von Abtastfreigabesignalen mit Hilfe der in 1 gezeigten, separaten Abtastmodussignale gemäß eines Ausführungsbeispiels der vorliegenden Erfindung;
3 eine Prinzipdarstellung einer Logik zum Auslesen von Abtastsignalen nach einer Prüfung sämtlicher Scanketten, wobei die Abtastsignale über eine Ausleseanschlußeinheit einer Prüfeinrichtung gemäß des erfindungsgemäßen Verfahrens bereitgestellt werden; und
4 eine Prüfeinrichtung zur Prüfung von Schaltungsmodulen nach dem Stand der Technik.
BESCHREIBUNG DER AUSFÜHRUNGSBEISPIELE
1 zeigt eine schematische Skizze des Verfahrens und der Vorrichtung zum Prüfen von Schaltungsmodulen gemäß einem Ausführungsbeispiel der vorliegenden Erfindung.
Bei der in 1 gezeigten Prüfanordnung ist die Prüfung mehrerer Kanalmodule 101a, ... 101i, ... 101d (i = Laufindex) und eines Steuermoduls 102 gezeigt. Hierbei wird ein Prüfregister 103 eingesetzt, welches für eine Ansteuerung des Steuermoduls 102 ein Steuerabtastmodussignal 131 für das Steuermodul 102 bereitstellt, und darüber hinaus für eine Ansteuerung der Kanalmodule 101a–101d ein Kanalabtastmodussignal 111 für die Kanalmodule 101a–101d bereitstellt. In der Bezugszeichenliste stellt hierbei „i” einen Laufindex dar, welcher auf die Kanalmodule 101a–101d oder auf mehr als vier Kanalmodule 101, falls vorhanden, angewandt wird.
Es sei darauf hingewiesen, daß in dem in 1 veranschaulichten Ausführungsbeispiel vier Kanalmodule 101a–101d geprüft werden, daß aber die Erfindung nicht auf eine Anzahl von vier zu prüfenden Kanalmodulen beschränkt ist.
Abtastsignale werden in der vorliegenden Offenbarung, unter spezifischer Bezugnahme auf 1 bis 3, als Kanalabtasteingangssignale 108 bzw. Steuerabtasteingangssignale 128 bezeichnet, wenn sie zum Prüfen einem Kanalmodul 101 bzw. einem Steuermodul 102 zugeführt werden, während Abtastsignale als Kanalabtastausgangssignale 109 bzw. Steuerabtastausgangssignale 129 bezeichnet werden, wenn sie nach einem Prüfen eines Kanalmoduls 101 bzw. eines Steuermoduls 102 von diesen jeweils ausgelesen werden.
Von einem Testmustergenerator 112 werden als Prüfsignale, die als eine beliebige Bitmusterfolge (z. B. 0-1-0-0-1-1-0-1-...) vorgegeben werden, d. h. als sog. Abtastvektoren Abtasteingangssignale den zu prüfenden Schaltungsmodulen, d. h. einem Steuermodul 102 über eine Steuermodul-Anschlußeinheit 114 und einem Kanalmodul 101 über eine Kanalmodul-Anschlußeinheit 115 zugeführt. Die resultierenden Abtastausgangssignale werden einer Komparatoreinheit 113 zugeführt, in welcher diese mit entsprechenden Soll-Abtastausgangssignalen verglichen werden.
Von dem Prüfregister 103 wird ein Kanalabtastmodussignal 111 dem Kanalmodul 101 zu einem Kanalabtastmoduseingang 107 zugeführt. Ein Kanalabtastfreigabesignal 110 wird einem Kanalabtastfreigabeeingang 106 zugeführt. Ein Kanalabtasteingangssignal 108 wird dem Kanalabtasteingang 104 des Kanalmoduls 101 zugeführt. Ein Kanalabtastausgangssignal 109 wird von dem Kanalabtastausgang 105 abgeleitet.
In ähnlicher Weise wird von dem Prüfregister 103 ein Steuerabtastmodussignal 131 zu einem Steuerabtastmoduseingang 127 zu dem Steuermodul 102 zugeführt. Ein Steuerabtastfreigabesignal 130 wird dem Steuerabtastfreigabeeingang 126 des Steuermoduls 102 zugeführt. Ein Steuerabtasteingangssignal 128 wird einem Steuerabtasteingang 124 des Steuermoduls 102 zugeführt. Das Steuerabtastausgangssignal 129 wird von einem Steuerabtastausgang 125 des Steuermoduls 102 abgeleitet.
Beispielhaft sind in dem in 1 gezeigten Prüfregister 103 fünf Untereinheiten A, B, C, D und E veranschaulicht, die jeweiligen Kanalabtastmodussignale 111a, 111b, 111c bzw. 111d sowie das Steuerabtastmodussignal 131 bereitstellen. Es sei jedoch darauf hingewiesen, daß grundsätzlich mehr als vier Kanalmodule 101, die in einer Schaltungsanordnung mehrfach verwendet werden, sowie grundsätzlich mehr als ein Steuermodul 102 enthalten sein können.
In dem veranschaulichten Ausführungsbeispiel der Erfindung ist es möglich, Abtastsignale für ein Kanalmodul 101 einfach in der Prüfeinrichtung zu speichern und anschließend wiederzuverwenden, wodurch eine Prüfeinrichtung mit einem geringen Speicherausbau bereitgestellt werden kann.
Weiterhin besteht durch das erfindungsgemäße Verfahren die Möglichkeit, sämtliche vorhandenen Kanalmodule 101, hier die vier veranschaulichten Kanalmodule 101a, 101b, 101c und 101d parallel zu prüfen.
2 verdeutlicht eine Prüfanordnung unter Verwendung einer Logik zur Bereitstellung von Abtastfreigabesignalen, d. h. einem Steuerabtastfreigabesignal 130 für ein Steuermodul 102 und einem Kanalabtastfreigabesignal 110 für ein Kanalmodul 101, mit Hilfe der in 1 gezeigten, separaten Abtastmodussignale, d. h. mit einem Steuerabtastmodussignal 131 für ein Steuermodul 102 und einem Kanalabtastmodussignal 111 für ein Kanalmodul 101, gemäß eines Ausführungsbeispiels der vorliegenden Erfindung.
Bei der in 2 gezeigten Prüfanordnung wird ein Freigabesignal 205 einer Freigabesignal-Anschlußeinheit 201 zugeführt. Das Freigabesignal 205 wird weiter jeweils einem ersten Anschluß einer ersten Gattereinheit 203 und einem ersten Anschluß einer zweiten Gattereinheit 204 zugeführt, die jeweils als UND-Gatter ausgebildet sind. Einem zweiten Anschluß der ersten Gattereinheit 203 wird das Steuerabtastmodussignal 131 zugeführt, während einem zweiten Anschluß der zweiten Gattereinheit 204 das Kanalabtastmodussignal 111 zugeführt wird.
Als Ausgangssignal der ersten Gattereinheit 203 wird das Steuerabtastfreigabesignal 130 dem Steuerabtastfreigabeeingang 126 des Steuermoduls 102 zugeführt, während das Kanalabtastfreigabesignal 110 als Ausgangssignal der zweiten Gattereinheit 204 dem Kanalabtastfreigabeeingang 106 des Kanalmoduls 101 zugeführt wird.
3 veranschaulicht beispielhaft eine Prinzipdarstellung einer Logikanordnung zum Auslesen von Kanalabtastausgangssignalen 109a–109d nach einer Prüfung sämtlicher Scanketten von vier Kanalmodulen 101a–101d über eine einzige Ausleseanschlußeinheit 303 einer Prüfeinrichtung gemäß des erfindungsgemäßen Verfahrens.
Bei der in 3 gezeigten Logikanordnung sind beispielhaft vier Kanalmodule 101a, 101b, 101c und 101d mit Kanalabtasteingangssignalen 108 beaufschlagt worden, wodurch Kanalabtastausgangssignale 109a, 109b, 109c und 109d an den jeweiligen Kanalabtastausgängen 105 bereitgestellt werden, welche wiederum jeweils ersten Anschlüssen der in 3 gezeigten Gattereinheiten 301a, 301b, 301c und 301d zugeführt werden. Die Gattereinheiten 301a–301d sind beispielsweise als UND-Gatter ausgebildet. Jeweils zweite Anschlüsse der Gattereinheiten 301a–301d werden mit Kanalabtastmodussignalen 111a, 111b, 111c und 111d beaufschlagt. Die Gatterausgangssignale 305a–305d der Gattereinheiten 301a–301d werden jeweils einer Kombinationseinheit 304 zugeführt, deren Ausgang mit einem zweiten Eingang der Multiplexereinheit 302 verbunden ist.
Die Multiplexereinheit 302 schaltet in Abhängigkeit von einem Multiplexer-Abtastfreigabesignal 306 entweder das zugeführte Normalfunktionssignal 202, was einem Normalbetrieb der Schaltungsanordnung entspricht, oder das Ausgangssignal der Kombinationseinheit 304 zu einer Ausleseanschlußeinheit 303 durch, was wiederum einem Prüfbetrieb für die Schaltungsanordnung entspricht. Es besteht somit der Vorteil, daß sämtliche Abtastsignale nach einer Prüfung sämtlicher Scanketten über eine einzige Ausleseanschlußeinheit 303 der Prüfeinrichtung ausgelesen werden können.
Das erfindungsgemäße Verfahren zum Prüfen von Schaltungsmodulen erlaubt es somit, den Nachteil herkömmlicher Verfahren zum Prüfen von Schaltungsmodulen zu beseitigen, bei welchen eine Prüfeinrichtung bei einer Reduktion der Abtastsignale vergrößert werden muß. Weiterhin müssen in dem erfindungsgemäßen Verfahren zum Prüfen von Schaltungsmodulen keine Einschränkungen hinsichtlich der Abtastsignale für eine Abtastprüfung oder eine Reduzierung der Prüfqualität in Kauf genommen werden. Ein Beispiel, wie das erfindungsgemäße Verfahren zum Prüfen von Schaltungsmodulen eine Reduzierung eines Abtastsignal-Menge bereitstellt, wird untenstehend beschrieben werden.
In einem veranschaulichenden Beispiel enthält jedes der Kanalmodule 101a, 101b, 101c und 101d sowie das Steuermodul 102 2500 Flipflopeinheiten, wodurch insgesamt 12500 Flipflopeinheiten vorhanden sind, die durch Scanketten verbunden werden müssen. Weiterhin sei angenommen, daß auf der Grundlage verfügbarer Anschlußeinheiten der Kanalmodule 101 und des Steuermoduls 102 lediglich 10 Scanketten bereitgestellt werden können.
Überdies werden durch das Programm zum automatischen Erzeugen von Prüfmustern, d. h. durch die sogenannte ATPG-Software (Automated Test Pattern Generation – Software) für eine Prüfqualität mit einer 95% – „stuck at failure” – Abdeckung 1000 Abtastvektoren ermittelt, die in die Scanketten seriell geladen werden. Mittels eines Verfahrens zum Prüfen von Schaltungsmodulen nach dem Stand der Technik würden sich 10 Scanketten mit jeweils 5 Module × 2500 Flipflopeinheiten/10 Scanketten = 1250 Flipflopeinheiten ergeben. Diese 1250 Flipflopeinheiten pro Scankette weisen einen gesamten Speicherbedarf von 1000 Abtastvektoren × Länge einer Scankette von 1250 Flipflopeinheiten = 1,25 MV (Mega-Abtastvektoren), auf.
Demgegenüber stellt das erfindungsgemäße Verfahren zum Prüfen von Schaltungsmodulen in dem veranschaulichten Ausführungsbeispiel die Möglichkeit bereit, die identisch vorhandenen Kanalmodule 101a–101d mit identischen Abtastsignalen zu laden, wodurch nur mehr 5000 Flipflopeinheiten – 2500 Flipflopeinheiten identisch für die Kanalmodule 101a–101d und 2500 Flipflopeinheiten für das Steuermodul 102 – verarbeitet werden müssen. Bei 10 Scanketten ergeben sich, um mit dem zuvor erwähnten Beispiel nach dem Stand der Technik vergleichbar zu sein, 5000 Flipflopeinheiten/10 Scanketten = 500 Flipflopeinheiten.
Somit beträgt bei den gemäß der obigen Ausführungen benötigten 1000 Abtastvektoren der Speicherbedarf 0,5 MV (MegaAbtastvektoren, was einer Reduktion des Speicherbedarfs um 0,75 MV bzw. um 60% entspricht.
Die dargestellte Anordnung mit vier Kanalmodulen 101a–101d, die durch das erfindungsgemäße Verfahren und die erfindungsgemäße Vorrichtung verarbeitet werden, ist nur beispielhaft. Es ist für Durchschnittsfachleute klar erkennbar, daß zwei oder mehrere Kanalmodule und/oder zwei oder mehrere Steuermodule mit Hilfe des erfindungsgemäßen Verfahrens geprüft werden können.
Bezugszeichenliste

101, 101a, ... 101i, ... 101d: Kanalmodul (i = Laufindex)
102: Steuermodul
103: Prüfregister
104: Kanalabtasteingang
105: Kanalabtastausgang
106: Kanalabtastfreigabeeingang
107: Kanalabtastmoduseingang
108: Kanalabtasteingangssignal
109, 109a–109d: Kanalabtastausgangssignal
110: Kanalabtastfreigabesignal
111, 111a–111d: Kanalabtastmodussignal
112: Testmustergenerator
113: Komparatoreinheit
114: Steuermodul-Anschlußeinheit
115: Kanalmodul-Anschlußeinheit
124: Steuerabtasteingang
125: Steuerabtastausgang
126: Steuerabtastfreigabeeingang
127: Steuerabtastmoduseingang
128: Steuerabtasteingangssignal
129: Steuerabtastausgangssignal
130: Steuerabtastfreigabesignal
131: Steuerabtastmodussignal
201: Freigabesignal-Anschlußeinheit
202: Normalfunktionssignal
203: Erste Gattereinheit
204: Zweite Gattereinheit
205: Freigabesignal
301a–301d: Gattereinheiten
302: Multiplexereinheit
303: Ausleseanschlußeinheit
304: Kombinationseinheit
305a–305d: Gatterausgangssignale
306: Multiplexer-Abtastfreigabesignal
401: Erste Anschlußeinheit
402: Zweite Anschlußeinheit

Claims

Verfahren zum Prüfen von Schaltungsmodulen in einer Schaltung, wobei das jeweilige Schaltungsmodul als ein Kanalmodul (101a–101d) oder als ein Steuermodul (102) ausgebildet ist, mit den folgenden Schritten: a) Ansteuern mindestens eines Kanalmoduls (101a–101d) durch ein Prüfregister (103), wobei jeweilige Kanalmodule (101a–101d) identisch sind; b) Ansteuern mindestens eines Steuermoduls (102) durch das Prüfregister (103), wobei jeweilige Steuermodule (102) identisch sind; c) Prüfen des mindestens einen Kanalmoduls (101a–101d) durch Prüfen mindestens einer Scankette des Kanalmoduls (101a–101d); d) Prüfen des mindestens einen Steuermoduls (102) durch Prüfen mindestens einer Scankette des Steuermoduls (102); dadurch gekennzeichnet, daß e) mehrfach vorhandene Kanalmodule (101a–101d), die eine identische Scankettenstruktur aufweisen, jeweils mit identischen Kanalabtasteingangsignalen (108) geprüft werden, indem an einem jeweiligen Kanalabtastausgang (105) erhaltene Kanalabtastausgangssignale (109) in Abhängigkeit von Kanalabtastmodussignalen (111) mittels Gattereinheiten (301) derart verknüpft werden, daß e1) die erhaltenen Kanalabtastausgangssignale (109) zeitlich nacheinander einer Kombinationseinheit (304) zuführbar sind, wobei die Kombinationseinheit (304) derart ausgebildet ist, daß nur eines der Gatterausgangssignale (305a–305d) durchgeschaltet wird; e2) ein Ausgangssignal der Kombinationseinheit (304) mittels einer Multiplexereinheit (302) in Abhängigkeit von einem Multiplexer-Abtastfreigabesignal (306) zu einer einzigen Ausleseanschlußeinheit (303) durchgeschaltet wird; e3) ein Kanalabtastfreigabesignal (110) durch eine UND-Verknüpfung von einem Freigabesignal (205) und einem Kanalabtastmodussignal (111) erzeugt wird, e4) ein Steuerabtastfreigabesignal (130) durch eine UND-Verknüpfung von dem Freigabesignal (205) und einem Steuerabtastmodussignal (131) erzeugt wird, f) mehrfach vorhandene Steuermodule (102), die eine identische Scankettenstruktur aufweisen, mit identischen Abtastsignalen geprüft werden, g) Prüfergebnisse über die Ausleseanschlußeinheit (303) ausgelesen werden; und h) die erhaltenen Prüfergebnisse mit mindestens einem Soll-Abtastausgangssignal für die geprüften Kanalmodule (101a–101d) und mit mindestens einem Soll-Abtastausgangssignal für mindestens ein Steuermodul (102) mittels einer Komparatoreinheit (113) verglichen werden.
Verfahren zum Prüfen von Schaltungsmodulen nach Anspruch 1, dadurch gekennzeichnet, daß das mindestens eine Kanalmodul (101a–101d) und das mindestens eine Steuermodul (102) zeitlich nacheinander geprüft werden.
Verfahren zum Prüfen von Schaltungsmodulen nach Anspruch 1, dadurch gekennzeichnet, daß das mindestens eine Kanalmodul (101a–101d) und das mindestens eine Steuermodul (102) gleichzeitig geprüft werden.
Verfahren zum Prüfen von Schaltungsmodulen nach einem oder mehreren der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß Abtastsignale mit Hilfe eines Programms zum automatischen Erzeugen von Prüfmustern, d. h. einer sogenannten ATPG-Software (Automated Test Pattern Generation – Software) erzeugt werden.
Vorrichtung zur Prüfung von Schaltungsmodulen in einer Schaltung, wobei das jeweilige Schaltungsmodul als ein Kanalmodul (101a–101d) oder als ein Steuermodul (102) ausgebildet ist, mit: – einem Prüfregister (103) zur Ansteuerung von mindestens einem Kanalmodul (101a–101d) zum Prüfen des Kanalmoduls (101a–101d) durch Prüfen mindestens einer Scankette des Kanalmoduls (101a–101d) und von mindestens einem Steuermodul (102) zum Prüfen des Steuermoduls (102) durch Prüfen mindestens einer Scankette des Steuermoduls (102); – Gattereinheiten (301) zur logischen Verknüpfung von Kanalabtastausgangssignalen (109) mit Kanalabtastmodussignalen (111); – einer Kombinationseinheit (304) zur Kombination von Gatterausgangssignalen (305a–305d) der Gattereinheiten (301); – einer Multiplexereinheit (302) zur Durchschaltung des Ausgangssignals der Kombinationseinheit (304) in Abhängigkeit von einem Multiplexer-Abtastfreigabesignal (306); – einer einzigen Ausleseanschlußeinheit (303) zur Auslesung eines Prüfergebnisses über eine Ausleseanschlußeinheit (303); und – einer Komparatoreinheit (113) zum Vergleich des Prüfergebnisses mit mindestens einem Soll-Abtastausgangssignal für mindestens ein Kanalmodul (101a–101d) und mindestens einem Soll-Abtastausgangssignal für mindestens ein Steuermodul (102), wobei – mehrfach vorhandene Kanalmodule (101a–101d), die eine identische Scankettenstruktur aufweisen, jeweils mit identischen Kanalabtasteingangsignalen (108) geprüft werden, indem an einem jeweiligen Kanalabtastausgang (105) erhaltene Kanalabtastausgangssignale (109) in Abhängigkeit von Kanalabtastmodussignalen (111) mittels der Gattereinheiten (301) derart verknüpft werden, daß – die erhaltenen Kanalabtastausgangssignale (109) zeitlich nacheinander der Kombinationseinheit (304) zuführbar sind, wobei die Kombinationseinheit (304) derart ausgebildet ist, daß nur eines der Gatterausgangssignale (305a–305d) durchgeschaltet wird; – ein Ausgangssignal der Kombinationseinheit (304) mittels der Multiplexereinheit (302) in Abhängigkeit von einem Multiplexer-Abtastfreigabesignal (306) zu der Ausleseanschlußeinheit (303) durchgeschaltet wird; und – ein Steuerabtastfreigabesignal (130) durch eine UND Verknüpfung von einem Freigabesignal (205) und einem Steuerabtastmodussignal (131) mittels eines ersten UND-Gatters (203) erzeugt wird, – ein Kanalabtastfreigabesignal (110) durch eine UND-Verknüpfung von dem Freigabesignal (205) und einem Kanalabtastmodussignal (111) mittels eines zweiten UND-Gatters (204) erzeugt wird, – Prüfergebnisse über die Ausleseanschlußeinheit (303) ausgelesen werden; und – die erhaltenen Prüfergebnisse mit mindestens einem Soll Abtastausgangssignal für die geprüften Kanalmodule (101a–101d) und mit mindestens einem Soll-Abtastausgangssignal für mindestens ein Steuermodul (102) mittels der Komparatoreinheit (113) verglichen werden.
Vorrichtung zur Prüfung von Schaltungsmodulen nach Anspruch 5, dadurch gekennzeichnet, daß die Gattereinheiten (301) zur Zusammenführung der Kanalabtastmodussignale (111) mit den Kanalabtastausgangssignalen (109) als UND-Gatter ausgebildet sind.