DE2747384A1 - Datenverarbeitungseinheit - Google Patents

Datenverarbeitungseinheit

Info

Publication number
DE2747384A1
DE2747384A1 DE19772747384 DE2747384A DE2747384A1 DE 2747384 A1 DE2747384 A1 DE 2747384A1 DE 19772747384 DE19772747384 DE 19772747384 DE 2747384 A DE2747384 A DE 2747384A DE 2747384 A1 DE2747384 A1 DE 2747384A1
Authority
DE
Germany
Prior art keywords
register
control
circuit section
processing unit
blanking
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19772747384
Other languages
English (en)
Other versions
DE2747384C2 (de
Inventor
Hiromu Hayashi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of DE2747384A1 publication Critical patent/DE2747384A1/de
Application granted granted Critical
Publication of DE2747384C2 publication Critical patent/DE2747384C2/de
Expired legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G06F11/2236Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test CPU or processors
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/3185Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318572Input/Output interfaces
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/22Means for limiting or controlling the pin/gate ratio

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Microcomputers (AREA)
  • Tests Of Electronic Circuits (AREA)

Description

BLUMBACH · WESER · BERGEN · KRAMER ZWIRNER · HIRSCH
PATENTANWÄLTE IN MÜNCHEN UND WIESBADEN
Postadresse München: Palenlconsult 8 München ÄO Radedcestraße 43 Telefon (089) 883603/883604 Telex 05-212313 Postadresse Wiesbaden: Patenlconsult 62 Wiesbaden Sonnenberger Straße 43 Telefon (06121) 562943/561998 Telex 04-186 237
Fujitsu Limited 77/8752
Beschreibung
Datenverarbeitungseinheit
Die Erfindung bezieht sich auf eine Datenverarbeitungseinheit gemäß Oberbegriff des Patentanspruchs 1.
Insbesondere befaßt sich die Erfindung mit einer Vorrichtung zur Ausführung einer FehlerprUfung der Datenverarbeitungseinheit.
Eine Datenverarbeitungseinheit kann einen hohen Integrationsgrad (LSI: Large Scale Integration) aufweisen. Die LSI-Technik
809817/0911 .7 .
München: Kramer. Dr. Weser · Hirsch — Wiesbaden: Blumbach · Dr Bergen ■ Zwirner
ermöglicht eine vollständige Schaltung auf einem sehr kleinen Chip (Plättchen), der etwa 10.000 oder mehr Logikschaltungen enthalten kann. Wenn eine Person eine Fehlerprüfung der LSI-Datenverarbeitungseinheit auszuführen versucht, ist es sehr schwierig, Jede der im LSI-Chip enthaltenen Logikschaltungen mit Hilfe einer sehr kleinen Prüfsonde direkt zu prüfen, und zwar aufgrund der enorm großen Anzahl von Logikschaltungen, die in dem LSI-Chip enthalten sind, der recht klein ist, beispielsweise eine Fläche von 65mm (0,1 Quadratzoll) aufweist. Deshalb wird die Fehlerprüfung gewöhnlich ausgeführt, indem das elektrische Signal geprüft wird, das an jedem der vom LSI-Chip herausgeführten äußeren Anschlußstifte erscheint. Die Anzahl der äußeren Stifte, die gewöhnlich im Bereich von etwa 100 liegt, ist sehr klein im Vergleich zur Anzahl der in einem einzigen LSI-Chip enthaltenen Logikschaltungen. Demgemäß kann die Person die Fehlerprüfung der LSI-Datenverarbeitungseinheit leicht durchführen, indem sie eine Testsonde verwendet, die der Reihe nach mit den einzelnen äußeren Stiften, die vom LSI-Chip herausgeführt sind, in Berührung gebracht wird, um festzustellen, ob die Datenverarbeitungseinheit richtig arbeitet oder nicht. Würde Jedoch während der Fehlerprüfung festgestellt, daß die Datenverarbeitungseinheit nicht richtig arbeitet, wäre es bei Anwendung dieser Methode unmöglich, die Stelle und die Gründe der in der Datenverarbeitungseinheit auftretenden Fehler oder Störungen herauszufinden und zu untersuchen. Dies deshalb, weil, wie bereits erwähnt, die Fehler-
809817/0911 -8-
prüfung auf bekannte Art nicht dadurch ausgeführt werden kann, daß jede der vielen im LSI-Chip enthaltenen Logikschaltungen direkt sondiert wird. Vielmehr wird diese Fehlerprüfung ausgeführt, indem auf indirekte Weise jeder der externen Stifte des LSI-Chips sondiert wird.
Daher besteht die Aufgabe der vorliegenden Erfindung darin, eine Vorrichtung zum Ausführen einer Fehlerprüfung für eine Datenverarbeitungseinheit auf einem LSI-Chip verfügbar zu machen, die dazu verwendet werden kann, die Stelle und Gründe von Fehlern oder Störungen, die auftreten, wenn die Datenverarbeitungseinheit nicht richtig arbeitet, herauszufinden und zu untersuchen.
Die Lösung dieser Aufgabe ist im Anspruch 1 gekennzeichnet und in den Uhteransprüchen vorteilhaft weitergebildet.
Nachfolgend wird die Erfindung anhand von Zeichnungen näher erläutert. Es zeigen:
Fig. 1 eine Datenverarbeitungseinheit, die zur Ausführung der Erfindung geeignet ist;
Fig. 2 eine in Einzelheiten gehende Ausführungsform der in Fig. 1 gezeigten Datenverarbeitungseinheit;
809817/0911
Pig. 3 eine erfindungsgemäße Datenverarbeitungseinheit mit einer Vorrichtung zur Ausführung einer Allgemeinzweck-Fehlerprüfung;
Pig. k ein in Einzelheiten gehendes Beispiel einer Zeitsteuerungseinheit, die für eine Eintastoperation verwendet wird,mit einem in Fig. 3 gezeigten Zeitgeber 31;
Fig. 5 einen Zeitplan zur Erläuterung der Operationen des Zeitgebers 31;
Pig. 6 ein weiteres Beispiel der Zeitsteuerungseinheit mit dem Zeitgeber 31;
Fig. 7 eine Abwandlung des in Fig. 3 gezeigten erfindungsgemäßen Eintastregisters l^ein» und
Fig. 8 eine Abwandlung des in Fig. 3 gezeigten Austastregisters l
Eine herkömmliche Datenverarbeitungseinheit umfaßt gewöhnlich verschiedene Arten von Funktionseinheiten, wie ein Rechenwerk (ALU), eine Adressenerhöhungsschaltung, ein Steuerspeicheraddressenregister, einen Dekodierer, einen Lokalspeicher, Register, einen Schieber usw. Man beachte jedoch, daß die
- 10 -
809817/0911
genannten Funktionseinheiten in zwei unterschiedliche Schaltungsabschnitte klassifiziert sind. Der erste Schaltungsabschnitt ist ein Steuerschaltungsabschnitt zum Dekodieren eines Maschinenbefehls oder eines Mikrobefehls, der einer Datenverarbeitungseinheit die Durchführung bestimmter vorgeschriebener Operationen befiehlt. Der zweite Schaltungsabschnitt ist ein Verarbeitungsschaltungsabschnitt, der generell arithmetische Operationen an gegebenen Operandendaten durchführt, und zwar entsprechend den Steuerdaten, die vom Steuerschaltungsabschnitt geliefert werden. Wenn die Fehlerprüfung des Steuerschaltungsabschnitts und die Fehlerprüfung des Verarbeitungsschaltungsabschnitts unabhängig voneinander durchgeführt werden können, wenn die Fehlerprüfung der Datenverarbeitungseinheit ausgeführt wird, wird die Genauigkeit der Fehlerprüfung erhöht. Demgemäß kann eine relativ detaillierte Untersuchung zur Ortung und Auffindung der Gründe für das Auftreten von Fehlern oder Störungen in der Datenverarbeitungseinheit durchgeführt werden. Dies deshalb, weil beim Stand der Technik die Federprüfung ausgeführt wird, indem das elektrische Signal geprüft wird, das an jedem der externen Anschlußstifte erscheint und welches das generelle Resultat anzeigt, das der gleichzeitigen Verarbeitung sowohl durch den Steuerschaltungsabschnitt als auch den Verarbeitungsschaltungsabschnitt entstammt.
Erfindungsgemäß sind sowohl ein Eintastregister als auch ein Austastregister zur herkömmlichen Datenverarbeitungseinheit
809817/0911 - n -
hinzugefügt. Der Verarbeitungsschaltungsabschnitt kann unabhängig vom Steuerschaltungsabschnitt betrieben werden, indem dem Steuerschaltungsabschnitt mit Hilfe des Eintastregisters Steuerdaten von einer externen Steuerdatenquelle, beispielsweise einem Hilfsprozessor, zugeführt werden. Andererseits können die vom Steuerschaltungsabschnitt erzeugten Steuerdaten mit Hilfe des Austastregisters unabhängig von der Datenverarbeitungseinheit erzeugt werden.
Fig. 1 zeigt eine Datenverarbeitungseinheit, die zur Durchführung der vorliegenden Erfindung geeignet ist. In Fig. 1 ist mit der Bezugsziffer 10 eine LSI-Datenverarbeitungseinheit bezeichnet. Der Verarbeitungsschaltungsabschnitt ist schematisch als Block 11 gezeigt und der Steuerschaltungsabschnitt ist schematisch als Block 12 dargestellt. Der Ver-
arbeltungsschaltungsabschnitt und der Steuerschaltungsabschni tt 12 sind durch Steuerbusleitungen 13-1 und 1J5-2 miteinander verbunden. Ein Abtastregister 14 umfaßt erfindungsgemäß sowohl ein Eintastregister l^e-?n als auch ein Austastregister 14O, . Bezugsziffern 13Ä.,_, 13e,,„> 15 und 16 be-
cLU.5 6 XXi clU S
zeichnen einen EintastSteuerbus, einen Austaststeuerbus, eine Eintastgatterschaltung bzw. eine Austastgatterschaltung gemäß der Erfindung. Wenn eine Fehlerprüfung der Datenverarbeitungseinheit 10 erforderlich ist, wird der vorbestimmte externe Steuerdatenwert D in im Eintastregister 14 eingespeichert und in diesem geeignet angeordnet. Dann wird die Gatter-
8Q9817/Ö911 - 12 -
schaltung l6 geschlossen und die Gatterschaltung 15 geöffnet. Polglich wird der externe Steuerdatenwert D . vom Eintastregister I^ in durch die Gatterschaltung 15 und über die Steuerbusleitungen 13ein und 1^-1 zum Verarbeitungsschaltungsabschnitt 11 übertragen. Deshalb kann der Verarbeitungsschaltungsabschnitt 11 arithmetische Operationen an gegebenen Operandendaten nicht entsprechend Steuerdaten, die vom Steuerschaltungsabschnitt 12 stammen, sondern entsprechend den vorbestimmten externen Steuerdaten D . ausführen. Wenn dem Verarbeitungsschaltungsabschnitt 11 vorbestimmte externe Steuerdaten D . zugeführt werden und wenn das von diesem Abschnitt erzeugte Resultat mit dem erwarteten Resultat übereinstimmt, das erhältlich ist, wenn diesem Abschnitt bekannte vorbestimmte äußere Steuerdaten D . zugeführt werden, kann ein festgestellter Fehler oder eine festgestellte Störung nicht im Verarbeitungsschaltungsabschnitt 11 aufgetreten sein, sondern nur im Steuerschaltungsabschnitt 12. Wenn das vom Verarbeitungsschaltungsabschnitt 11 erzeugte Resultat nicht mit dem erwarteten Resultat Übereinstimmt, dann folgt daraus, daß der festgestellte Fehler oder die festgestellte Störung im Verarbeitungsschaltungsabschnitt 11 auftritt. Im letzteren Fall wird die Eintastgatterschaltung 15 geschlossen und wird die Gatterschaltung 16 geöffnet. Dann wird der vom Steuerschaltungsabschnitt 12 gelieferteSteuerdatenwert abgetastet und über die Steuerbusleitungen 13>-2 und 13βι1β und
ClUS
durch die Gatterschaltung 16 an das Austastregister 14_,,_
809817/0911 - 1^ -
übertragen und dort gespeichert. Der abgetastete Steuerdatenwert D vom Register 14_„_ wird durch eine (nicht gezeigte) geeignete Prüfvorrichtung geprüft. Polglich stellt diese Prüfvorrichtung fest, ob der Steuerschaltungsabschnitt 12 richtige Steuerdaten erzeugt oder nicht.
Fig. 2 zeigt eine ins Einzelne gehende AusfUhrungsform der in Fig. 1 gezeigten Datenverarbeitungseinheit. In Fig. 2 umfaßt der Verarbeitungsschaltungsabschnitt 11 Register 111, ein Rechenwerk (ALU) 112, einen Schieber II3 und einen Lokalspeicher 114. Der Steuerschaltungsabschnitt 12 umfaßt ein Steuerspeicheradressenregister 121, eine Adressenerhöhungsschaltung 122, ein Operationsregister 123, einen Dekodierer 124, eine Folgesteuereinheit 125 und eine Unterbrechungssteuereinheit 126. Bezugsziffern 21, 22 und 2} bezeichnen einen Steuerspeicher, einen Hauptspeicher bzw. einen Hauptoszillator. Diese Elemente 21, 22 und 23 sind außerhalb der LSI-Datenverarbeitungselnheit 10 (Fig. 1) angeordnet. Wenn das Steuerspeicheradressenregister 121 eine Adresse im Steuerspeicher 21 spezifiziert, wird ein in der spezifizierten Adresse gespeichertes Mikroprogramm in das Operationsregister 123 gegeben. Wenn ein Mikroprogramm aus dem Steuerspeicher 21 abgerufen ist, bewirkt die Adressenerhöhungsschaltung 122 eine Adressenerhöhung um eine Adresse. Als Folge davon wird dann aus dem Steuerspeicher 21 ein weiteres Mikroprogramm abgerufen. Die Folge der Mikroprogramm-Ausleseoperationen wird durch die Folgesteuer-
die
einheit 125 gesteuert, die/Folgesteuerinformation empfängt,
809817/0911
- 14 -
die vom Verarbeitungsschaltungsabschnitt 11 und außerdem von der Unterbrechungssteuereinheit 126 geliefert wird. Die Unter-
die
brechungssteuerungseinheit 126 empfängt/Unterbrechungsinformation, die von einer Quelle geliefert wird, die außerhalb der LSI-Datenverarbeitungseinheit 10 (Pig. l) angeordnet ist.
Das im Operationsregister 123 gespeicherte Mikroprogramm wird mittels eines Dekodierers 124 der Reihe nach in Steuerdaten dekodiert und dann den Registern 111, dem Rechenwerk 112, dem Schieber 113 und dem Lokalspeicher 114 mit Hilfe der Steuerbusleitungen 13-2 und 13-1 zugeführt. Folglich ist die erfindungsgemäße Austastgatterschaltung 16 geöffnet. Im Verarbeitungsschal tungsabschnitt 11 werden die Register 111 durch Steuerdaten gesteuert, die von einem Steuerbus 13-11 geliefert werden, um Daten vom Hauptspeicher 22 zu speichern oder diesem Daten zu senden, und zwar unter Steuerung der Steuerdaten, Die Register 111, das Rechenwerk 112, der Schieber 113 und der Lokalspeicher 114 sind mit Hilfe einer Datenbusleitung 115 verbunden. Dabei hat das Rechenwerk 112 die Aufgabe, eine arithmetische Operation bezüglich des gegebenen Operandendatenwertes durchzuführen, der Lokalspeicher 114 hat die Aufgabe, vorübergehend Daten zu speichern, und der Schieber hat die Aufgabe, alle Datenbits bezüglich des DatenbitStroms nach rechts oder nach links zu verschieben. Der Hauptoszillator 23 erzeugt ein Haupttaktimpulssignal für die Funktionseinheiten, welche Haupttaktimpulse benötigen.
809817/0911
- 15 -
Wenn in Fig. 2 eine Fehlerprüfung des Verarbeitungsschaltungsabschnitts 11 erforderlich 1st, wenn beispielsweise das Rechenwerk 112 getestet werden soll, wird zunächst ein externer vorbestimmter Steuerdatenwert D . zur Steuerung des Rechenwerks
112 in dem ein Schieberegister aufweisenden Eintastregister
14 . gespeichert. In diesem Fall wird die Austastgatterschaltung 16 durch ein Steuersignal, das von einer (nicht gezeigten) geeigneten Vorrichtung geliefert wird, geschlossen, so daß es eine übertragung von Steuerdaten des Dekodierers 124 an den Verarbeitungsschaltungsabschnitt 111 unterbindet. Gleichzeitig wird die Eintastgatterschaltung 15 durch die erwähnte (nicht gezeigte) geeignete Vorrichtung geöffnet, und der im Eintastregister l^eln gespeicherte Steuerdatenwert De:,n wird mit Hilfe der Steuerbusleitungen 13ein und 13-1 an das Rechenwerk 112 geliefert. Dann beginnt das Rechenwerk 112 unter Steuerung des Steuerdatenwertes D . zu arbeiten. Wenn das Ergebnis des Rechenwerks 112 mit dem erwarteten Ergebnis nicht übereinstimmt, steht fest, daß der Fehler oder die Störung im Rechenwerk 112 auftreten. Wenn gleichermaßen das Ergebnis der Register 111, des Schiebers 113 oder des Lokalspeichers 114 nicht mit dem jeweils erwarteten Ergebnis übereinstimmt, steht fest, daß der Fehler oder die Störung im Element 111,
113 oder 114 auftreten. Wenn jedoch festgestellt worden ist, daß diese Elemente 111 bis 114 in normalem Zustand arbeiten, la dem keine Fehler oder Störungen in ihnen auftreten, dann sollten die Steuerdaten vom Dekodierer 124 auf Richtigkeit
809817/0911 - i6 -
überprüft werden. In diesem Fall wird die Eintastgatterschaltung 15 geschlossen und wird die Austastgatterschaltung 16 geöffnet. Dann wird der Steuerdatenwert vom Dekodierer 124 in dem ein Schieberegister aufweisenden Austastregister 14
gespeichert und als Austastdatenwert D an eine (nicht gezeigte) Prüfvorrichtung geliefert.
Die grundsätzliche Arbeitsweise der Vorrichtung zur Durchführung der FehlerprUfung der Datenverarbeitungseinheit gemäß Erfindung ist vorausgehend beschrieben worden, überdies kann diese Vorrichtung auch dazu verwendet werden, eine Allgemeinzweck-FehlerprUfung der Datenverarbeitungseinheit auszuführen. Die Allgemeinzweck-FehlerprUfung wird nachfolgend erläutert. Bekanntlich vollendet die Datenverarbeitungseinheit gewöhnlich eine Operation für ein Mikroprogramm innerhalb einer vorbestimmten festen Periode, die exakt je der Dauer des vom Hauptoszillator 23 (Fig. 2) erzeugten Haupttaktimpulssignals entspricht. Folglich müssen in Fig. 2 die über die Steuerbusleitungen 13-11 bis 13-14 übertragenen Steuerdaten vom Dekodierer 124 zu vorbestimmten jeweiligen Zeiten geliefert werden, die innerhalb der Dauer des vom Hauptoszillator 23 erzeugten Haupttaktimpulssignals auftreten. Wenn beispielsweise das Steuerdatum zur Steuerung des Rechenwerks 112 vom Dekodierer 124 zu einer Zeit auf den Steuerbus 13-2 gegeben wird, die nicht exakt mit einer vorbestimmten Zeit übereinstimmt, tritt im Rechenwerk 112 eine Fehlfunktion auf. Wenn der Steuerdaten-
809817/0911 - 17 -
wert zur Steuerung der Register 112, des Schiebers 113 oder des Lokalspeichers 114 vom Dekodierer 124 auf den Steuerbus 13-11, 13-13 oder 13-14 zu einer Zeit gegeben wird, die nicht exakt mit einer jeweils vorbestimmten Zeit übereinstimmt, tritt gleichermaßen in den Registern 111, dem Schieber 113 oder dem Lokalspeicher 114 eine Fehlfunktion auf. Folglich ist es wichtig zu überprüfen, ob ein jeder vom Dekodierer 124 gelieferter Steuerdatenwert zu einer vorbestimmten jeweiligen Zeit erzeugt wird oder nicht. Andererseits ist es wichtig, einen zulässigen Zeitspielraum für die vorbestimmte jeweilige Zeit festzustellen, während welchem jedes der Elemente 111 bis 114 noch normale Operationen ausführen kann, d. h. während welchem in diesen Elementen eine Fehlfunktion nicht auftritt. Fig. 3 zeigt eine erfindungsgemäße Datenverarbeitungseinheit, die eine Vorrichtung zur Ausführung der erwähnten Allgemeinzweck-Fehlerprüfung enthält. Gemäß Fig. 3 enthält diese Datenverarbeitungseinheit zusätzlich zu den Teilen der in Fig. 2 gezeigten Datenverarbeitungseinheit einen Zeltgeber 3I, eine Steuerleitung 32, eine Steuerleitung 33, eine Taktleitung 34 und einen Nebenoszillator 35. In Fig. 3 arbeitet der Zeitgeber 3I synchron mit einem Startsignal S, das über die Taktleitung 34 zugeführt wird und mit dem vom Hauptoszillator 23 erzeugten Haupttaktimpulssignal synchron ist. Außerdem empfängt der Zeitgeber 3I ein vom Nebenoszillator 35 erzeugtes Nebentaktimpulssignal C. Die Periode des Nebentaktimpulssignals C ist viel kürzer als die Periode des Haupttaktimpulssignals. Beispielsweise beträgt die Periode
809817/0911
- 18 -
des ersteren Signals ein Achtel der Periode des letzteren Signals. Zusätzlich ist das Nebentaktimpulssignal C mit dem Haupttaktimpulssignal S synchronisiert. Ein Eintaststeuersignal S . , das über die Steuerleitung 32 übertragen wird, wird dazu verwendet, die Start- und die Stoppzeit der Operation des Etntastregisters 14 . zu bestimmen. Ein über die Steuerleitung 33 übertragenes Austaststeuersignal S wird
3. Ii. o
dazu verwendet, die Start- und die Stoppzeit der Operation des Austastregisters 14 zu bestimmen. Die Stoppzeiten von
aUS
Eintastregister 14 . und Austastregister 14 sind gleich
6ΧΠ aUS
dem jeweiligen Periodenende des Haupttaktimpulssignals.
Im Gegensatz dazu können die Startzeiten von Eintastregister 14 . und Austastregister 14 entsprechend, dem gewünschten Zweck der Fehlerprüfung nach Wunsch gewählt werden.
Pig. 4 zeigt den Zeitgeber 31 in Fig. 3, speziell die Zeitsteuerungseinheit für die Eintastoperation. Die Arbeitsweise des Zeitgebers 31 wird nachfolgend anhand der Fig. 4 und 5 erläutert. Fig. 5 ist ein Zeitplan zur Darstellung der Impulssignale, die vom Zeitgeber 31, vom Hauptoszillator und vom Nebenoszillator 35 erzeugt werden. Das Startsignal S (Zeile (5) in Fig. 5) wird einem Anschluß 41 zugeführt. Man beachte, daß die Impulsbreite des Startsignals S gleich der Periodendauer T des Haupttaktimpulssignals (Zeile (l) in Fig. 5) ist. Das Startsignal S wird über einen Inverter 43 einem RUckstellanschluß eines Zählers 44 zugeführt, um den
809817/0911
- 19 -
Zähler 44 zu löschen. Gleichzeitig wird ein Preigabesignal E über ein UND-Gatter 45 auf einen Setzanschluß des Zählers gegeben (Zeile (6) in Fig. 5). Dann beginnt der Zähler 44 das einem Anschluß 42 zugeführte Nebentaktimpulssignal C zu zählen. Die Periode TQ des Nebentaktimpulssignals C ist viel kürzer als die Periode T des Haupttaktimpulssignals (Zeile (2) in Fig. 5).
Wenn die Bedienungsperson wünscht, daß der im Eintastregister 14 . (Fig. 3) gespeicherte externe vorbestimmte Datenwert D . entsprechend dem gewählten Zweck der Fehlerprüfung einem gewünschten Element, beispielsweise dem Rechenwerk 112 (Fig. 3) zu einer vorbestimmten Zeit t, (Zeile (2) in Fig. 5) zugeführt wird, wird in einem Register 46 (Fig. 4) ein Zählwert "3" eingestellt. Wenn der Zähler 44 in Fig. 4 drei Taktimpulse des Nebentaktimpulssignals C gezählt hat, wird mit Hilfe eines Vergleichers 47 bestimmt, daß der eingestellte Zählwert "3" des Registers 46 mit der gezählten Zahl des Zählers 44 übereinstimmt. Dann erzeugt der Vergleicher 47 das Eintaststeuersignal S . und gibt diesesauf die Steuerleitung J>2 (Fig. jj). Dadurch wird die Eintastgatterschaltung I5 (Fig. 3) geöffnet, und der externe vorbestimmte Steuerdatenwert Dein wird vom Eintastregister 14 . (Fig. 4) an ein ausgewähltes Element, beispielsweise das Rechenwerk 112 (Fig. 3) geliefert. Folglich beginnt das Rechenwerk 112 zur Zeit t, unter Steuerung des externen vorbestimmten Steuerdatenwertes D ^n zu arbeiten.
809817/0911 - 20 -
Das Eintaststeuersignal Sein ist in Zeile (3) der Fig. 5 gezeigt. In Fig. 4 wird das Signal S ln über einen Inverter 48 zum UND-Gatter 45 rückgekoppelt. Wenn das Signal S . nicht zum UND-Gatter 45 zurückgekoppelt werden kann, wird das Signal S . lediglich während einer kurzen Periodendauer T des Nebentaktimpulssignals C erzeugt, wie es durch das Signal S'eln in Zeile (4) der Fig. 5 gezeigt ist. In Fig. 4 schließt das vom Vergleicher 47 über den Inverter 48 zugeführte Signal das UND-Gatter 45 und verhindert, daß der Zähler 44 weiterhin das Nebentaktimpulssignal C zählt. Demgemäß erzeugt der Vergleicher 47 weiterhin das Eintaststeuersignal S . , bis das Startsignal S verschwindet. Wenn die Bedienungsperson wünscht, den im Eintastregister l^ein (Fig· gespeicherten externen vorbestimmten Steuerdatenwert D . entsprechend dem Zweck der Fehlerprüfung einem gewünschten Element, beispielsweise den Registern 111 (Fig. 4) zu einer vorbestimmten Zeit tg (Zeile (2) in Fig. 5) zuzuführen, sollte der Zählwert "6" im Register 46 (Fig. 4) eingestellt werden. Somit kann der externe vorbestimmte Steuerdatenwert D_in» der zum Ausführen der Fehlerprüfung verwendet wird, nach freiem Belieben zu jeglicher Zeit an jedes gewünschte Element im Verarbeitungsschaltungsabschnitt 11 (Fig. J5) geliefert werden.
We,nn eine Prüfung erforderlich ist, ob der Steuerdatenwert vom Dekodierer 124 (Fig. 3) zur vorbestimmten Zeit erzeugt
809817/0911 - 21 -
wird oder nicht, wird die den Zeitgeber 31 enthaltende andere ZeitSteuerungseinheit für die Austastoperation betätigt. Die Zeitsteuerungseinheit für die Austastoperation weist den gleichen Schaitungsaufbau wie den in Fig. 4 gezeigten auf. Wenn die Bedienungsperson zu überprüfen wünscht, ob der Steuerdatenwert für eines der Elemente, beispielsweise den Schieber 113 (Fig. 3) zur gewünschten Zeit t^ (Zeile (2) in Fig. 5) erzeugt wird oder nicht, ist in einem (nicht gezeigten) Register, das dem Regis ter 46 in Fig. 4 gleicht, die Zahl "4" einzustellen. Wenn ein (nicht gezeigter) Zähler gleich dem Zähler 44 in Fig. 4 vier Taktimpulse des Nebentaktimpulssignals C (Fig. 3) gezählt hat, erzeugt ein (nicht gezeigter) Vergleicher gleich dem Vergleicher 47 in Fig. 4 das Austaststeuersignal S auf der Steuerleitung 33 (Fig. 3). Dadurch beginnt das Austastregister I4al,_ (Fig. 3) mit der Speicherung des Steuerdatenwertes, der vom Dekodierer 124 (Fig. 3) zur Zeit tu erzeugt wird. Wenn bei diesem Beispiel der Steuerdatenwert für den Schieber II3 nicht korrekt im Austastregister 14 gespeichert werden kann, kann die Be-
aUS
dienungsperson feststellen, daß der Fehler oder die Steuerung bezüglich des Steuerdatenwertes für den Schieber im Steuerschaltungsabschnitt 12 (Fig. 3) auftritt. Der erwähnte Zeitgeber 31 kann innerhalb einer auf einem einzigen Chip untergebrachten LSI-Datenverarbeitungseinheit untergebracht sein, oder er kann nach Wahl außerhalb der auf einem einzigen Chip untergebrachten LSI-Datenverarbeitungseinheit angeordnet sein.
809817/0911 -22-
Pig. 6 zeigt eine weitere Ausführungsform für den in Fig. gezeigten Zeitgeber 31. In Fig. 6 kennzeichnen die Bezugsziffern 41, 42, 4}, 44, 46 und 4γ die gleichen Elemente wie die in Fig. 4 mit denselben Bezugsziffern. Ein Flipflop 61 erzeugt das Eintaststeuersignal S . und ein Flipflop 62 erzeugt das Austaststeuersignal Sei . Die Bezugsziffern 46'
el Li S
und 47' kennzeichnen ein Register bzw. einen Vergleicher, die beide zur Ausführung der Austastoperation dienen. Wenn die Bedienungsperson beispielsweise wünscht, daß das Eintaststeuersignal Sein zur Zeit t2 (Zeile (2) in Fig. 5) erzeugt wird, und daß gleichzeitig das Austaststeuersignal Seile zur Zeit t„
ClUS (
(Zeile (2) in Fig. 5) erzeugt wird, stellt sie im Register die Zahl "2" und außerdem im Register 46' die Zahl "7" ein. Während das Startsignal S (Zeile (2) und (5) in Fig. 5) AUS ist, sind der Zähler 44 und die Flipflops 61 und 62 je auf den Ausgangszustand zurückgestellt. Wenn das Startsignal S EIN ist, beginnt der Zähler 44 damit, die Anzahl der Taktimpulse des Nebentaktimpulssignals C zu zählen. Wenn der Zähler 44 zwei Taktimpulse gezählt hat, erzeugt der Vergleicher 47 ein Koinzidenzsignal P, und das Flipflop 61 erzeugt weiterhin das Signal S . , bis es am Ende des Startsignals S wieder auf seinen Anfangszustand zurückgestellt wird. Wenn der Zähler 44 sieben Taktimpulse gezählt hat, erzeugt der Vergleicher 47' ein Koinzidenzsignal P', und das Flipflop 62 erzeugt weiterhin das Signal SeeJ bis es am Ende des Startsignals S wieder auf seinen Anfangszustand zurückgestellt wird.
809817/0911 -23-
Wie bereits erwähnt, umfaßt in Fig. j5 die Datenverarbeitungseinheit sowohl das Eintastregister 14 * mit einem Schieberegister und das Austastregister 14 mit einem Schieberegister. Demgemäß sollte die LSI-Datenverarbeitungseinheit viele externe Ausgangsanschlußstifte haben, deren Anzahl der großen Zahl von Ausgangsbits des Schieberegisters (14O11 ) entspricht.
aUS
Außerdem sollte die LSI-Datenverarbeitungseinheit viele externe Eingangsanschlußstifte haben, deren Anzahl der großen Zahl Eingangsbits des Schieberegisters (14 . ) entspricht. Es ist jedoch nicht wünschenswert, die Anzahl der aus der LSI-Datenverarbeitungseinheit herausgeführten äußeren Anschlußstifte zu erhöhen. Aus diesem Grund sollte dem Schieberegister (I4ein) eine in Fig. 7 gezeigte Eintastschnittstelle 47 beigeordnet sein. Außerdem sollte dem Schieberegister (l4eilc.) eine
BUS
in Fig. 8 gezeigte Austastschnittstelle 8l beigeordnet sein. In Fig. 7 empfängt die ein Schieberegister aufweisende Eintastschnittstelle 71 die erste Gruppe aus vier Bits des Steuerdatenwertes Dein der beispielsweise aus 48 Bits besteht. Demgemäß schiebt das Schieberegister (71) die erste Gruppe aus vier Bits längs des in Fig. 7 gezeigten Pfeils A abwärts. Danach empfängt das Schieberegister (71) die zweite Gruppe aus vier Bits des Steuerdatenwertes D . · Anschließend schiebt das Schieberegister (71) die zweite Gruppe aus vier Bits längs des Pfeils A zusammen mit der ersten Gruppe aus vier Bits abwärts. Die beschriebenen Vorgänge werden wiederholt. Wenn das Schieberegister (71)"die zwölfte Gruppe aus
809817/0911 - 24 -
2747334
vier Bits empfangen hat, werden die 48 Bits des Steuerdatenwertes D . längs des in Fig. 7 gezeigten Pfeils B gleichzeitig in das Eintastregister 14 . übertragen. Der Steuerdatenwert D . wird dann einem r.usgewählten Element im Verarbeitungsschal tungsabschnitt 11 (Fig. 5) zugeführt. Aus Pig. 7 sieht man: obwohl das Eintastregister 14 . 48 externe Ausgangsanschlußstifte der LSI-Datenverarbeitungseinheit belegen sollte, reicht es erfindungsgemäß aufgrund des Vorhandenseins der Eintastschnittstelle 71 aus, lediglich vier externe Ausgangsanschlußstifte J2 zu belegen.
In Fig. 8 wird der Austaststeuerdatenwert vom Dekodierer 124 (Fig. 3) vorübergehend im Austastregister 14 gespeichert.
elVl S
Danach werden alle Bits des Steuerdatenwertes D längs des Pfeils C in die Austastschnittstelle 8l übertragen. Dann wird die aus vier Bits bestehende erste Gruppe des Steuerdatenwertes Deilc, vom Schieberegister (8l) ausgegeben. Danach wer-
aUS
den die restlichen 44 Bits längs des in Fig. 8 gezeigten Pfeils D aufwärts geschoben und wird die zweite Gruppe aus vier Bits von der Schnittstelle ausgegeben. Diese Operationen werden wiederholt, bis alle Bits des Austastdatenwertes D von der LSI-Datenverarbeitungseinheit 10 (Fig. 1) aus-
gesendet sind. Wie aus Fig. 8 ersichtlich ist, werden die 48 Bits des Austaststeuerdatenwertes D„,ic. der Reihe nach von
cLUS
lediglich vier externen Ausgangsanschlußstiften 82 der LSI-Datenverarbeitungseinheit 10 (Fig. l) ausgesendet.
809817/0911 - 25 -
Wie erwähnt kann erfindungsgemäß leicht eine FehlerprUfung ausgeführt werden, um zu bestimmen, ob verschiedene Arten Steuerdaten vom Steuerschaltungsabschnitt korrekt zu den je erwünschten Zeiten innerhalb einer jeden Periode des Haupttaktimpulssignals erzeugt werden oder nicht. Ferner ist es leicht, gewünschte Steuerdaten zu einer gewünschten Zeit innerhalb einer jeden Periode des Haupttaktimpulssignals an den Verarbeitungsschaltungsabschnitt zu liefern. Gemäß den' obigen Schritten wäre es leicht, die Stelle und den Grund eines Fehlers oder einer Störung, die in der LSI-Datenverarbeitungseinhelt auftreten, zu untersuchen. Zusätzlich ist es auch möglich, die Arten der Ergebnisse zu unterstehen, die vom Verarbeitungsschaltungsabschnitt bei Zeitvariationen erzeugt werden, wobei die Variationen von der vorbestimmten korrekten Zeit abweichen, zu welcher der Steuerdatenwert vom Steuerdatenabschnitt erzeugt werden soll.
809817/0911

Claims (13)

  1. BLUMBACH · WESER · BERGEN · KRAMER ZWIRNER . HIRSCH
    PATENTANWÄLTE IN MÜNCHEN UND WIESBADEN
    Postadresse München: Patentconsult 8 München 60 Radeckestraße 43 Telefon (089) 883603/883004 Telex 05-212313 Postadresse Wiesbaden: Patentconsult 62 Wiesbaden Sonnenberger Straße 43 Telefon (06121) 562943/561998 Telex 04-186237
    FUJITSU LIMITED 77/8752
    1015, Kamikodanaka,
    Nakahara-ku, Kawasaki
    Japan
    Patentansprüche
    (1·/ Datenverarbeitungseinheit
    mit einem Verarbeitungsschaltungsabschnitt, der arithmetische und logische Operationen für gegebene Operandendaten entsprechend vorgeschriebenen Steuerdaten durchführt;
    und mit einem Steuerschaltungsabschnitt, der gegebene Befehle dekodiert und den Verarbeitungsschaltungsabschnitt mit den Steuerdaten versorgt,
    dadurch gekennzeichnet, daß ein Eintastregister (l^ein) vorgesehen ist, das externe vorbestimmte Steuerdaten (D in) speichert und diese dem Verarbeitungsschaltungsabschnitt (11) unabhängig von den Steuerdaten, die vom Steuerschaltungsabschnitt (12) erzeugt werden, zuführt.
    809817/0911
    München: Kramer ■ Dr. Weser · Hirsch — Wiesbaden: Blumbach · Dr. Bergen · Zwirner
  2. 2. Datenverarbeitungseinheit nach Anspruch 1, dadurch gekennzeichnet, daß ein Austastregister (l^au ) vorgesehen ist, das vom Steuerschaltungsabschnitt (12) erzeugte Steuerdaten speichert.
  3. 3. Datenverarbeitungseinheit nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß in einen Steuerbus (13 ±n) > der zwischen dem Verarbeitungsschaltungsabschnitt (ll) und dem Eintastregister (14 . ) angeordnet ist, eine Eintastgatterschaltung (15) eingefügt ist, die nur dann geöffnet ist, wenn der im Eintastregister (14 . ) gespeicherte externe vorbestimmte Datenwert von diesem Eintastregister zum Verarbeitungsschaltungsabschnitt (11) geliefert wird.
  4. 4. Datenverarbeitungseinheit nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß in einen Steuerbus (13_„_)> der zwischen dem Steuerschaltungsabschnitt (12) und dem Austastregister (14 ) angeordnet ist, eine Austastgatterschaltung (l6) eingefügt ist, die geöffnet ist, wenn ein vom Steuerschaltungsabschnitt (12) gespeicherter Datenwert an das Austastregister (14) ausgeliefert wird.
  5. 5. Datenverarbeitungseinheit nach Anspruch 3 oder 4, dadurch gekennzeichnet, daß ein Zeitgeber (31) vorgesehen ist, der die Eintastgatterschaltung (I5) mit einem Eintaststeuersignal (S .) versorgt, das den Beginn und das Ende des
    809817/0911
    nachträglich ι
    Arbeitens des Eintastregisters (l^ein) bestimmt.
  6. 6. Datenverarbeitungseinheit nach einem der Ansprüche 2 bis 5, dadurch gekennzeichnet, daß ein Zeitgeber (Jl) vorgesehen ist, der das Austastregister (14 ) mit einem Austast-
    aUS
    steuersignal (S ) versorgt; das den Beginn und das Ende
    aUS
    des Arbeitens des Austastregi'sters (I4e„„) bestimmt.
    aus
  7. 7. Datenverarbeitungseinheit nach Anspruch 5 oder 6, dadurch gekennzeichnet, daß der Zeitgeber (j5l) beim Empfang eines Startsignals (S) zu arbeiten beginnt, daß die Impulsbreite des Startsignals gleich der Periodendauer (T) eines Haupttakt impuls signals ist, mit dem der Verarbeitungsschaltungsabschnitt (ll) und der Steuerschaltungsabschnitt (12) betrieben werden, daß der Zeitgeber (31) Eintast- und Austast-Steuersignale (S . bzw. S) erzeugt, die mit einem
    61Π aUS
    Nebentaktimpulssignal (C) synchron sind, und daß die Dauer des Nebentaktimpulssignals viel kürzer als die Dauer des Haupttaktimpulssignals ist.
  8. 8. Datenverarbeitungseinheit nach Anspruch 7» dadurch gekennzeichnet, daß der Zeitgeber (j51) einen Zähler (44), ein Register (46, 46') und einen Vergleicher (47, 47') umfaßt, daß der Zähler (31) mit dem Zählen der Taktimpulse des Nebentaktimpulssignals (C) beginnt, wenn ihm das Startsignal (S) zugeführt/fclaß das Register (46, 46') die Zahl
    809817/0911 . 4 -
    der Taktimpulse des Nebentaktimpulssignals (C) speichert, daß die Anzahl der Taktimpulse der vorbestimmten Zeit entspricht, zu welcher das Eintaststeuersignal (S 4 ) oder das Austaststeuersignal (S ) vom Zeitgeber (31) geliefert werden sollen, daß der Vergleicher (47, 47') sowohl die im Zähler gezählte Zahl als auch die Anzahl der im Register gespeicherten Taktimpulse empfängt und die Zeit ermittelt, zu welcher die gezählte Zahl mit der Anzahl der Taktimpulse übereinstimmt, und daß der Zeitgeber (^l) zum Zeitpunkt dieser Ermittlung der Übereinstimmung das Eintaststeuersignal (S ._) oder das Austaststeuersignal (S ) erzeugt, em aus
  9. 9· Datenverarbeitungseinheit nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß das Eintastregister (l^ej_n) mit einer Eintastschnittstelle (71) zusammenarbeitet, die ein Schieberegister aufweist, das jede Bitgruppe der externen vorbestimmten Steuerdaten (D eln) empfängt und diese Bitgruppe reziprok und sequentiell im Schieberegister verschiebt, und daß alle Bits der externen vorbestimmten Steuerdaten nach ihrer Speicherung in dem Schieberegister in das Eintastregister (1^e-In) übertragen werden.
  10. 10. Datenverarbeitungseinheit nach einem der Ansprüche 2 bis 9, dadurch gekennzeichnet, daß das Austastregister (I4e,,_) mit einer Austastschnittstelle (8l) zusammenarbeitet, die ein Schieberegister aufweist, das alle Bits der Steuerdaten, die vom Steuerschaltungsabschnitt (12) erzeugt und im Aus-
    8Q9817/0911
    tastregister (14 ) gespeichert worden sind, empfängt, und daß das Schieberegister (8l) jede Bitgruppe der Steuerdaten aussendet und die restlichen Bits der Steuerdaten im Schieberegister entsprechend dieser Bitgruppe reziprok und sequentiell verschiebt.
  11. 11. Datenverarbeitungseinheit nach Anspruch S, dadurch gekennzeichnet, daß das Eintastregister (14 . ) und die Ein.tastschnittstelle (71) zusammen mit sowohl dem Verarbeitungsschaltungsabschnitt (11) als auch dem Steuerschaltungsabschnitt (12) auf einem einzigen LSI-Chip gebildet sind.
  12. 12. Datenverarbeitungseinheit nach Anspruch 10, dadurch gekennzeichnet, daß das Austastregister (14 ) und die Austast-
    ClUS
    Schnittstelle (8l) zusammen sowohl mit dem Verarbeitungsschaltungsabschnitt (11) als auch mit dem Steuerschaltungsabschnitt (12) auf einem einzigen LSI-Chip gebildet sind.
  13. 13. Datenverarbeitungseinheit nach einem der Ansprüche 6 bis 12, dadurch gekennzeichnet, daß der Zeitgeber (3I) zusammen mit sowohl dem Verarbeitungsschaltungsabschnitt (11) als auch dem Steuerschaltungsabschnitt auf einem einzigen LSI-Chip gebildet ist.
    8Q9817/0911
DE2747384A 1976-10-22 1977-10-21 Datenverarbeitungseinheit mit Einrichtung zur Prüfung des Verarbeitungsabschnitts Expired DE2747384C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12709876A JPS5352029A (en) 1976-10-22 1976-10-22 Arithmetic circuit unit

Publications (2)

Publication Number Publication Date
DE2747384A1 true DE2747384A1 (de) 1978-04-27
DE2747384C2 DE2747384C2 (de) 1983-03-31

Family

ID=14951527

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2747384A Expired DE2747384C2 (de) 1976-10-22 1977-10-21 Datenverarbeitungseinheit mit Einrichtung zur Prüfung des Verarbeitungsabschnitts

Country Status (5)

Country Link
US (1) US4167780A (de)
JP (1) JPS5352029A (de)
DE (1) DE2747384C2 (de)
FR (1) FR2368757A1 (de)
GB (1) GB1593674A (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2930610A1 (de) * 1978-07-27 1980-02-07 Cii Honeywell Bull Verfahren zum ueberpruefen eines datenverarbeitungssystemes und datenverarbeitungssystem zur durchfuehrung des verfahrens
US4414623A (en) * 1980-10-01 1983-11-08 Motorola, Inc. Dual deadman timer circuit

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4422141A (en) * 1979-07-30 1983-12-20 Bell Telephone Laboratories, Incorporated Microprocessor architecture for improved chip testability
US4320509A (en) * 1979-10-19 1982-03-16 Bell Telephone Laboratories, Incorporated LSI Circuit logic structure including data compression circuitry
JPS57123455A (en) * 1981-01-23 1982-07-31 Nec Corp Instruction executing device
JPS5814265A (ja) * 1981-07-16 1983-01-27 Matsushita Electronics Corp ワンチツプマイクロコンピユ−タ
US4403287A (en) * 1981-08-24 1983-09-06 Bell Telephone Laboratories, Incorporated Microprocessor architecture having internal access means
JPS58121458A (ja) * 1981-12-09 1983-07-19 Fujitsu Ltd スキヤンアウト方式
JPS58105366A (ja) * 1981-12-16 1983-06-23 Fujitsu Ltd デバツグ機能を持つマイクロコンピユ−タ
US4485472A (en) * 1982-04-30 1984-11-27 Carnegie-Mellon University Testable interface circuit
JPS58225453A (ja) * 1982-06-25 1983-12-27 Fujitsu Ltd 診断回路の誤り検出方式
DE3241412A1 (de) * 1982-11-09 1984-05-10 Siemens AG, 1000 Berlin und 8000 München Vorrichtung zum testen eines hochintegrierten mikroprogramm-gesteuerten elektronischen bauteiles
US4511967A (en) * 1983-02-15 1985-04-16 Sperry Corporation Simultaneous load and verify of a device control store from a support processor via a scan loop
US4551838A (en) * 1983-06-20 1985-11-05 At&T Bell Laboratories Self-testing digital circuits
NO843375L (no) * 1983-10-06 1985-04-09 Honeywell Inf Systems Databehandlingssystem og fremgangsmaate til vedlikehold samt anrodning
JPS6155747A (ja) * 1984-08-28 1986-03-20 Toshiba Corp デ−タ転送制御回路を備えたデイジタル集積回路
JPH0440394Y2 (de) * 1986-01-29 1992-09-22
DE68926783T2 (de) * 1988-10-07 1996-11-28 Martin Marietta Corp Paralleler datenprozessor
US4980889A (en) * 1988-12-29 1990-12-25 Deguise Wayne J Multi-mode testing systems
US5153882A (en) * 1990-03-29 1992-10-06 National Semiconductor Corporation Serial scan diagnostics apparatus and method for a memory device
JP2693631B2 (ja) * 1990-09-13 1997-12-24 富士通株式会社 スキャンアウト制御システム
US5321277A (en) * 1990-12-31 1994-06-14 Texas Instruments Incorporated Multi-chip module testing
US6073185A (en) * 1993-08-27 2000-06-06 Teranex, Inc. Parallel data processor
GB9417297D0 (en) * 1994-08-26 1994-10-19 Inmos Ltd Method and apparatus for testing an integrated circuit device
JPH10105426A (ja) * 1996-09-25 1998-04-24 Nec Ic Microcomput Syst Ltd 半導体集積回路
JPH11264854A (ja) * 1998-03-18 1999-09-28 Oki Electric Ind Co Ltd 半導体集積回路および半導体集積回路の試験方法
US6067609A (en) * 1998-04-09 2000-05-23 Teranex, Inc. Pattern generation and shift plane operations for a mesh connected computer
US6173388B1 (en) 1998-04-09 2001-01-09 Teranex Inc. Directly accessing local memories of array processors for improved real-time corner turning processing
US6185667B1 (en) 1998-04-09 2001-02-06 Teranex, Inc. Input/output support for processing in a mesh connected computer
US6212628B1 (en) 1998-04-09 2001-04-03 Teranex, Inc. Mesh connected computer

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1549546A1 (de) * 1966-03-25 1971-04-29 Delet Verfahren und Vorrichtung zum Pruefen und Reparieren von elektrischen Digitalrechnern
DE2340547A1 (de) * 1972-10-25 1974-05-09 Instrumentation Engineering Digitaler wortgenerator-empfaenger
DE2442847A1 (de) * 1973-09-10 1975-03-13 Cii Honeywell Bull Test- und diagnoseanordnung fuer eine datenverarbeitungseinheit

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3061192A (en) * 1958-08-18 1962-10-30 Sylvania Electric Prod Data processing system
US3462742A (en) * 1966-12-21 1969-08-19 Rca Corp Computer system adapted to be constructed of large integrated circuit arrays
US3740722A (en) * 1970-07-02 1973-06-19 Modicon Corp Digital computer
US3702988A (en) * 1970-09-14 1972-11-14 Ncr Co Digital processor
US3793631A (en) * 1972-09-22 1974-02-19 Westinghouse Electric Corp Digital computer apparatus operative with jump instructions
US3833888A (en) * 1973-02-05 1974-09-03 Honeywell Inf Systems General purpose digital processor for terminal devices
US3938098A (en) * 1973-12-26 1976-02-10 Xerox Corporation Input/output connection arrangement for microprogrammable computer
US3984813A (en) * 1974-10-07 1976-10-05 Fairchild Camera And Instrument Corporation Microprocessor system
US4086658A (en) * 1976-10-04 1978-04-25 International Business Machines Corporation Input/output and diagnostic arrangements for programmable machine controllers having multiprogramming capabilities

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1549546A1 (de) * 1966-03-25 1971-04-29 Delet Verfahren und Vorrichtung zum Pruefen und Reparieren von elektrischen Digitalrechnern
DE2340547A1 (de) * 1972-10-25 1974-05-09 Instrumentation Engineering Digitaler wortgenerator-empfaenger
DE2442847A1 (de) * 1973-09-10 1975-03-13 Cii Honeywell Bull Test- und diagnoseanordnung fuer eine datenverarbeitungseinheit

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2930610A1 (de) * 1978-07-27 1980-02-07 Cii Honeywell Bull Verfahren zum ueberpruefen eines datenverarbeitungssystemes und datenverarbeitungssystem zur durchfuehrung des verfahrens
US4414623A (en) * 1980-10-01 1983-11-08 Motorola, Inc. Dual deadman timer circuit

Also Published As

Publication number Publication date
FR2368757B1 (de) 1982-12-10
JPS5352029A (en) 1978-05-12
FR2368757A1 (fr) 1978-05-19
DE2747384C2 (de) 1983-03-31
JPS5541461B2 (de) 1980-10-24
GB1593674A (en) 1981-07-22
US4167780A (en) 1979-09-11

Similar Documents

Publication Publication Date Title
DE2747384A1 (de) Datenverarbeitungseinheit
DE102006059156B4 (de) Verfahren zum Testen eines integrierten Schaltkreischips mit zumindest zwei Schaltungskernen sowie integrierter Schaltkreischip und Testsystem
DE2311034C2 (de) Verfahren zum Prüfen eines integrierte logische Verknüpfungs- und Speicherglieder enthaltenden Halbleiterchips
DE102006059158B4 (de) Integrierter Schaltkreischip mit zumindest zwei Schaltungskernen und zugehöriges Verfahren zum Testen
DE2614000A1 (de) Einrichtung zur diagnose von funktionseinheiten
EP0009572A2 (de) Verfahren und Anordnung zur Prüfung von durch monolithisch integrierte Halbleiterschaltungen dargestellten sequentiellen Schaltungen
DE2515297A1 (de) Pruefsystem fuer logische netzwerke mit simulatororientiertem fehlerpruefgenerator
DE2413805A1 (de) Verfahren zum pruefen von logischen schaltkreisen sowie dafuer geeignete logische schaltung
DE3702408C2 (de)
DE60109321T2 (de) Prüfung von asynchroner rücksetzschaltung
DE2719531B2 (de) Digitale Logikschaltung zur Synchronisierung der Datenübertragung zwischen asynchrongesteuerten Datensystemen
DE19952262A1 (de) Schaltungssystem und Verfahren zum Prüfen von Mikroprozessoren
DE3879007T2 (de) Steuerkreis fuer verarbeitungsimpulse.
DE68924125T2 (de) Logikanalysator mit Doppel-Triggerung.
DE69114547T2 (de) Sequentielle Logikschaltungsvorrichtung.
DE2433885A1 (de) Verfahren und vorrichtung zum synchronisieren eines testinstruments auf ein digitales system
DE3838940A1 (de) Schaltung mit testfunktionsschaltung
DE2917126A1 (de) Verfahren zum pruefen einer integrierten schaltung
DE60007196T2 (de) Vorrichtung zur Beseitigung von "Durchgleiten" von Daten während einer Schiebeoperation mit Master-Slave Kippschaltungen
DE69106713T2 (de) Detektorschaltung.
DE1119567B (de) Geraet zur Speicherung von Informationen
DE2628847A1 (de) Selbstpruefende lese- und schreibschaltung
DE19855182A1 (de) Testmodus-Einstellschaltung für eine Mikrocontrollereinheit
DE69027545T2 (de) Vorrichtung und Verfahren zum Frequenzwechsel
DE3422287C2 (de)

Legal Events

Date Code Title Description
OAP Request for examination filed
OD Request for examination
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee