DE2413805A1 - Verfahren zum pruefen von logischen schaltkreisen sowie dafuer geeignete logische schaltung - Google Patents

Description

Böblingen, 19. März 1974 heb-oh

Anmelderin: International Business Machines

Corporation, Armonk, N.Y. 10504

Amtl. Aktenzeichen: - Neuanmeldung Aktenzeichen der Anmelderin: FR 972 009

Verfahren zum Prüfen von logischen Schaltkreisen sowie dafür geeignete logische Schaltung

Die Erfindung betrifft ein Verfahren zum Prüfen von logischen Schaltkreisen und insbesondere eine neuartige Ausgestaltung der die logischen Schaltungen enthaltenden Schaltungsplättchen, so daß ein individuelles und selektives Prüfen aller funktioneilen Schaltungsgruppen, die auf dem Schaltungsplättchen oder Chip enthalten sind, möglich ist.

Solche Prüfungen sind erforderlich, um sicherzustellen, daß die die logischen Schaltungen enthaltenden Schaltungsplättchen die erforderliche Qualität aufweisen. Diese Qualität wird so festgelegt, daß ein hoher Grad an Zuverlässigkeit der verschiedenen Bauelemente und Baugruppen einer Maschine und damit auch der gesamten Maschine sichergestellt werden kann.

Das Prüfen hochintegrierter Schaltungen auf Halbleiter-Schaltungsplättchen ist schon deswegen schwierig durchzuführen, weil die verschiedenen, auf dem Schaltungsplättchen befindlichen Schaltungen, die dort integriert sind, nur über eine begrenzte Anzahl von Anschlußpunkten oder Anschlußstiften auf dem Halbleiterplättchen zugängig sind. Normalerweise hat ein Halbleiter-Schaltungsplättchen in hochintegrierter Form 50 Anschlußstifte, wobei diese Anzahl durch mechanische Toleranzen und Beanspruchungsgrenzen, die sich aus den körperlichen Abmessungen des Halbleiterplättchens

409848/0275

ergeben, begrenzt ist. In letzter Zeit erzielte technische Fortschritte haben jedoch dazu geführt, daß die Anzahl der in einem Halbleiterplättchen integrierten Schaltkreise wesentlich erhöht werden konnte, wodurch sich auch eine starke Erhöhung der Anzahl der funktioneilen Eingangs- und Ausgangsleitungen ergibt, die für den Betrieb dieser Schaltkreise notwendig ist, so daß es häufig unmöglich ist, einen oder mehrere Anschlußstifte für Prüfzwecke bereitzustellen. Die Zunahme der Anzahl der in einem Halbleiterplättchen integrierten Schaltkreise ergibt auch eine Vervielfachung der zu überprüfenden Punkte. Es ist beispielsweise keinesfalls ungewöhnlich, wenn die Anzahl der auf einem einzigen Halbleiterplättchen zu prüfenden Punkte über 2000 hinausgeht.

Da es praktisch unmöglich ist, bei 20OO oder mehr Punkten direkt die Prüfung durchzuführen, prüft man solche Halbleiter-Schaltungsplättchen derzeit dadurch, daß man Prüfmuster an die funktioneilen Eingänge der logischen Schaltungen anlegt und damit alle möglichen Funktionen der verschiedenen, darin integrierten Schaltkreise simuliert. Die richtige Arbeitsweise dieser Schaltkreise wird durch einen Vergleich zwischen den an den funktionellen Ausgangsklemmen auftretenden Signalen in Abhängigkeit von dem eingangsseitig zugeführten Prüfmuster und bestimmten Bezugssignalen überprüft. Diese Prüfverfahren, die sich auf eine Prüfung der Gesair.tarbeitsweise des die logischen Schaltungen enthaltenden Halbleiterplättchens verlassen, sind nicht voll zufriedenstellend, da eine beträchtliche Anzahl von Prüfmustern erforderlich ist, um jeden der Schaltkreise oder der funktioneilen Schaltkreisgruppen zu prüfen und außerdem, weil nicht alle Punkte überprüft werden können. Es wurde festgestellt, daß für die meisten Anwendungsfälle mindestens 90% der möglichen Fehler geprüft werden sollten, um sicherzustellen, daß das logische Halbleiterplättchen ordnungsgemäß arbeitet. Es müssen dabei bis zu 5000 verschiedene Prüf rauster erzeugt werden, um eine Prüfbarkeitsquote von 85% zu erreichen und mehrere 1000 zusätzliche Prüfmuster würden erforderlich sein, um eine Prüfbarkeitsquote von 90% zu erreichen. In der Praxis muß ein Mitarbeiter etwa 5 Wochen daran arbeiten, um die erforderlichen

FR 972 009

60984 Β/027R

Prüf rauster zum Prüfen einer 90%igen Prüfbarkeit zu erstellen, . wenn die etwas komplexer aufgebauten logischen Schaltkreise eines Halbleiterplattchens geprüft werden sollen. Die oben erwähnte Anzahl von etwa 5000 Prüfmustern bezieht sich auf Halbleiterplättchen mit den Abmessungen 4,1 χ 4,1 mm. Wenn daher größere Halbleiterplättchen von 6,35 χ 6,35 mm benutzt werden, die derzeit gerade entwickelt werden, auf denen die Anzahl der logischen Zellen oder Blocks um etwa 2000 erhöht werden kann, wird das Problem der überprüfung dieser Halbleiterplättchen wirklich kritisch. Da die größeren Halbleiterplättchen mindestens 5mal so viel logische Schaltkreise aufweisen werden, wie die derzeit üblichen Halbleiterplättchen, würde auch die zum Prüfen dieser nunmehr kommenden Halbleiterplättchen erforderliche Zeit wesentlich erhöht werden, wobei diese Zeit jedoch nicht 5mal langer wäre als . im Augenblick.

In der französischen Patentanmeldung, Az. 73 08 014, der Anmelderin vom 1. März 1973 ist ein Verfahren für die Reduzierung der Anzahl der zum Prüfen einer hochintegrierten Halbleiterschaltung erforderlichen Prüfmuster zum Prüfen von funktionellen Unterbaugruppen angegeben, die mit konventionellen oder üblichen Verfahren nicht geprüft werden können. Dieses Verfahren besteht darin, daß ein Serienprüfmuster an einem einzigen Eingangsstift angelegt und in einem in dem Halbleiterplättchen integrierten Schieberegister gespeichert wird, das aus einer Anzahl von Stufen besteht, welche der Anzahl der zu prüfenden Schaltkreise oder Punkte äquivalent ist. Jede dieser Stufen ist in zwei Richtungen mit einem entsprechenden dieser Schaltkreise verbunden. Der Inhalt jeder Stufe des Registers wird zur überprüfung der Arbeitsweise des daran angeschlossenen Schaltkreises benutzt oder zur Prüfung eines Schaltpunktes, der normalerweise nicht geprüft werden kann, und die durch den Schaltkreis gelieferten Rückkopplungssignale werden in dieser Stufe eingespeichert. Das Schieberegister wird außerdem dazu benutzt, einer einzigen Ausgangsklemme in serialer Form eine Anzeige über die Arbeitsweise der geprüften Schaltkreise dadurch zu liefern, daß der Inhalt des Schieberegisters serial nach der einzigen Aus-

^BB972009 4098^8/027·,

- 4 gangsklemme herausgeschoben wird.

Ein Nachteil dieses bereits vorgeschlagenen Verfahrens besteht darin, daß dabei die Verwendung eines Schieberegisters erforderlich ist, das eine Anzahl von Stufen aufweist, die der Anzahl der zu prüfenden funktioneilen Unterbaugruppen entspricht. Wenn beispielsweise auf einem Halbleiterplättchen 2000 Punkte geprüft werden müssen, dann müßte das Schieberegister 2000 Stufen aufweisen, was jedoch kaum möglich erscheint, wenn man den Platz berücksichtigt, den ein solches Schieberegister auf der Oberfläche eines Halbleiterplättchens einnehmen würde. Aus diesem Grunde werden in der oben erwähnten Patentanmeldung Vorkehrungen für die Benutzung üblicher Testverfahren getroffen, bei denen zusätzlich zur Benutzung eines solchen Schieberegisters Prüfmuster an den funktioneilen Eingängen des Halbleiterplättchens angelegt werden, wodurch die Größe des Schieberegisters stark verringert werden kann. Somit kann das in dieser Patentanmeldung offenbarte Prüfverfahren dann nicht alleine benutzt werden, wenn eine große Anzahl Punkte auf einem Halbleiterplättchen geprüft werden muß und muß damit durch übliche Prüfverfahren ergänzt werden.

Demnach ist es Aufgabe der vorliegenden Erfindung, ein Prüfverfahren zu schaffen, durch das alle Punkte einer logischen Halbleiterschaltung auf einem Halbleiterplättchen oder Chip überprüft werden können, unabhängig von der Anzahl dieser Punkte, wobei dann der zusätzliche Einsatz anderer Prüfverfahren nicht mehr erforderlich ist. Insbesondere soll dabei das neue Prüfverfahren eine Möglichkeit schaffen, ein logisches Halbleiterplättchen oder Chip mit einer Prüfquote oder Prüfbarkeitsquote von über 90% zu prüfen. Vor allem soll es durch die Erfindung möglich sein, mit dem neuen Verfahren alle funktioneilen Unterbaugruppen eines logischen Halbleiterplättchens einzeln und selektiv zu prüfen.

Diese Aufgabe der Erfindung wird dadurch gelöst, daß man ein Prüfverfahren anwendet, bei dem das logische Halbleiterplättchen in eine Anzahl funktioneller Unterbaugruppen oder logischer Blocks

FR 972 009

409848/027S

unterteilt wird, die selbst einen hohen Grad von Prüfbarkeit aufweisen und integrierte Decodierschaltungen enthalten, die eine individuelle Auswahl der Unterbaugruppen gestattet. Die Decodierschaltungen gestatten ferner, ein diesen zugeführtes Prüfmuster nach einer ausgewählten Unterbaugruppe weiterzuleiten. Es sind also zwischen den Unterbaugruppen übertragungseinrichtungen vorgesehen, durch die diese während der Prüfvorgänge gegeneinander elektrisch isoliert werden können. Das in Abhängigkeit von einem Eingangsprüfmuster an einer Unterbaugruppe auftretende'Ausgangsmuster wird einer Torschalteinrichtung zugeführt, die es ermöglicht, daß alle Ausgangsmuster einer einzigen Ausgangsklemme zugeführt werden können.

Die Erfindung wird nunmehr anhand von Ausführungsbeispielen in Verbindung mit den beigefügten Zeichnungen näher erläutert. Die erfinderischen Merkmale sind den beigefügten Patentansprüchen zu entnehmen.

In den Zeichnungen zeigt:

Fig. 1 ein Blockschaltbild zur Darstellung eines logischen Halbleiterplättchens gemäß der vorliegenden Erfindung; und

Fig. 2 das Blockschaltbild gemäß Fig. 1 in größeren

Einzelheiten.

In Fig. 1 ist ein logisches Halbleiterplättchen gemäß der vorliegenden Erfindung dargestellt. Ein Halbleiterplättchen mit darin integrierten logischen Schaltkreisen besteht im allgemeinen aus einer Anzahl von funktionalen Unterbaugruppen oder logischen Blocks, die derart miteinander verbunden sind; daß die gewünschten logischen Funktionen durchgeführt v/erden können. Das in Fig. 1 dargestellte logische Halbleiterplättchen oder Chip enthält eine Kette von funktionalen, logischen Blocks BO, B1, ..., BN, wie man sie gewöhnlich in solchen Halbleiterplättchen findet, die die Auf-

FR 972 009

4Ö9848/027S

gäbe haben, Steuersignale für die Arbeit einer elektronischen Einrichtung zu liefern. Aus Gründen der Klarheit ist nur eine einzige Kette von funktionalen Blocks in Fig. 1 dargestellt. Ein vollständiges Halbleiterplättchen kann jedoch jede beliebige Anzahl solcher Ketten und andere Anordnungen funktionaler, logischer Blocks enthalten. Gewöhnlich bestehen.diese logischen Blocks aus bistabilen Kippschaltungen, Schieberegistern und anderen binären logischen Schaltungen. Gemäß der vorliegenden Erfindung werden vorzugsweise derartige logische Blocks benutzt, deren Prüfbarkeit 90% überschreitet, um damit sicherzustellen, daß die Prüfbarkeitsquote des Halbleiterplättchens oberhalb von 90% liegt.

Die logischen Blocks BO, B1, ..., BN sind über Torschaltungen G1, G2, ...,GN miteinander verbunden. Die funktioneile Eingangsklemme 2 der Kette ist über die funktionelle Eingangsleitung 3 mit dem Eingang des Blocks BO verbunden, dessen Ausgang mit dem ersten Eingang der Torschaltung G1 verbunden ist. Der Ausgang der Torschaltung G1 ist mit dem Eingang des Blocks B1 verbunden, dessen Ausgang mit dem ersten Eingang der Torschaltung G2 verbunden ist usw. Der Ausgang des Blocks B(N-I) (nicht gezeigt) ist mit dem ersten Eingang der Torschaltung GN verbunden, deren Ausgang mit dem Eingang des Blocks BN verbunden ist. Die Ausgänge der Blocks BN, B1, B2, ..., BN sind über Leitungen 4-0, 4-1, 4-2 bzw. 4-K mit den Eingängen einer Torschaltung 5 verbunden. Es soll hier darauf hingewiesen werden, daß die Leitung 4-N die funktionale Ausgangsleitung der Kette darstellt. Der Ausgang der Torschaltung 5 ist über die Ausgangsleitung 6 mit der einzigen, hier in Frage kommenden Ausgangsklemme verbunden. Ein Paar Prüfstifte 8 bzw. 9 wird benutzt, um vorgegebene logische Blocks auszuwählen und an diese Prüfmuster anzulegen. Diese Prüfstifte sind über Leitungen 10 bzw. 11 mit den Eingängen einer Decodierschaltung 12 verbunden, deren Ausgänge über die Auswahlleitungen 13-1, 13-2, ..., 13-N mit den jeweils zweiten Eingängen der aufeinanderfolgenden Torschaltungen G1, G2, ..., GN verbunden sind.

Das Verfahren gemäß der vorliegenden Erfindung, das zum überprüfen der verschiedenen logischen Blocks des logischen Halbleiterplätt-

FR 972 009

409848/0275

24138Q5

chens 1 in Fig. 1 angewandt wird, wird nunmehr allgemein beschrieben. Eine Einzelbeschreibung folgt dann im Zusammenhang mit Fig.2."

Die verschiedenen Blocks BO, B1, ..., BN werden einzeln und selektiv geprüft. Vor der Prüfung werden die Ausgänge aller logischen Blocks durch eine (nicht gezeigte) Rückstelleinrichtung in ihren Ruhezustand zurückgestellt. Die überprüfung des ersten Blocks der Kette BO unterscheidet sich geringfügig von der Prüfung der anderen logischen Blocks, da der Eingang von BO unmittelbar von der funktioneilen Eingangsklemme oder dem Eingangsstift 2 her zugänglich ist. Durch Anlegen der Adresse dieses Blocks an die Decodier schaltung 12 über den Stift 8 und die Leitung 10 wird die Prüfung des Blocks BO durchgeführt. Die Decodierschaltung 12 steuert die Auswahl der Leitungen 13-1, 13-2, ..., 13-N und hält' die über diese Leitungen angesteuerten Torschaltungen G1, G2, ..., GN gesperrt. Das für den Block'BO bestimmte Prüfmuster wird dann über den Eingangsstift 2 und die Leitung 3 zugeführt. In Abhängigkeit von diesem Prüfmuster liefert der Block BO ein Ausgangsmuster, das über die Leitung 4-0, Torschaltung 5 und Leitung 6 dem Ausgangsstift 7 zugeführt wird, jedoch nicht dem Eingang des Blocks B1, da die Torschaltung G1 gesperrt ist. Das Ausgangsmuster steht an dem Ausgangsstift 7 zur Verfügung und wird dann mit einem Bezugsausgangsmuster verglichen, um festzustellen, ob der Block Bö richtig arbeitet.

Jeder der verbleibenden Blocks B1, ..., BN kann wie folgt geprüft werden: Die Adresse des Blocks, beispielsweise B1, wird über Stift 8 und Leitung 10 der Decodierschaltung 12 zugeführt. Diese Adresse wird in der Decodierschaltung 12 decodiert, die dann die Leitung 13-1 auswählt, die an der Torschaltung G1 angeschlossen ist. Das hat zur Folge, daß das auf der Leitung 13-1 liegende Signal die übertragung der Ausgangssignale vom Block BO nach dem Eingang des Blocks B1 sperrt, während gleichzeitig das dem Block B1 zugeordnete Prüfmuster über Stift 9, Leitung 11, Decodierschaltung 12, Leitung 13-1 und Torschaltung G1 zugeführt werden kann. Gleichzeitig mit der Auswahl der Leitung 13-1 legt

FR 972 009

409848/0275

24138Q5

•—ft —

die. Decodierschaltung 12 auf alle anderen Auswahlleitungen 13-2 bis 13-N ein Signal, das die daran angeschlossenen Torschaltungen gesperrt hält. In Abhängigkeit vom Anlegen eines Prüfmusters am Block 1 gibt dieser ein Ausgangsmuster ab, das über die Leitung 4-1, die Torschaltung 5 und die Leitung 6 dem Ausgangsstift 7 zugeführt wird. Dieses Ausgangsmuster wird jedoch nicht dem Block B2 zugeführt, da die Torschaltung G2 gesperrt ist. Die richtige Arbeitsweise des Blocks B1 kann dadurch überprüft werden, daß man das an dem Stift 7 auftretende Ausgangsmuster entsprechend überprüft.

Wie bereits erwähnt, wurde ein Unterschied in der Prüfung des Blocks BO und der Prüfung der anderen Blocks B1, B2, ..., BN gemacht, um von der Tatsache Gebrauch zu machen, daß der Eingang des Blocks BO unmittelbar von dem Eingangsstift 2 her zugängig ist. Wenn jedoch ein solcher Unterschied nicht gewünscht wird, kann der Block BO natürlich in der gleichen Weise wie die anderen Blocks dadurch geprüft werden, daß man eine Verbindung zwischen dem Prüfstift 8 und dem Eingang des Blocks BO herstellt.

Wie im Zusammenhang mit Fig. 1 bereits erwähnt, sind die logischen Blocks BO, B1, B2, ..., BN über die Torschaltungen G1, G2, ..., GN miteinander verbunden. Jede dieser Torschaltungen enthält ein Paar in Reihe geschalteter NOR-Torschaltungen mit zwei Eingängen. Das heißt, die Torschaltung G1 besteht aus den NOR-Torschaltungen 14-1 und 15-1, die Torschaltung G2 enthält die NOR-Torschaltungen 14-2 und 15-2 und die Torschaltung GN besteht aus den Torschaltungen 14-N und 15-N. Der Ausgang des Blocks BO ist mit dem ersten Eingang der NOR-Torschaltung 14-1 verbunden. Der Ausgang der NOR-Torschaltung 14-1 ist mit dem ersten Eingang der NOR-Torschaltung 15-1 verbunden, deren Ausgang an dem Eingang des Blocks B1 angeschlossen ist. Der Ausgang des Blocks B1 ist wiederum mit dem ersten Eingang der NOR-Torschaltung 14-2 verbunden, deren Ausgang mit dem ersten Eingang der NOR-Torschaltung 15-2 verbunden ist, deren Ausgang wiederum mit dem Eingang des Blocks B2 verbunden ist usw. Der Ausgang des Blocks B(N-I), der nicht gezeigt ist, ist mit dem

FR 972 009

409S48/0275

-s-

ersten Eingang der NOR-Torschaltung 14-N verbunden. Der Ausgang der NOR-Torschaltung 14-N ist am ersten Eingang der NOR-Torschaltung 15-N angeschlossen, deren Ausgang mit dem Eingang des Blocks BN verbunden ist.

Wie im Zusammenhang mit Fig. 1 erläutert, sind die Ausgänge der Blocks BO, B1, B2, ..., B(N-D über die Leitungen 4-0, 4-1, ..., 4-N mit der Torschaltung 5 verbunden. Wie in Fig. 2 im einzelnen dargestellt ist, besteht die Torschaltung 5 aus zwei in Reihe geschalteten NOR-Torschaltungen 16 und 17. Die Ausgänge der Blocks BO, B1, ..., B(N-I) sind mit den Eingängen der NOR-Torschaltung über die Leitungen.4-0, 4-1, ..., 4-(N-1) verbunden. Der Ausgang der NOR-Torschaltung 16 ist am ersten Eingang der NOR-Torschaltung 17 angeschlossen, deren zweiter Eingang über die Leitung 4-N mit dem Ausgang des Blocks BN verbunden ist. Der Ausgang der NOR-Torschaltung 17 ist mit der Ausgangsleitung 6 verbunden. Eine Steuerleitung 18, die mit TEST bezeichnet ist, ist an einem der Eingänge der NOR-Torschaltung 16 angeschlossen.

Der zweite Eingang jeder der NOR-Torschaltungen 14-1, 14-2, ..., 14-N ist mit einer anderen Steuerleitung 19 verbunden, die mit TEST bezeichnet ist.

Eine mögliche Ausführungsform der Decodierschaltung 12 in Fig. 1 ist als Beispiel in Fig. 2 gezeigt. Die Blockauswahlleitung 10 ist mit dem Eingang eines Schieberegisters 20 verbunden. In diesem Fall besteht das Schieberegister 20 aus vier Stufen zur Speicherung der vier Bits, A, B, C und D. Jede Stufe hat einen "wahren" und einen "komplement"-Ausgang, wobei der Komplementausgang durch ein kleines, schwarzes Dreieck angedeutet ist. Die Decodierschaltung 12 enthält weiterhin N-1 NOR-Torschaltungen, wenn N die Anzahl der zu prüfenden funktionalen Blocks ist. Jede dieser NOR-Torschaltungen nimmt eingangsseitig eine bestimmte Kombination der im Schieberegister 20 eingespeicherten vier Bits, A, B, C und D, auf. In diesem Beispiel nimmt die NOR-Torschaltung 21—1 die Kombination ABCD, die NOR-Torschaltung 21-2 die Kombination ABCD und

FR 972 009

409848/0275

die NOR-Torschaltung 21-N die Kombination ABCD auf. Der Ausgang der NOR-Torschaltung 21-1 ist über die Auswahlleitung 13-1 mit dem zweiten Eingang der NOR-Torschaltung 15-1 verbunden. Der Ausgang der NOR-Torschaltung 21-2 ist über die Leitung 13-2 mit dem zweiten Eingang der NOR-Torschaltung 15-2 verbunden. Der Ausgang der NOR-Torschaltung 21-N ist über die. Leitung 13-N mit dem zweiten Eingang der NOR-Torschaltung 15-N verbunden. Die NOR-Torschaltungen 21-1, 21.-2 und 21-N nehmen eingangsseitig die über die Eingangsleitung 11 für Prüfmuster und über die Steuerleitung 22 mit der Bezeichnung TEST ankommenden Signale auf.

Bevor mit der Beschreibung der in Fig. 2 gezeigten Schaltung fortgefahren wird, mag es nützlich sein, daran zu erinnern, daß das Ausgangssignal einer NOR-Torschaltung nur dann eine 1 ist, wenn alle Eingänge das logische Signal 0 empfangen. Wenn, also alle Eingänge bis auf einen auf logisch 0 liegen, dann tritt eine Folge von logischen 40- und 1-Signalen, die einem Eingang zugeführt wird, in invertierter Form am Ausgang der NOR-Torschaltung auf.

Vor dem Prüfen der einzelnen logischen Blocks wird der Ausgang jedes Blocks durch eine (nicht gezeigte) Rückstellschaltung zurückgestellt. Die einzelnen Blocks werden dann für sich selektiv geprüft. Nachdem ein vorgegebener Block geprüft wurde, wird sein Ausgang durch die Rückstellschaltung zurückgestellt. Man kann natürlich auch das eingangsseitig zugeführte Prüfmuster anstelle einer Rückstellschaltung zum Rückstellen eines Blocks nach Prüfung benutzen.

Beim Prüfen der logischen Blocks liegt die Leitung 19 TEST (PRÜFEN) auf einer binären 1. Die binäre 1 liegt an dem zweiten Eingang jeder der NOR-Torschaltungen 14-1, 14-2, ..., 14-N, so daß ausgangsseitig an diesen Torschaltungen eine binäre 0 auftritt. Daher sind die Blocks BO, B1, ..-.,BN voneinander getrennt und können einzeln geprüft werden, ohne daß dabei das Ausgangssignal eines gerade geprüften Blocks irgendeine Einwirkung auf den nächstfolgenden Block hat.

FR 972 009

409848/027S

Die Prüfung des Blocks B1 wird nunmär .an einem Beispiel beschrieben. Die Adresse dieses Blocks ist in dem in Fig. 2 dargestellten Beispiel 0001 und wird über die Leitung 10 dem Schieberegister 20 zum Einspeichern zugeführt. Entsprechend den Anschlüssen zwischen den Ausgängen des Schieberegisters 20 und den Eingängen der NOR-Torschaltung 21-1 liegt am ersten Eingang der NOR-Torschaltung 21-1 (das ist der obere Eingang dieser Torschaltung in Fig. 2) eine binäre 0, da dieser Eingang mit dem Komplementausgang der Stufe D verbunden ist, in der eine 1 der Adresse des Blocks 1 eingespeichert ist. In gleicher Weise liegen der zweite, dritte und vierte Eingang der NOR-Torschaltung 21-1 auf einer binären 0, da diese Eingänge mit den wahren Ausgängen der Stufen A, B und C verbunden sind, in denen die Bits 0 der Adresse des Blocks B1 eingespeichert sind. Zusätzlich dazu liegt an dem fünften Eingang der Torschaltung 21-1 eine binäre 0, die über die Steuerleitung 22 (TEST) zugeleitet wird. Somit liegen also die ersten fünf der sechs Eingänge dieser Torschaltung auf logisch 0. Das dem Block B1 zugeordnete Prüfmuster, das dem sechsten Eingang der NOR-Torschaltung 21-1 über Leitung 11 zugeführt wird, tritt am Ausgang dieser Torschaltung in invertierter Form auf, da alle anderen Eingänge der Torschaltung auf logisch 0 liegen und gelangt von dort auf die Auswahlleitung 13-1.

Es muß darauf hingewiesen werden, daß dieses Prüfmuster nur der Leitung 13-1 zugeleitet wird, da alle anderen NOR-Torschaltungen, wie 21-2, 21-N, die innerhalb der Decodierschaltung 12 liegen, gesperrt sind. Wie bereits erläutert, wird dem Eingang jeder der anderen NOR-Torschaltungen in der Decodierschaltung 12 eine andere im Schieberegister 20 eingespeicherte Kombination von Adreßbits zugeführt. Was die Adresse des Blocks B1 betrifft, besteht nur die eine, d.h. die der NOR-Torschaltung 21-1 zugeführte Kombination aus binären Nullen und gestattet die Übertragung des Prüfmusters, das an der Leitung 11 zugeführt wird. Die den anderen NOR-Torschaltungen zugeführten Kombinationen enthalten mindestens ein Bit 1, was bewirkt, daß die Ausgänge dieser NOR-Torschaltungen auf einer logischen 0 liegen, so daß die Übertragung des über die

FR 972 009

4Q9848/Ö27S

- 12 Leitung 11 zugeführten Prüfmusters gesperrt ist.

Das dem Block 1 zugeordnete, bestimmte Prüfmuster, das auf der Auswahlleitung 13-1 liegt, wird über den zweiten Eingang der NOR-Torschaltung 15-1 zugeleitet, deren erster Eingang auf einer logischen 0 liegt, weil über die Prüfleitung 19 (TEST) und über NOR-Torschaltung 14-1 eine binäre 1 zugeführt wird. Die NOR-Torschaltung 15-1 gestattet daher die Übertragung des auf der Leitung 13-1 liegenden Prüfmusters an den Eingang des Blocks B1. Man sieht, daß das dem Block B1 zugeordnete und über Leitung 11 zugeführte Prüfmuster zunächst durch die NOR-Torschaltung 21-1 und dann erneut durch die NOR-Torschaltung 15-1 invertiert wird und somit in seiner ursprünglichen und wahren Form am Eingang des Blocks B1 auftritt.

Das vom Block B1 in Abhängigkeit von dem zugeführten Prüfmuster abgegebene Ausgangsmuster wird über die Leitung 4-1 einem der Eingänge der NOR-Torschaltung 16 zugeleitet. Man sieht, daß das Ausgangsmuster dem Eingang des Blocks B2 nicht zugeführt wird, da der Ausgang der NOR-Torschaltung 14-2 durch eine über die Steuerleitung 19 (TEST) zugeführte logische 1 auf einer logischen 0 gehalten wird. Die anderen Eingänge der NOR-Torschaltung 16 liegen auf logisch 0, und zwar deswegen, weil alle Ausgänge der logischen Blocks, mit Ausnahme von B1, und auch die Steuerleitung 18 (TEST) auf dem Signal logisch 0 liegen. Somit wird also das vom Block 1 abgegebene Ausgangsmuster über die NOR-Torschaltung 16 dem ersten Eingang der NOR-Torschaltung 17 zugeführt. Da der zweite Eingang der NOR-Torschaltung 17 auf binär 0 liegt, wobei dieses Signal durch den logischen Block BN zugeführt wird, wird das von Block B1 abgegebene Ausgangsmuster über die NOR-Torschaltung 17 nach der Ausgangsleitung 6 übertragen. Es muß darauf hingewiesen werden, daß dieses Ausgängsmuster ein erstes Mal durch die NOR-Torschaltung 16 und ein zweites Mal durch die NOR-Torschaltung 17 invertiert wird und in seiner ursprünglichen oder wahren Form auf der Ausgangsleitung 6 auftritt. Das auf der Ausgangsleitung 6 liegende Ausgangsmuster kann dann an dem Ausgangsstift 7 abgenommen v/erden

FR 972 009

409848/027S

2413305

und zur überprüfung der Arbeitsweise des Blocks B1 benutzt werden.

Die übrigen funktionalen Blocks der logischen Schaltung werden einzeln und selektiv auf die gleiche Weise geprüft, wie dies eben im Zusammenhang mit Block B1 beschrieben wurde.

Unter normalen Betriebsbedingungen, d.h. wenn keine Prüfungen durchgeführt werden, liegt die Steuerleitung 19 (TEST) auf einer logischen O, so daß die NOR-Torschaltungen 14-1, 14-2, ..., 14-N leitend sind. Die Steuerleitung 22 (TEST) liegt auf einer logischen 1, so daß der Ausgang jeder der NOR-Torschaltungen 21-1, 21-2, ..., 21-N auf einer logischen 0 liegt. Diese logische 0 liegt aber über die Auswahlleitungen 13-1, 13-2, ..., 13-N an den NOR-Torschaltungen 15-1, 15-2, ..., 15-N und hält diese Torschaltungen entsperrt. Somit sind also die Torschaltungen G1, G2, ..., GN entsperrt und beeinflussen das normale Arbeiten der Blocks B1 bis BN nicht. Die Steuerleitung 18 (TEST) liegt auf einer binären 1, so daß der Ausgang der NOR-Torschaltung 16 auf einer logischen O liegt. Diese logische 0 liegt am ersten Eingang der NOR-Torschaltung 17, die somit entsperrt ist und die vom funktioneilen Block BN über die Ausgangsleitung 4-N übertragenen Ausgangssignale an die Ausgangsleitung 6 durchschalten kann. Somit gestattet die in Fig. 2 gezeigte Schaltungsanordnung die Verwendung einer einzigen Ausgangsklemme, die sowohl als PrüfSignalausgang, als auch als Ausgangsklemme für funktioneile Signale dient.

Es muß noch darauf hingewiesen werden, daß im Zusammenhang mit dem in Fig. 2 dargestellten Beispiel eine bestimmte Decodierschaltung beschrieben wurde, daß dabei jedoch jede andere Decodierschaltung ebenso verwendet werden kann. Es muß ferner darauf verwiesen werden, daß, obgleich die Decodierschaltung in Fig. 2 sowohl zur Auswahl des zu prüfenden Blocks, als auch zur übertragung der Prüfsignale an diesen Block benutzt wird, diese übertragung auch durch andere geeignete Schaltmittel durchgeführt werden könnte. Ferner sei bemerkt, daß die Torschaltungen G1, G2, ..., GN und 5, die im vorliegenden Fall aus NOR-Torschaltungen bestehen, selbstverstand-

FR 972 009

409848/0275

lieh auch durch andere geeignete logische Schaltkreise ersetzt werden könnten.

FR 972 009

4098Λ8/0275

Claims (7)

PATENTANSPRÜCHE

1. Verfahren zum Prüfen eines logischen Halbleiter-Schaltungsplättchens,, gekennzeichnet durch folgende Verfahrensschritte :

Unterteilen des logischen Halbleiterplättchens in eine Anzahl funktionaler, logischer Blocks mit einem hohen Grad an Prüfbarkeit,

Hinzufügen einer integrierten Decodierschaltung in dem logischen Halbleiterplättchen,

Anlegen der Adresse eines vorgegebenen zu prüfenden logischen Blocks an die Decodierschaltung,

Zuführen eines für den zu prüfenden logischen Block bestimmten Prüfmusters an dem logischen Halbleiterplättchen,

Zuführen dieses Prüfmusters am Eingang des genannten logischen Blocks, und

übertragen des am Ausgang des geprüften logischen Blocks in Abhängigkeit von dem Eingangsprüfmuster auftretenden Ausgangsmusters an die einzige Ausgangsklemme.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die einzelnen logischen Blocks elektrisch voneinander isoliert werden.

3. Durch ein Verfahren gemäß Anspruch 1 und 2 prüfbare, logische, integrierte Halbleiterschaltung hoher Prüfbarkeit, mit einer Anzahl funktionaler, logischer Blocks, die einen hohen Grad an Prüfbarkeit aufweisen und einer Eingangsklemme zur Auswahl der einzelnen logischen Blocks, dadurch gekennzeichnet,

daß eine logische Decodierschaltung (12) vorgesehen ist, die in Abhängigkeit von einer über den Eingangsstift (8) für die

FR 972 009

409848/0275

Auswahl eines logischen Blocks (BO ... BN) zugeführte Adresse eines gegebenen Blocks diesen auswählt,

daß ferner ein Eingangsstift (9) für ein Prüfmuster vorgesehen ist, und

daß logische Schaltkreise (21-1 ... 21-N; G1 ... GN) vorgesehen sind, mit deren Hilfe das eingangsseitig zugeführte Prüfmuster dem ausgewählten logischen Block zuführbar ist, und

daß ferner ein einziger Ausgangsstift (7) und Torschaltmittel (5) vorgesehen sind, über die das in Abhängigkeit von dem eingangsseitig zugeführten Prüfmuster an dem ausgewählten logischen Block auftretenden Ausgangsmuster nach dem einzigen Ausgangsstift übertragbar ist.

4. Logische Schaltung nach Anspruch 3, dadurch gekennzeichnet, daß erste Torschaltungen (G1, G2, ..., GN) vorgesehen sind, die die einzelnen logischen Blocks voneinander isolieren und dem Zuführen der Prüfmuster an den ausgewählten logischen Block (BO, B1, B2, ..., BN) dienen.

5. Logische Schaltung nach Anspruch 4, dadurch gekennzeichnet, daß eine zweite Torschaltungsgruppe (G5) vorgesehen ist, die die Ausgänge der logischen Blocks (BO, B1, B2, ..., BN) mit der einzigen Ausgangsklemme (7) verbindet.

6. Logische Schaltung nach Anspruch 3 bis 5, dadurch gekennzeichnet,

daß eine Anzahl funktionaler, logischer Blocks (BO, B1, Β2, ..., BN) mit einem hohen Grad von Prüfbarkeit, eine erste Gruppe von Torschaltungen (G1, G2, ..., GN) zur Verbindung der logischen Blocks miteinander und ein Schieberegister (20) zur Einspeicherung der Adresse eines zu prüfenden logischen Blocks vorgesehen ist,

daß eine zweite Gruppe von Torschaltungen (21-1, 21-2, ..., 21-N) vorgesehen ist, deren Eingänge mit dem Ausgang jeder

FR 972 OO9

409848/0275

Stufe (A, B, C, D, E) des Schieberegisters verbunden ist, so daß an jeder dieser Torschaltungen (21-1 ... 21-N) eingangsseitig eine andere Kombination von Bits einer Adresse zum Decodieren dieser Adresse zuführbar ist, und

daß die Ausgänge jeder Torschaltung der zweiten Gruppe von Torschaltungen mit einer der Torschaltungen der ersten Gruppe von Torschaltungen verbunden ist,

daß eine einzige, zum Zuführen eines Prüfmusters dienende Eingangsklemme (9) mit jeder der Torschaltungen der zwei- . ten Gruppe von Torschaltungen verbunden ist,

daß durch Decodierung der Adresse ein Prüfmuster, das an der Prüfeingangsklemme (11) anliegt, an den Ausgang einer ausgewählten Torschaltung der zweiten Gruppe übertragbar ist, und

daß eine PrüfSteuerleitung (19 TEST) mit den Torschaltungen der ersten Gruppe von Torschaltungen verbunden ist zur elektrischen.Isolierung der einzelnen Blocks gegeneinander und zum Zuführen eines Prüfmusters an den Eingang des zu prüfenden logischen Blocks über die ausgewählte Torschaltung aus der zweiten Gruppe von Torschaltungen (21-1 ... 21-N), die mit der ausgewählten Torschaltung der ersten Gruppe verbunden ist.

7. Logische Schaltung nach Anspruch 6, dadurch gekennzeichnet, daß eine weitere Torschaltung (5, 16, 17) vorgesehen ist, deren Eingänge mit den Ausgängen der logischen Blocks verbunden sind und deren Ausgang an dem einzigen Ausgangsstift (7) angeschlossen ist.

FR 972 009

409848/0275