DE2341951C2 - Einrichtung zum Prüfen logischer Schaltungen - Google Patents
Einrichtung zum Prüfen logischer SchaltungenInfo
- Publication number
- DE2341951C2 DE2341951C2 DE2341951A DE2341951A DE2341951C2 DE 2341951 C2 DE2341951 C2 DE 2341951C2 DE 2341951 A DE2341951 A DE 2341951A DE 2341951 A DE2341951 A DE 2341951A DE 2341951 C2 DE2341951 C2 DE 2341951C2
- Authority
- DE
- Germany
- Prior art keywords
- circuit board
- lines
- output
- semiconductor
- test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
- G01R31/31915—In-circuit Testers
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318505—Test of Modular systems, e.g. Wafers, MCM's
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
Die Erfindung betrifft eine Einrichtung für die selektive Prüfung von auf einer Schaltungskarte mit
ihren Anschlußstiften fest angeschlossenen, jeweils mit einer großen Anzahl von integrierten logischen
Schaltungen in MOSFET-Technik versehenen HaIbleiterschaltungsplät'chen,
die jeweils zwischen den logischen Ausgangsschaltungen und den Eingängen des nächsten logischen Schaltungsplättchen hintereinandergeschaltet
ein NOR-Glied und eine Inverterstufe aufweisen, durch elektrische Isolation des jeweils zu
prüfenden Halbleiterschaltungsplättchens von den übrigen, auf der Schaltungskarte befestigten Halbleiterschaltungsplättchen
und Anlegen der Prüfsignale an die Eingänge des zu prüfenden Halbleiterschaltungsplättchens
und Abnahme der an den Ausgängen dieses Halbleiterschaltungsplättchens auftretenden Signale an
den Anschlußstiften und Vergleich dieser Ausgangssignale mit vorgegebenen, zu erwartenden Ausgangssignalen
in einer Prüfeinrichtung für logische Schaltungen.
Zum Stand der Technik ist beispielsweise aus der DE-AS 20 03 060 ein Verfahren zum Prüfen einer
integrierten Großschaltung bekannt, bei der zwischen den einzelnen Schaltkreisen jeweils ein zusätzlicher
Schalttransistor vorgesehen ist, der durch eine gesonderte Steuerleitung von außen ansteuerbar ist. Diese
bekannte Anordnung ist für hochintegrierte Halbleiterschaltungsplättchen
mit bis zu 600 oder mehr logischen Schaltkreisen schon deswegen nicht geeignet, weil allein
der Raum für diese zusätzlichen Schalttransistoren fehlt und die Anzahl der Anschlußstifte, die beispielsweise 48
beträgt, viel zu klein ist. Auch die Verwendung von mechanischen Schaltern gemäß US-PS 29 61 607 führt
ι» nicht zum Ziel.
Mit dem Aufkommen der Metalloxid-Silicium-Feldeffekttransistor-Technik
war es möglich, eine große Anzahl von logischen Schaltkreisen auf einem einzigen
Halbleiterschaltungsplättchen unterzubringen. Nimmt man beispielsweise an, daß ein solches Halbleiterscha!-
tungsplättchen 48 Anschlußstifte aufweist, von denen fünf zur Stromzufuhr benutzt werden, dann ist es
heutzutage nichts Ungewöhnliches, wenn auf einem einzigen MOSFET-Halbleiterschaltungsplättchen bis zu
2i) 600 logische Schaltkreise untergebracht sind. Diese
logischen Schaltkreise sind außerordentlich schwierig zu prüfei., und zwar deswegen, weil die einzelnen
logischen Schaltkreise miteinander verbunden sind, so daß es unmöglich ist, jeden logischen Schaltkreis
?"> unabhängig Lr sich zu prüfen.
Das Prüfen dieser Art von Halbleiterschaltungsplättchen
(im folgenden Plättchen genannt) umfaßt daher das Anlegen von Prüfimpulsmustern an die Eingangsstifte
des Plättchens, während man gleichzeitig die Signalmu-
w ster beobachte?, die an den Ausgangsstiften des Plättchens auftreten. Auf diese Weise wird selbstverständlich
nur das gesamte Plättchen geprüft und nicht etwa bestimmte einzelne Elemente auf dem Plättchen.
Bei einer solchen Prüfung kann es erforderlich sein, bis
i> zu 3000 verschiedener Impulsmuster an die Eingangsstifte
des Plättchens anzulegen, worauf dann die entsprechenden Ausgangsimpulsmuster überwacht
werden müssen. Es ist nicht nur sehr schwierig, solche Programme für diese Prüfmuster /m erstellen, sondern
41) es ist auch die Anzahl der für eine genaue Prüfung
erforderlicher. Prüfimp"ls'nuster außerordentlich hoch.
Wenn man beispielsweise 3000 Prüfimpulsmuster an ein Plättchen anlegt, beträgt die Prüfbarkeit dieses Plättchens
95%. Eine derartige Prüfung ist beispielsweise aus
« der US-PS 36 14 608 bekannt.
Eine zweite Art der Prüfung besteht darin, daß man eine vollständige Schaltungskarte prüft, auf der eine
Anzahl von beispielsweise 20 Plättchen befestigt ist, die Plättchen untereinander zur Bildung einer logischen
W Schaltung verbunden sind. Offensichtlich kann natürlich
die Eingabe eines Prüfimpulsmusters an den Eingangsklemmen einer Schaltungskarte mit Überwachung der
Ausgangssignale nicht eine Isolierung der einzelnen Plättchen ergeben für den Fall, daß ein Fehler in der
μ Arbeitsweise der ganzen Schaltungskarte festgestellt
wurde. Es wird natürlich Fälle geben, bei denen man dasjenige Plättchen, das fehlerhafte Bauelemente
enthält, durch typische Prüfverfahren für Schaltungskarten leicht feststellen kann, doch sind solche Fälle
μ ziemlich selten. Wenn man also normalerweise eine
defekte Schaltungskarte prüft, dann muß man die einzelnen Plättchen elektrisch voneinander dadurch
isolieren, daß man die Anschlußstellen von Plättchen zu Plättchen unterbricht und dann die Prüfimpulsmuster an
tir>
jedes der Plättchen anlegt. Auf diese Weise läßt sich ein defektes Plättchen feststellen.
Da aber die Unterbrechung der Verbindungsleitungen zwischen den einzelnen Plättchen zur Zerstörung
der Schaltungskarte führen kann und außerdem ziemlich zeitaufwendig ist, ist es erwünscht, ein
Prüfverfahren für die einzelnen Plättchen zu finden, bei dem eine mechanische Trennung zwischen den einzelnen
Plättchen nicht mehr erforderlich ist.
Die der Erfindung zugrunde liegende Aufgabe besteht also darin, eine Einrichtung der eingangs
genannten Art in der Weise auszugestalten, daß damit alle auf einer Schaltungskarte fest eingebauten Halbleiter-
Schaltungsplättchen, jedes für sich, d. h., wie es bei
neuen, noch nicht eingebauten Plättchen üblich ist, geprüft werden können, ohne daß dabei störende
Einflüsse von anderen auf der Schaltungskarte angeschlossenen Plättchen auftreten können. Dies wird
erfindungsgemäß dadurch erreicht, daß an jedem NOR-Glied eine zusätzliche, nach außen herausgeführte
Leitung vorgesehen ist, die selektiv über Schalter durch Anschaltung an eine Potentialquellc in der Weise
ansteuerbar ist, daß mit Ausnahme des zu prüfenden Halblaiter-Schaltungspläuchens die Eingangsleitungen
alle auf einem dem einen logischen Wert f-atspiechenden
Potential liegen, während die Eingangsleitung des zu prüfenden Halbleiter-Schaltungsplättchens auf dem
anderen logischen Potential gehalten ist, und daß die Prüfeinrichtung an die Eingangs- und Ausgangsleitungen
der miteinander verbundenen Halbleiter-Schaltungsplättchen
über gesonderte Anschlußleitungen anschaltbar ist.
Die am Ausgang des zu prüfenden Plättchens angeschlossenen NOR-Schaltungen erhalten kein externes
Eingangssignal, während alle übrigen Plättchen durch Anlegen einer 1 an der Steuerleitung ihrer
zugeordneten NOR-Schaltungen ausgangsseitig auf eine logische 1 gesteuert werden. Das bewirkt aber am
Ausgang der NOR-Schaltungen eine logische Null, die durch die ausgangsseitige Inverterstufe des Plättchens
invertiert wird und das Auftreten eines I-Impulses auf den Ausgangsleitungen aller Plättchen zur Folge hat, die
gerade nicht geprüft werden. Die Prüfeinrichtung legt
dann Prüfmuster an die Eingangsleitungen des zu prüfenden Plättchens in der Weise an, daß selektiv
diejenigen Leitungen, die eine logische Null erfordern, geerdet werden. Gleichzeitig werden die Ausgangsleilungen
des Plättchens überwacht, um festzustellen, ob die Schalungen auf dem Plättchen richtig arbeiten. Auf
diese Weise kann jedes der Plättchen selektiv elektronisch isoliert und durch Anlegen all der
Prüfmuster geprüft werden, die man ursprünglich vor der Befestigung und Zusammenschaltung der einzelnen
Plättchen auf der Schaltungskarte benutzt hat. Damit kann jedjs Plättchen genauso wie im neuen Zustand
geprüft werden, ohne daß eine physische Trennung von den übrigen Plättchen auf der Schaltungskarte erforderlich
ist. Das defekte Plättchen kann damit leicht aufgefunden werden.
Die Erfindung wird nunmehr anhand von Ausführungsbeispielen näher beschrieben. Dabei zeigt
Fig. I eine Anordnung einer Schaltungskarte mit miteinander verbundenen Plättchen und Außenanschlüssen
an eine Magnetkarteneinheit zum Lesen und Beschreiben von Magnetkarten, mit einer Tastatur mit
Drucker und mit einer Anzeigevorrichtung,
Fig. 2 eine Anordnung logischer Schaltkreise auf einem Plättchen mit angeschlossener Prüfeinrichtung
zum Anlegen möglicher Prüfimpulsmuster an den Eingangsstiften des PIiT1 ichens.
Fig. 3 eine NOR-Schaltung, in MOSFET-Technik
ausgeführt, zur Darstellung der Arbeitsweise der
NOR-Schaltungen, die an jeder der Ausgangsleitungen jedes Piättchens auf einer Schaltungskarte angescSilossen
sind und
Fig.4 eine besondere Ausführungsform der Erfindung, bei der die NOR-Schaltungen und Inverterstufen
in solcher Weise angeschlossen sind und gesteuet t werden, daß die einzelnen, auf einer Schaltungskarte
befestigten und miteinander verbundenen Plättchen wie neu geprüft werden können, ohne daß sie physisch
voneinander getrennt und isoliert werden müssen.
In Fig. 1 ist eine Schaltungskarte 1 gezeigt, auf der
elektrisch miteinander verbundene Plättchen 2 bis 16 dargestellt sind. Während tatsächlich eine größere
Anzahl von Leitungen zwischen den einzelnen Plättchen existieren, wird hier nur jeweils eine Leitung
gezeigt. Dem Fachmann ist es ohne v/eiteres klar, daß
eine große Anzahl von Verbindungsleitungen und Rückkopplungsleitungen zwischen den verschiedenen
Plättchen auf der Schaltungsk-;rte bestehen. Die
optimale Anordnung der Plättchen auf einer Schaltnngskarte
ist eine der schwierigsten Ingenieuraufgaben in der Halbleiisrtechnik, da beispielsweise jedes
Plättchen der augenblicklich verwendeten Technik 48 Anschlußstifte aufweist. Man sieht also, daß bei einer
Anordnung von so vielen Anschlußstiften eine große Anzahl von Ausgangsleitungen von einem einzigen
Plättchen nach anderen Plättchen führen kann. Es sollte ferner klar sein, daß, wahrend fünf Stifte von 48 Stiften
für die Stromzufuhr zu dem Plättchen benutzt werden, die Anzahl der Anschlußstifte eines Plättchens nicht
gleichmäßig zwischen Eingang und Ausgang aufgeteilt sein muß.
Weiterhin ist ein Drucker 23 dargestellt, der mit Leitungen 20 und 19 als Eingangs- und Ausgangsleitung
für die Schaltungskp.rte an dieser angeschlossen ist. Die Leitung 20 ist mit der internen Leitung 17 verbunden,
während die Leitung 19 mit der internen Leitung 18 verbunden ist. Die Leitungen 17 und 18 sind an dem
Plättchen Nr. 12 angeschlossen. Für Zwecke der Beschreibung ist außerdem eine Magnetkarteneinheit
24 gezeigt, mit deren Hilfe Magnetkarten gelesen und beschrieben werden können und die über Leitung 21 mit
der internen Eingangsleitung des Piättchens 14 verbunden ist. Ferner ist eine Anzeifeevorriciitung 25
vorgesehen, die über Leitung 22 mit der internen Eingangsleitung des Piättchens 16 verbunden ist.
Obgleich hier wiederum nur zwei Eingabe/Ausgabeleitungen für den Drucker, eine einzige Eingangs/Ausgangsleitung
für die Magnetkarteneinheit 24 und für die Anzeigevorrichtung 22 gezeigt sind, wird für Verwendung
dieser Vorrichtungen steht eine große Anzahl von Eingangs- und Ausgangsleitungen vorhanden sein.
F i g. 2 zeigt die Anordnung der logischen Schaltkreise auf einem Plättchen in einer T.üansicht. Das
Plättchen 12 möge 43 benutzbare An&chlußstifte haben.
Die nach den Eingangsstiften führenden Eingangsleitungen seien die Leitungen 26 bis η und die Ausgangsleitungen
seien 27 bL n. Jede der Eingangsleitungen sei mit einer Prüfeinrichtung 48 verbunden. Wie gezeigt, wird
ein logisches Impulsmuster aus 0 und ( an den Eingangsleitungen angelegt und, obgleich nicht gezeigt,
werden die Ausgangsleitungen ebenfalls durch die Prüfeinrichtung überwacht, um sicherzustellen, daß die
gewünschten logischen Ausgangssignale tatsächlich ausgangsseitig an dem Plättchen auftreten.
In F i g. 2 kann man ferner sehen, daß die Schaltkreise
28 bis 42, wie dies auch bei der Schaltungskarte der Fall war, logisch miteinander verbunden sind. Obgleich oft
nur einzelne Leitungen dargestellt sind, werden,
abhängig von der ausgeführten oder dargestellten logischen Funktion, die logischen Schaltkreise durch
mehr als eine Leitung miteinander verbunden scm. Mit
logischen Schaltkreisen sind hier beispielsweise die Schaltungen UND, ODI-K. NOK, NAND und dergleichen
gemeint. Diese logischen Schaltkreise sind zur ['Erfüllung der erforderlichen logischen l'unktion des
Plänchcns miteinander verbunden, und jede Plättchen
wird vor seiner Befestigung auf der Schaltungskarte in der in F-" i g. 2 gezeigten Weise geprüft. Ms wiirc natürlich
sehr erwünscht, jeden der einzelnen logischen Schaltkreise für sich zu prüfen, um seine ordnungsgemäße
Arbeitsweise festzustellen, doch ist es wegen der außerordentlich geringen Abmessungen dieser logischen
Schaltkreise, wenn sie in einer Technik wie der für Meta Iloxid-Siliciiim-F-cldcffckt transistoren ausgeführt
sind, und ihrer bei der Herstellung bereits gebildeten Schaltverbindungcn praktisch unmöglich, sie einzeln
durchzuprüfen. Man wird daher an die Füngangsstifte
eines Plättchens eine Anzahl von Prüfimpulsmuslern und Prüfsignalmiistcrn anlegen und die für jedes
F-ingangsprüfmustcr auftretenden Ausgangssignalo überwachen. Auf diese Weise läßt sich eine Prüfbarkeit
eines F'lättehens bis zu 95% erreichen. Ts wurde
festgestellt, daß eine Prüfbarkeit von 95%. obgleich sie nicht vollständig zufriedenstellend ist. für die meisten
Anwendungsfälle annehmbar ist. Das trifft insbesondere im Hinblick auf die Tatsache zu. daß es mehr Zeit und
Aufwand erfordert, zusätzliche Prüfmuster aufzustellen,
um die Prüfbarkeit eines Plättchens auf 98 oder 99% zu bringen, und es ist allgemein anerkannt, daß es
unmöglich oder mindestens unpraktisch ist. eine 100%ige Zuverlässigkeit bei der Prüfung von Plättchen
erreichen zu wollen.
Zum besseren Verständnis der in der vorliegenden Erfindung verwendeten NOR-Schaliung sei auf Tig. 3
verwiesen, in der eine solche NOR-Schaltung dargestellt ist. die in Metalloxid-Siliei-jm-Feldeffckttransistortcchnik
ausgeführt ist. Der Fedlcffckttransistor 43 arbeitet als Lastwiderstand, während die übrigen drei
Feldeffekttransistoren 45,46 und 47 die F'ingangstransistören
der NOR-Schaltung darstellen. Jeder der Transistoren 45, 46 und 47 kann die Leitung 44 auf
Erdpotential oder das logische Signal Null bringen, wenn der Transistor durch Anlegen des logischen
Signals I oder eines positiven Signals am F.ingang A. B oder C eingeschaltet wird. Der Feldeffekttransistor 43
(die Last) bewirkt, daß auf der Ausgangslcitung 44 dann eine logische ! aufiritt, wenn an ke ncm der F.ingänge A.
B oder Cdcr Transistoren 45,46 oder 47 eine logische I
liegt.
In Fig.4 ist eine Schaltungskarte 1 gezeigt, die an
einer Prüfeinrichtung 48 angeschlossen ist. Die Schaltungskarte t weist die Plättchen 50,67 und 68 auf. die auf
der Schaltungskarte angebracht und untereinander elektrisch leitend verbunden sind. Der Einfachheit
halber sind nur drei Plättchen auf der Schaltungskarte 1 dargestellt. Selbstverständlich können wesentlich mehr
Plättchen auf der Schaltungskarte angebracht sein. Es ist nicht ungewöhnlich, daß ein logisches Plättchen bis
zu 600 logische Schaltkreise enthält und daß auf einer Schaltungskarte bis zu 20 Plättchen angebracht sind.
Der Eingang nach der Schaltungskarte 1 erfolgt über die Leitungen 49 bis π und der Ausgang erfoigi über die
Leitungen 74 bis n.
Wenn das Plättchen 67 geprüft werden soll, nimmt es Eingangssignale von dem Plättchen 50 auf. könnte aber
an sich auch Füngangssignalc son vielen anderen
Plättchen auf der Schaltungskarte aufnehmen. |cdc der Aiisgiingslcilun<:en 54 und 54;/ des l'liitlchens 50 ist
eingangsseitig an NOR-Schaltungen 52 bzw. 53 angeschlossen, die ihre Ausgangssignale über Leitungen
56 b/w. 56;» an die Invrterstufcn 57 b/w. 58 abgeben.
Das Alisgangssignal der Invcrstufe 57 wird über Leitung 61 dem Eingang des Plättchens 67 zugeführt, und die
Leitung 61 ist außerdem über Leitung 62 mit der Prüfeinrichtung 48 verbunden. Das Ausgangssignal der
Invcrtei stufe 58 wird über die Leitung 59 dem Eingang
des Plättchens 67 zugeführt und ist außerdem über die Leitung 60 mit der Prüfeinrichtung 48 verbunden. Zur
Darstelley der gegenseitigen elektrischen Verbindung
der einzelnen Plättchen ist ein Anschluß für das Plättchen 68 von der Li-itiing 59 über die Leitung 63 und
durch gestrichelte Linien 71, 72 und 73 dargestellt. Da an jedem der Plättchen identische NOR-Schaltungen und
Invertprstufcn angeschlossen sind, sollen die ausgangsseitig
vorgesehenen NOR-Schaltungen und Invcrterstufen dei Plättchen 67 und 68. die als Blocks 69 und 70
dargestellt sind, nicht näher bcschner *n werden. Ihre
Arbeitsweise ist absolut identisch mit der Arbeitsweise des Blocks 51, der mit dem Plättchen 50 verbunden ist
und anschließend beschrieben wird.
Wie bereits angedeutet, gibt es beim Prüfen des i'lättchms 6/ kein Eingangssignal auf der Leitung 75. die
eine Steucrleitung für die NOR-Schaltung im Block 69 des Plättchens 67 bildet, so daß das Ausgangssignal des
Plättchens 67 durch die NOR-Sch.i'tungen nicht beeinflußt ist. Das heißt, der Schalter 65. der mit einer
Klemme an einem positiven Potential von + 8 Volt liegt,
ist geöffnet. Die Schalter 64 und 66 sind jedoch geschlossen, so daß ein positives logisches Potential
über die Leitungen 76 und 77 an den NOR-Schaltungen in dem Block 70 des Plältehens 68 und Block 51 des
Plättchens 50 liegt. Wenn weitere Plättchen vorhanden wären, würden alle Leitungen, die den zweiten Eingang
der NOR-Schallungcn im Ausgangsblock aller nicht
geprüften Plättchen bilden, ebenso ein Eingangssignal mit einem positiven logischen Potential erhalten.
Betrachtet man den die logische Schaltung 50 zugeordneten Block 51. so sieht man. daß in
Übereinstimmung mit der Beschreibung der MOSFET-NOR-Schaltung
in Fig. 3 das Anlegen eines positiven logischen Potentials bewirkt, daß die Ausgangsleitung
F'rdpotential oder das logische Potential Null annimmt,
unabhängig vom Ausgangssignal des zugehörigen Plättchens. Das heißt aber, daß es unbeachtlich ist. ob
ein Signal 0 oder 1 auf einer der Leitungen 54 od~r 54a
liegt. Die einzige für die Prüfung wichtige Steuerung liegt in dem Anlegen der logischen Potentiale an den
Leitungen 75, 76 und 77. Wenn die Ausgangssignale der NOR-Schaltungen 52 und 53 den Wert Null annehmen,
dann liegt eine logische null über die Leitungen 56 und
56a am Eingang der Inverterstufen 57 bzw. 58. Damit liegen aber positive logische Potentiale an allen mit
diesen Leitungen verbundenen Plättchen. Man sieht also, daß alle Ausgangsklemmen aller nichtgeprüfter
Planchen durch Anlegen positiver logischer Potentiale an die NOR-Schaltungen an ihren Ausgängen ein Signal
für eine logische 1 annehmen. Das einzige Plättchen, das
nicht zwangsweise eine logische 1 auf den Ausgangsleitungen aufweist, ist das Plättchen 67, das geprüft werden
soll. Siait dessen werden die Ausgangssignaic der
NOR-Schaltungen und Inverterstufen. die mit dem Plättchen 67 verbunden sind, ausschließlich durch das
Arbeiten des Plättchens selbst gesteuert, da die
zugehörigen NOR-Schaltiingen kein steuerndes Potential
von außen aufnehmen.
Das Plättchen wird dann in der üblichen Weise geprüft. Das heißt, an den Eingangsklemmen des
Plättchens 67 werden gemäß dem anzulegenden
Prüfmuster ein Muster von logischen Nullen und Einsen i)n2elegt. Die Prüfeinrichtung bestimmt also, ob über die
l.ei'ung 62 bzw. über die Leitung 60 eine logische 0 oder eine logische I am 1 ingang des Plättchens 67 angelegt
werden soll. Aul diese Weise können !"1Ie ursprünglichen
Prüfmuster an das Plättchen 67 angelegt werden, die seinerzeit beim Zusammenbau der Schaltung angelegt
worden waren, und das Plättchen kann wie im Neuzustand geprüft werden, indem man mit der
Prüfeinrichtung die auf den am Ausgang des Blocks 69 angeschlossenen Ausgangsleitungen 71 und 72 auftretenden
Signale überwacht. Diese Überwachung ist gL-naii die gleiche wie bei der ursprünglichen Prüfung
der Plättchen vor dem Zusammenbau, so daß sich hier eine Prüfung wie beim Neuzustand erreichen läßt. |edes
der übrigen Plättehen kann ebenso selektiv durch Betätigung der Schalter 64,65 oder 66 elektrisch isoliert
werden, so daß alle Plättehen, die gerade nicht geprüft
werden, kein Eingangssignal erhalten, während alle auf der .Schaltungsplatte verbleibenden Plättchen durch
Anlegen eines positiven logischen Potentials an ihren NOR-Schultungen gezwungen werden, ausgangsseitig
an ihren Blocks positive logische Potentiale anzugeben.
Auf diese Weise ist aber eine Prüfung der einzelnen ■"•if einer .Schaltungskarte befestigten Plättchen wie im
Neuzustand möglich. |cdes der einzelnen auf der .Schaltungskarte befestigten Plättchen hat an jeder
seiner Ausgangsleitungen eine NÜR-Schaltung und eine
Invertcrstufe. Die Ausgangsleitungen der einzelnen Plättchen sind mit einer Prüfeinrichtung für Plättchen
verbunden, die in üblicher Weise die Ausgangssignalc überwacht, um festzustellen, ob das cinganirsseitige
Prüfsignalmuster die gewünschte Arbeitsweise des Plättchens anzeigt. Die mil dem Ausgang des zu
prüfenden Plätichens verbundenen NOR-Schallungeii
nehmen kein externes [Eingangssignal auf. während alle
übrigen Plättchen durch Anlegen eines positiven logischen Potentials an ihren / !geordneten NORSchaltungen
zwangszwc'se ausgangsseitig tuf eine logische
Eins gesteuert weiden. Das bewirkt aber ausgangsseitig an den NOR-Schalluneen den Irdischen Ausgang Null,
der invertiert wird, so daß an allen gerade nicht zu prüfenden Plättchen auf den Ausgar.gsleitungen eine
logische Eins auftritt. Die Prüfeinric llung für Plättchen führt dann den Eingangsieitungen des zu prüfenden
Plättchens ein Prüfimpulsmuster zu. in dem selektiv diejenigen Eingangsleitungen geerdet werden, bei
denen das logische Signal Null angelegt werden soll. Es überwacht außerdem gleichzeitig die Ausgangsleitungen
des Plättchens und stellt fest, ob das Plättchen richtig arbeitet. Auf diese W^ise kann jedes der
Plättchen selektiv elektronisch isoliert und durch Anlegen aller Prüfmuster geprüft werden, die ursprünglich
vor der Befestigung und Zusammenschaltung der Plättchen auf der Schaltungskarte verwendet wurden.
Es kann somit jedes Plättchen wie im Neuzustand geprüft werden, ohne daß es auf der Schaltu' gskarle
physisch von den übrigen Plättchen getrennt werden muß und ein defektes Plättchen läßt sich so leicht
feststellen.
Claims (1)
- Patentanspruch:Einrichtung für die selektive Prüfung von auf einer Schaltungskarte mit ihren Anschlußstiften fest angeschlossenen, jeweils mit einer großen Anzahl von integrierten logischen Schaltungen in MOSFET-Technik versehenen Halbleiterschaltungsplättchen, die jeweils zwischen den logischen Ausgangsschaltungen und den Eingängen des nächsten Halbleiterschaltungsplättchens hintereinandergeschaltet ein NOR-Glied und eine Inverterstufe aufweisen, durch elektrische Isolation des jeweils zu prüfenden Halbleiterschaltungsplättchens von den übrigen, auf der Schaltungskarte befestigten Halbleiterschallungsplättchen und Anlegen der Prüfsignale an die Eingänge des zu prüfenden Halbleiterschaltungsplättchens und Abnahme der an den Ausgängen dieses Halbleiterschaltungsplättchens auftretenden Signale an den Anschlußstiften und Vergleich dieser Ausgangssignale mit vorgegebenen, zu erwartenden Ausgangssignalen in einer Prüfeinrichtung für logische Schaltungen, dadurch gekennzeichnet,daß auf jedem Halbleiterschaltungsplättchen (50,51; 67; 69; 68-70) an jedem NOR-Glied (52, 53) eine zusätzliche, nach außen herausgeführte Leitung (75, 76, 77) vorgesehen ist. die selektiv über Schalter (64, 65,66) durch Anschaltung an eine Potentialquelle in der Weise ansteuerbar sind,daß mit Air.nahme des zu prüfenden Halbleiterschaltungsplättchens die Einringsleitungen (76, 77) alle auf einem dem einen logischen Wert entsprechenden Poten.ial liegen, während die Eingangsleitung (75) des zu prüfenden Halbleiterschaltungsplättchens (67—69) auf dem anderen logischen Potential gehalten ist, unddaß die Prüfeinrichtung (48) an die Eingangs- und Ausgangsleitungen der miteinander verbundenen Halbleiterschaltungsplättchen über gesonderte Anschlußleitungen (60,62; 71,72) anschaltbar ist.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US29327072A | 1972-09-28 | 1972-09-28 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2341951A1 DE2341951A1 (de) | 1974-04-11 |
DE2341951C2 true DE2341951C2 (de) | 1982-01-07 |
Family
ID=23128409
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2341951A Expired DE2341951C2 (de) | 1972-09-28 | 1973-08-20 | Einrichtung zum Prüfen logischer Schaltungen |
Country Status (9)
Country | Link |
---|---|
US (1) | US3789205A (de) |
JP (1) | JPS5245620B2 (de) |
BR (1) | BR7307535D0 (de) |
CA (1) | CA986183A (de) |
DE (1) | DE2341951C2 (de) |
GB (1) | GB1416787A (de) |
IT (1) | IT1007532B (de) |
NL (1) | NL171201C (de) |
SE (1) | SE384283B (de) |
Families Citing this family (38)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2330014A1 (fr) * | 1973-05-11 | 1977-05-27 | Ibm France | Procede de test de bloc de circuits logiques integres et blocs en faisant application |
US3904861A (en) * | 1974-03-13 | 1975-09-09 | Digital Equipment Corp | Printed circuit board testing unit |
US3958110A (en) * | 1974-12-18 | 1976-05-18 | Ibm Corporation | Logic array with testing circuitry |
US3961252A (en) * | 1974-12-20 | 1976-06-01 | International Business Machines Corporation | Testing embedded arrays |
US3961251A (en) * | 1974-12-20 | 1976-06-01 | International Business Machines Corporation | Testing embedded arrays |
US3961254A (en) * | 1974-12-20 | 1976-06-01 | International Business Machines Corporation | Testing embedded arrays |
IN146507B (de) * | 1975-09-29 | 1979-06-23 | Ericsson Telefon Ab L M | |
US4066880A (en) * | 1976-03-30 | 1978-01-03 | Engineered Systems, Inc. | System for pretesting electronic memory locations and automatically identifying faulty memory sections |
US4140967A (en) * | 1977-06-24 | 1979-02-20 | International Business Machines Corporation | Merged array PLA device, circuit, fabrication method and testing technique |
JPS54121036A (en) * | 1978-03-13 | 1979-09-19 | Cho Lsi Gijutsu Kenkyu Kumiai | Method of testing function of logic circuit |
FR2432175A1 (fr) * | 1978-07-27 | 1980-02-22 | Cii Honeywell Bull | Procede pour tester un systeme logique et systeme logique pour la mise en oeuvre de ce procede |
US4220917A (en) * | 1978-07-31 | 1980-09-02 | International Business Machines Corporation | Test circuitry for module interconnection network |
US4241307A (en) * | 1978-08-18 | 1980-12-23 | International Business Machines Corporation | Module interconnection testing scheme |
US4236246A (en) * | 1978-11-03 | 1980-11-25 | Genrad, Inc. | Method of and apparatus for testing electronic circuit assemblies and the like |
US4244048A (en) * | 1978-12-29 | 1981-01-06 | International Business Machines Corporation | Chip and wafer configuration and testing method for large-scale-integrated circuits |
DE2944149C2 (de) * | 1979-11-02 | 1985-02-21 | Philips Patentverwaltung Gmbh, 2000 Hamburg | Integrierte Schaltungsanordnung in MOS-Technik |
DE3029883A1 (de) * | 1980-08-07 | 1982-03-11 | Ibm Deutschland Gmbh, 7000 Stuttgart | Schieberegister fuer pruef- und test-zwecke |
US4479088A (en) * | 1981-01-16 | 1984-10-23 | Burroughs Corporation | Wafer including test lead connected to ground for testing networks thereon |
FR2501867A1 (fr) * | 1981-03-11 | 1982-09-17 | Commissariat Energie Atomique | Systeme de test de la defaillance ou du bon fonctionnement d'un circuit a composants logiques |
US4404635A (en) * | 1981-03-27 | 1983-09-13 | International Business Machines Corporation | Programmable integrated circuit and method of testing the circuit before it is programmed |
FR2506045A1 (fr) * | 1981-05-15 | 1982-11-19 | Thomson Csf | Procede et dispositif de selection de circuits integres a haute fiabilite |
US4494066A (en) * | 1981-07-02 | 1985-01-15 | International Business Machines Corporation | Method of electrically testing a packaging structure having n interconnected integrated circuit chips |
US4504784A (en) * | 1981-07-02 | 1985-03-12 | International Business Machines Corporation | Method of electrically testing a packaging structure having N interconnected integrated circuit chips |
US4441075A (en) * | 1981-07-02 | 1984-04-03 | International Business Machines Corporation | Circuit arrangement which permits the testing of each individual chip and interchip connection in a high density packaging structure having a plurality of interconnected chips, without any physical disconnection |
US4410987B1 (en) * | 1981-07-13 | 1995-02-28 | Texas Instruments Inc | Preload test circuit for programmable logic arrays |
US4808915A (en) * | 1981-10-30 | 1989-02-28 | Honeywell Bull, Inc. | Assembly of electronic components testable by a reciprocal quiescent testing technique |
US4556840A (en) * | 1981-10-30 | 1985-12-03 | Honeywell Information Systems Inc. | Method for testing electronic assemblies |
US4503386A (en) * | 1982-04-20 | 1985-03-05 | International Business Machines Corporation | Chip partitioning aid (CPA)-A structure for test pattern generation for large logic networks |
US4509008A (en) * | 1982-04-20 | 1985-04-02 | International Business Machines Corporation | Method of concurrently testing each of a plurality of interconnected integrated circuit chips |
US4691161A (en) * | 1985-06-13 | 1987-09-01 | Raytheon Company | Configurable logic gate array |
US4644265A (en) * | 1985-09-03 | 1987-02-17 | International Business Machines Corporation | Noise reduction during testing of integrated circuit chips |
EP0233634A3 (de) * | 1986-02-20 | 1989-07-26 | Siemens Aktiengesellschaft | Verfahren zum Funktionstest von digitalen Bausteinen |
JPH0711787B2 (ja) * | 1987-03-02 | 1995-02-08 | 日本電気株式会社 | デ−タ処理装置 |
EP0352910A3 (de) * | 1988-07-28 | 1991-04-17 | Digital Equipment Corporation | Fehlersuche in gedruckten Schaltungen |
US5406197A (en) * | 1992-07-31 | 1995-04-11 | International Business Machines Corporation | Apparatus for controlling test inputs of circuits on an electronic module |
US5446399A (en) * | 1994-11-18 | 1995-08-29 | Varian Associates, Inc. | Method and structure for a fault-free input configuration control mechanism |
US5847561A (en) * | 1994-12-16 | 1998-12-08 | Texas Instruments Incorporated | Low overhead input and output boundary scan cells |
US7340660B2 (en) * | 2003-10-07 | 2008-03-04 | International Business Machines Corporation | Method and system for using statistical signatures for testing high-speed circuits |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US2961607A (en) * | 1956-07-27 | 1960-11-22 | Gen Precision Inc | Automatic testing system |
US3445811A (en) * | 1964-08-10 | 1969-05-20 | Fujitsu Ltd | Error system for logic circuits |
US3471778A (en) * | 1967-01-13 | 1969-10-07 | Ibm | Method of testing an ordered,multi-element electrical circuit array including connecting certain elements in common |
US3469186A (en) * | 1967-03-14 | 1969-09-23 | Us Navy | Stimulus injection system for localizing defective components in cascaded systems |
DE1951861A1 (de) * | 1968-10-17 | 1970-08-06 | Gen Electric Information Syste | Verfahren und Anordnung zur automatischen UEberpruefung von Karten mit gedruckten Schaltungen |
US3614608A (en) * | 1969-05-19 | 1971-10-19 | Ibm | Random number statistical logic test system |
US3633016A (en) * | 1970-03-04 | 1972-01-04 | Digital General Corp | Apparatus and method for testing electrical systems having a plurality of terminals |
US3681757A (en) * | 1970-06-10 | 1972-08-01 | Cogar Corp | System for utilizing data storage chips which contain operating and non-operating storage cells |
-
1972
- 1972-09-28 US US00293270A patent/US3789205A/en not_active Expired - Lifetime
-
1973
- 1973-07-24 IT IT26963/73A patent/IT1007532B/it active
- 1973-08-14 JP JP48090617A patent/JPS5245620B2/ja not_active Expired
- 1973-08-16 NL NLAANVRAGE7311289,A patent/NL171201C/xx not_active IP Right Cessation
- 1973-08-20 GB GB3924173A patent/GB1416787A/en not_active Expired
- 1973-08-20 DE DE2341951A patent/DE2341951C2/de not_active Expired
- 1973-09-05 SE SE7312054A patent/SE384283B/xx unknown
- 1973-09-18 CA CA181,280A patent/CA986183A/en not_active Expired
- 1973-09-27 BR BR7535/73A patent/BR7307535D0/pt unknown
Also Published As
Publication number | Publication date |
---|---|
JPS4973082A (de) | 1974-07-15 |
BR7307535D0 (pt) | 1974-08-29 |
CA986183A (en) | 1976-03-23 |
NL7311289A (de) | 1974-04-01 |
GB1416787A (en) | 1975-12-10 |
US3789205A (en) | 1974-01-29 |
IT1007532B (it) | 1976-10-30 |
NL171201C (nl) | 1983-02-16 |
NL171201B (nl) | 1982-09-16 |
JPS5245620B2 (de) | 1977-11-17 |
DE2341951A1 (de) | 1974-04-11 |
SE384283B (sv) | 1976-04-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2341951C2 (de) | Einrichtung zum Prüfen logischer Schaltungen | |
DE2311034C2 (de) | Verfahren zum Prüfen eines integrierte logische Verknüpfungs- und Speicherglieder enthaltenden Halbleiterchips | |
DE2413805C2 (de) | Verfahren zum Prüfen von Halbleiter-Schaltungsplättchen und Schaltungsanordnung zur Durchführung des Verfahrens | |
DE3712178C2 (de) | ||
DE3709032C2 (de) | ||
DE19581814B4 (de) | Halbleiter-Testchip mit waferintegrierter Schaltmatrix | |
DE2319011C2 (de) | Verfahren zum Prüfen eines Leiternetzes auf einem isolierenden Substrat und Anordnung zur Durchführung des Verfahrens | |
DE2360801A1 (de) | Pruefeinrichtung mit kontaktiereinrichtung | |
EP0078339A1 (de) | Tastkopfanordnung für Leiterzugüberprüfung mit mindestens einem, eine Vielzahl von federnden Kontakten aufweisenden Tastkopf | |
DE2633079B2 (de) | Anordnung zum elektrischen Verbinden von auf einem Halbleiternteilchen aufgebauten Schaltungseinheiten mit einer gemeinsamen Sammelleitung | |
DE2557621A1 (de) | Elektrisches pruefsystem | |
DE3029883A1 (de) | Schieberegister fuer pruef- und test-zwecke | |
EP1057038A1 (de) | Verfahren und vorrichtung zum prüfen von gedruckten leiterplatten | |
DE2744299A1 (de) | Verfahren zum ausrichten einer reihe von sonden auf eine reihe von kontakten | |
DE10326317B4 (de) | Testsystem zum Testen von integrierten Bausteinen | |
DE102006007439B4 (de) | Halbleitereinzelchip, System und Verfahren zum Testen von Halbleitern unter Verwendung von Einzelchips mit integrierten Schaltungen | |
DE10126610B4 (de) | Speichermodul und Verfahren zum Testen eines Halbleiterchips | |
EP0186040A1 (de) | Integrierter Halbleiterspeicher | |
EP0214508B1 (de) | Integrierter Halbleiterspeicher | |
DE10060585A1 (de) | Vorrichtung und Verfahren zur Untersuchung einer integrierten Halbleiterschaltung | |
EP0494436A2 (de) | Prüfvorrichtung | |
DE60223043T2 (de) | Elektronischer schaltkreis und testverfahren | |
EP0969288A2 (de) | Prüfanordnung für Bondpad | |
DE3509247C2 (de) | ||
DE2025864C2 (de) | Verfahren zur elektrischen Funktionsprüfung von elektrischen Grundbausteinen und Vorrichtung zur Durchführung des Verfahrens |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
D2 | Grant after examination | ||
8339 | Ceased/non-payment of the annual fee |