DE2311034A1

DE2311034A1 - Verfahren zum pruefen einer schaltungsanordnung

Info

Publication number: DE2311034A1
Application number: DE19732311034
Authority: DE
Inventors: James Randell Leland
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1972-03-27
Filing date: 1973-03-06
Publication date: 1973-10-18
Also published as: FR2177791A1; JPS5246671B2; US3790885A; DE2311034C2; JPS4916351A; CA974589A; IT979176B; FR2177791B1; GB1416786A

Description

Amtliches Aktenzeichen: Neuanmeldung Aktenzeichen der Anmelderin: AT 971 013

Verfahren zum Prüfen einer Schaltungsanordnung

Die Erfindung betrifft ein Verfahren zum Prüfen einer logische Schaltkreise enthaltenden Schaltungsanordnung mit Funktionsein- und -ausgängen.

Das Prüfen elektronischer Schaltungsanordnungen ist erforderlich, um festzustellen, ob diese den an sie gestellten Anforderungen entsprechen. Bei integrierten Großschaltungen treten beim Prüfen besondere Probleme insbesondere dadurch auf, daß nur eine begrenzte Anzahl von Anschlußpunkten, die den Funktionsein- und -ausgängen der Schaltung entsprechen, vorhanden ist. Solche Schaltungen weisen aus Gründen der Toleranz und Beanspruchung nur etwa 50 Anschlußpunkte auf. Während somit die Anzahl der Anschlüsse begrenzt ist, nimmt die Zahl der Schaltkreise in einer derartigen Großschaltung infolge besserer Herstellungsverfahren, die eine größere Bauelementendichte sowie größere Halbleiterplättchen ermöglichen, noch zu. Bei den heutigen Schaltungsanordnungen ist es nicht ungewöhnlich, daß beispielsweise mehr als 2000 mögliche Fehlerstellen vorhanden sind. Für die meisten Anwendungsfälle ist es erforderlich, mindestens 90 % dieser möglichen Fehlerstellen zu überprüfen, um über die Verwendbarkeit der Schaltung zu entscheiden. Der Schwierigkeitsgrad der Prüfung hängt von der in der Schaltungsanordnung verwendeten Logik ab. Es wurde gefunden, daß das Erfordernis von 5000 Testmustern bei einer

309842/0352

Untersuchung von 85 % der Fehlerstellen nicht ungewöhnlich ist, und daß mehrere tausend weitere Muster benötigt werden, um 90 % der Fehlerstellen zu erfassen. Mit der Erstellung solcher Testmuster ist somit ein erheblicher Zeitaufwand verbunden. Die ge nannten Werte beziehen sich auf Halbleiterplättchen mit einer Größe von etwa 4 χ 4 mm, wobei jedoch die Entwicklung zu größeren Halbleiterplättchen hin besteht. Bei Plättchen mit einer Größe von z.B. 6,3.x 6,3 mm und einer erhöhten Schaltkreisdichte er geben sich dabei gegenüber den zur Zeit gebräuchlichen Anordnungen Großschaltungen mit etwa der fünffachen Anzahl von logischen Zellen. Der für die Aufstellung der Testmuster benötigte Zeit aufwand steigt jedoch noch stärker an als die Zahl der verwendeten Zellen.

Die Testmuster werden bei den bekannten Verfahren den Eingängen einer integrierten Schaltung zugeführt, die entsprechende Muster an den Ausgängen erzeugen. Wenn ein Ausgangsmuster mit einem vor bestimmten Muster übereinstimmt, dann ist ersichtlich, daß gewisse logische Blöcke in der Schaltungsanordnung in gewünschter Weise arbeiten. Es werden verschiedene Testmuster eingegeben, um die verschiedenen logischen Blöcke zu prüfen. Es ist jedoch nicht möglich, mit solchen Testmustern alle logischen Schalt kreise zu erfassen, so daß die Prüfung mit Unsicherheiten behaftet ist.

Es ist somit die Aufgabe der vorliegenden Erfindung, ein Ver fahren zum Prüfen einer logische Schaltkreise enthaltenden Schaltungsanordnung mit Funktionsein- und -ausgängen anzugeben, durch das die erforderliche Anzahl von Testmustern herabgesetzt wird und durch das auch die mit den bekannten Verfahren nicht zugänglichen möglichen Fehlerstellen erfaßt werden. Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß in der Schaltungsanordnung zusätzliche Speichermittel zur Aufnahme eines Test musters vorgesehen werden, daß das in diese Speichermittel ein gebrachte Testmuster vorbestimmten Elementen der logischen Schaltkreise zugeführt wird, und daß die sich durch die Zuführung

AT 971 013

309842/0352

des Testmusters ergebenden Zustände innerhalb der logischen Schaltkreise erfaßt und ausgewertet werden. Es wird dabei vorzugsweise als Speichermittel ein Schieberegister verwendet, in das das Testmuster seriell eingegeben wird. Die sich durch die Zuführung des Testmusters zu den vorbestimmten Schaltkreiselementen ergebenden Zustände werden vorteilhaft im gleichen Schieberegister gespeichert und anschließend seriell aus ihm ausgegeben.

Die Erfindung wird im folgenden anhand eines in den Figuren dargestellten Ausführungsbeispieles näher erläutert. Es zeigen:

Fig. 1 das Blockschaltbild einer logischen Schaltungs

anordnung und eines Schieberegisters, das zur Prüfung der logischen Schaltungsanordnung verwendet wird,

Fig. 2 das Blockschaltbild einer mit drei Schaltern

versehenen Schaltungsanordnung und eines Schieberegisters, das zur Prüfung der drei Schalter vorgesehen ist, und

Fig. 3 nähere Einzelheiten aus dem in Fig. 2 ent

haltenen Blockschaltbild.

Die in einem Halbleiterplättchen enthaltene Anordnung nach Fig. 1, besitzt einen aus logischen Schaltkreisen aufgebauten Teil mit Eingangsanschlüssen 1 bis η und Ausgangsanschlüssen 2 bis n. Die Schaltkreise sind vorzugsweise aus Feldeffekttransistoren aufgebaut, da mit diesen zur Zeit die höchste Bauelementendichte erreichbar ist. Das Halbleiterplättchen nach Fig. 1 weist weiterhin ein Schieberegister mit einem Eingang 17 und einem Ausgang 18 auf. Das Schieberegister enthält einzelne Stufen SR., SR_ bis

SR . Jede der Schieberegisterstufen ist über eine der Leitungen η

3 bis η in beiden Richtungen mit der logischen Schaltung verbunden. Die einzelnen Schieberegisterstufen sind mit solchen

^ΛΤ"¹⁰¹³ 309842/0352

231103A

Stellen in der logischen Schaltung verbunden, die durch die normalen, an die Eingangsleitungen 1 bis η angelegten Testmuster nicht erfaßbar sind oder deren Prüfung eine unverhältnismäßig große Anzahl solcher Testmuster erfordert. Es ist jedoch festzuhalten, daß trotz einer sehr großen oder sogar einer unbegrenzten Anzahl von nacheinander angelegten Testmustern in einzelnen Feldeffekttransistorstrukturen Stellen enthalten sind, die in dieser bekannten Weise nicht geprüft werden können.

Die Fig. 2 zeigt im wesentlichen die gleiche Anordnung wie Fig. 1, wobei dieser Figur jedoch weitere Einzelheiten zu entnehmen sind. Die Eingangsanschlüsse der logischen Schaltung sind mit 4 bis η und die Ausgangsanschlüsse mit 5 bis η bezeichnet. Das Schieberegister enthält einen Eingangsanschluß 7 sowie einen Ausgangsanschluß 8. Das Schieberegister ist in der Lage, η Bits zu speichern. Die erste Stufe SR. ist über zwei Leitungen 9 und 10 in beiden Richtungen mit einem Schalter 8 verbunden. Entsprechende Verbindungen bestehen über Leitungen 12 und 13 zwischen der zweiten Schieberegisterstufe SR₂ und einem Schalter 11 sowie zwischen der η-ten Stufe SR und einem Schalter 14 über Leitungen 15 und 16. Die Wahl von Schaltern als den zu prüfenden Bauelementen ist lediglich beispielhaft; es können selbstverständlich auch andere Bauelemente in entsprechender Weise geprüft werden. Es wurden im vorliegenden Fall jedoch hierfür Schalter gewählt, da diese in logischen Feldeffekttransistorschaltungen normalerweise zur Steuerung von Unterfunktionen verwendet werden. Daher ist die Prüfung dieser Schalter von besonderer Bedeutung.

Die Fig. 3 dient zur Darstellung weiterer, in der Anordnung nach Fig. 2 enthaltener Einzelheiten. Der untere Teil der Fig. 3 zeigt zwei auf dem Haltleiterplättchen angeordnete Stufen des zur Prüfung der logischen Schaltung verwendeten Schieberegisters, während der obere Teil der Fig. 3 zwei Schalter der logischen Schaltung enthält, die über die mit ihnen verbundenen Schieberegisterstufen gesetzt oder zurückgestellt werden können. Der Schalter 20 besitzt mehrere mit dem Setzeingang verbundene Leitungen

AT 971 013

309842/0352

21, sowie mehrere mit dem Rückstelleingang verbundene Leitungen

22. Diese Eingänge sind mit anderen Bauelementen der logischen Schaltung verbunden. Der obere Ausgang des Schalters 20 steht über eine Leitung 23 mit einem NOR-Glied 32 in Verbindung. Der zweite Eingang des NOR-Gliedes 32 ist über eine Leitung 31 an den Ausgang eines Inverters 30 angeschlossen. Der Eingang des Inverters 30 ist über eine Leitung 29 mit einer Leitung 28 verbunden, an die ebenfalls ein Eingang eines NOR-Gliedes 33 angeschlossen ist. Der zweite Eingang dieses NOR-Gliedes 33 erhält über eine Leitung 27 die seriell eingegebenen Signale STP eines Testmusters. Die Ausgänge der beiden NOR-Glieder 33 und 32 sind über Leitungen 34 und 35 mit der ersten Stufe 36 des Schieberegisters verbunden. Die Steuerung der Anordnung durch Taktsignale wird im einzelnen nicht beschrieben, es sei jedoch bemerkt, daß zum Zeitpunkt Φ. die Signale an die Eingänge der Schieberegister angelegt werden, während zum Zeitpunkt Φ₂ die angelegten Signale in die Schieberegisterstufen übernommen werden.

An den unteren Ausgang der Schieberegisterstufe 36 sind über eine Leitung 38 ein NOR-Glied 44 und über eine Leitung 39 ein NOR-Glied 43 angeschlossen. Jeweils ein Eingang des NOR-Gliedes und eines weiteren NOR-Gliedes 42 sind mit einer Leitung 40 verbunden. Der zweite Eingang des NOR-Gliedes 42 steht über Leitungen 37 und 41 mit dem oberen Ausgang der Schieberegisterstufe 36 in Verbindung. Die Signale an den Ausgängen der Schieberegisterstufen, d.h. bei der ersten Schieberegisterstufe 36 die Signale auf den Leitungen 37 und 38, sind komplementär.

An den Ausgang des NOR-Gliedes 42 ist über eine Leitung 25 der Gleichstrom-Setzeingang und an den Ausgang des NOR-Gliedes 43 über eine Leitung 26 der Gleichstrom-Rückstelleingang des Schalters 20 angeschlossen.

Das auf der Leitung 31 auftretende Ausgangssignal des Inverters 30 wird über eine Leitung 46 einem Eingang des NOR-Gliedes 48 zugeführt. Der zweite Eingang des NOR-Gliedes 48 ist über eine

AT 971 013

309842/0352

Leitung 47 mit dem oberen Ausgang des Schalters 60 verbunden. Das Ausgangssignal dieses NOR-Gliedes 48 wird über eine Leitung 50 einem Eingang der letzten Schieberegisterstufe 51 zugeleitet.

Es sind der Übersichtlichkeit wegen in Fig. 3 nur zwei Schieberegisterstufen dargestellt. Das Schieberegister kann jedoch eine beliebige Anzahl von Stufen aufweisen, um damit eine entsprechende Anzahl von Bauelementen der logischen Schaltung prüfen zu können.

Der zweite Signaleingang der Schieberegisterstufe 51 ist über eine Leitung 49 an den Ausgang des NOR-Gliedes 44 angeschlossen. Dieses NOR-Glied 44 ist dem unteren Ausgang der Schieberegistersutfe 36 nachgeschaltet. Der zweite Eingang dieses NOR-Gliedes 44 ist mit einer Leitung 45 verbunden. Wie nachfolgend noch im einzelnen beschrieben werden wird, werden alle Schieberegisterstufen am Anfang in den binären Zustand Null gebracht, bevor das eigentliche Prüfmuster eingegeben v/ird.

Die Ausgänge der Schieberegisterstufe 51 führen über Leitungen 53 und 55 zu einer Auswerteeinrichtung. Mit der Leitung 53 ist außerdem ein Eingang eines NOR-Gliedes 56 verbunden. Der zweite Eingang dieses NOR-Gliedes sowie ein Eingang eines NOR-Gliedes 57 sind an eine Leitung 52 angeschlossen. Über die Leitungen 40 und 52 wird der entsprechend dem Inhalt der zugeordneten Schieberegisterstufe erfolgende Setz- oder Rückstellvorgang der Schalter 20 und 60 gesteuert. Der obere Ausgang der Schieberegisterstufe 51 ist über die Leitung 55 an den zv/eiten Eingang des NOR-Gliedes

57 geführt. Der Ausgang des NOR-Gliedes 56 ist über die Leitung

58 mit dem Rückstelleingang und der Ausgang des NOR-Gliedes 57 über die Leitung 59 mit dem Setzeingang des Schalters 60 verbunden. Entsprechend dem Zustand der zugeordneten Schieberegister stufe werden die Schalter 20 und 60 nach dem Zeitpunkt Φ₂ ent weder gesetzt oder zurückgestellt, unabhängig von den auf den Eingangsleitungen 21, 22 bzw. 63, 64 auftretenden Signalen. Die an den mit den Schieberegisterstufen verbundenen Gleichstromeingänge der Schalter 20 und 60 anliegenden Signale sind somit

AT 971 013

309842/0352

dominierend. An den beiden Ausgängen der Schalter treten jeweils komplementäre Signale auf.

Zur Prüfung der logischen Schaltung werden über deren Funktionseingänge ebenfalls Testmuster zugeführt. Die von diesen Mustern herrührenden Signale gelangen über die Leitungen 21 und 22 bzw. 63 und 64 auf die Schalter 20 und 60. Die sich hieraus ergebenden Ausgangssignale werden weiteren Bauelementen oder den Funktionsausgängen der logischen Schaltung zugeführt.

Es wird im folgenden der mit Hilfe des Schieberegisters bewirkte PrüfVorgang beschrieben. Dieser Vorgang setzt sich zusammen aus der Eingabe des Testmusters in das Schieberegister, der Steuerung der Schalter entsprechend dem Zustand der jeweils zugeordneten Schieberegisterstufe und der Übernahme des sich ergebenden Schalterzustandes in die mit ihm verbundene Schieberegisterstufe.

Die in der Schaltungsanordnung auftretenden Taktsignale wirken in der Weise, daß zum Zeitpunkt Φ die Signale an die Eingänge der Schieberegisterstufen und der Schalter angelegt werden und daß zum Zeitpunkt Φ_ diese Signale in die entsprechenden Stufen oder Schalter übernommen werden. Die zu den Zeitpunkten Φ.. und Φ_ auftretenden Taktsignale werden sowohl den Schieberegisterstufen als auch den Schaltern zugeführt. Auf den Leitungen 40 und 52 tritt zwischen den Zeitpunkten Φ- und Φ ein weiteres Taktsignal auf, durch das die Schalter 20 und 60 entsprechend dem Zustand der zugeordneten Schieberegisterstufe gesteuert werden. Die Schalter 20 und 60 werden jedoch sofort nach dem Auftreten eines positiven Signalzustandes auf der Setz- oder der Rückstelleitung in den entsprechenden Zustand gebracht.

Zu Beginn des Prüfvorganges werden alle Schieberegisterstufen in den binären Zustand Null gebracht. Hierzu wird auf der Eingangsleitung 27 der binäre Zustand Eins hergestellt. Daraus ergibt sich am Ausgang des NOR-Gliedes 33 auf der Leitung 34 der binäre Signalzustand Null. Zur gleichen Zeit wird auf der Leitung 28 der binäre

^ΛΤ971°¹³ 309842/0352

Zustand Null erzeugt. Am Ausgang des Inverters 30 und somit auch am Eingang des NOR-Gliedes 32 erscheint somit eine binäre Eins. Es ergibt sich somit auch auf der Leitung 35, die mit dem zweiten Signaleingang der Schieberegisterstufe 36 verbunden ist, der binäre Signalzustand Null. In dieser Schieberegisterstufe kann somit der binäre Zustand Null gespeichert werden. Es sei hierbei festgestellt, daß, wenn an einem der beiden Eingänge der Schieberegisterstufen 36 und 51 eine binäre Eins auftritt, zum Zeitpunkt 'Φ« eine binäre Eins in die Schieberegisterstufe übernommen wird. Durch den in der Stufe 36 gespeicherten binären Zustand Null treten auf der Leitung 37 der binäre Signalzustand Null und auf der Leitung 38 der binäre Signalzustand Eins auf. Dieser Signalzustand wird dem einen Eingang des NOR-Gliedes 44 zugeführt, so daß sich auf der einen Eingangsleitung der Schieberegisterstufe 51 der binäre Zustand Null ergibt. Ebenso erhält man auf der Leitung 50 den binären Signalzustand Null wegen des über die Leitung 46 übertragenen, auf der Leitung 31 auftretenden binären Signalzustandes Eins. Zum nachfolgenden Zeitpunkt Φ_ kann somit der binäre Zustand Null in die Schieberegisterstufe 51 übernommen werden. Bei η hintereinander geschalteten Schieberegisterstufen benötigt man auf diese Weise η Taktzyklen, um sämtliche Schieberegisterstufen in den binären Zustand Null zu bringen.

Das Setzen der Schieberegisterstufen beeinflußt die mit diesen verbundene Schalter nicht, da auf den Leitungen 40 und 52 sowie auf den weiteren Schieberegisterstufen entsprechend zugeordneten Leitungen während dieser Zeit der binäre Signalzustand Eins aufrechterhalten wird. An den Ausgängen der NOR-Glieder 42 und 43 bzw. 58 und 59 tritt somit der binäre Zustand Null auf, wodurch eine Beeinflussung der Schalter 20 und 60 nicht erfolgt.

Es wird nun das Einbringen des Testmusters, das die binären Signalzustände Null und Eins enthält, in das Schieberegister beschrieben. Auch während dieses Vorganges besitzen die Leitungen 40 und 52 sowie die entsprechenden Leitungen weiterer Schieberegisterstufen den Signalzustand 1, wodurch die Schalter und die

AT 971 013

309842/0352

231103/»

zugehörigen Schieberegisterstufen funktionell getrennt bleiben. Durch das Einbringen des Testmusters in das Schieberegister werden die Schalter somit nicht beeinflußt. Weiterhin wird auf der Leitung 28 der binäre Signalzustand Null hergestellt, so daß beim Auftreten des binären Zustandes Null auf der Leitung 27, über die das Testmuster eingegeben wird, sich der binäre Signalzustand Eins auf der Leitung 34 einstellt. Zum nachfolgenden Zeitpunkt Φ~ wird dann der Zustand Eins in die Schieberegisterstufe 36 übernommen. Der Signalzustand auf der Leitung 28 bewirkt auch, daß auf der Leitung 35 der binäre Zustand Null auftritt. Über diese Leitung wird somit der Zustand der Schieberegisterstufe 36 nicht beeinflußt, so daß die Stufe 36 nur durch den auf der Leitung 27 bestehenden Signalzustand gesteuert wird. Entspricht der Signalzustand auf der Leitung 27 einer binären Eins, so entspricht der Signalzustand auf der Leitung 34 einer binären Null. Dieser Zustand wird dann zum nachfolgenden Zeitpunkt $>₂ in die Stufe 36 übernommen. Durch den Signalzustand Null auf der Leitung 28 wird auch der binäre Signalzustand Eins über die Leitung 46 auf den einen Eingang des NOR-Gliedes 48 übertragen. Auch auf der Leitung 50 tritt damit ebenso wie auf der der Schieberegisterstufe 36 zugeordneten Leitung 35 der binäre Signalzustand Null auf. Die Schieberegisterstufe 51 kann somit während der Eingabe des Testmusters nicht durch das Signal auf der Leitung 50 beeinflußt werden.

Es sei nun angenommen, daß das erste auf der Leitung 27 erscheinende Signal eine binäre Null war, so daß der binäre Zustand Eins in die erste Schieberegisterstufe 36 übernommen wurde. Als nächstes Signal auf der Leitung 27 wird eine binäre Eins gewählt. Der Zustand der Schieberegisterstufe 36, der eine binäre Eins darstellt, muß in die letzte Schieberegisterstufe 51 übertragen werden. Auf der Ausgangsleitung 37 der Schieberegisterstufe erscheint eine binäre Eins, die über die Leitung 41 an den einen Eingang des NOR-Gliedes 42 gelegt wird. Dies hat jedoch keine Wirkung, da durch den positiven Signalzustand auf der Leitung die Schieberegisterstufe 36 und der Schalter 20 voneinander ge-

AT 971 013

309842/0352

trennt sind. Auf der Ausgangsleitung 38 der Schieberegisterstufe 36 tritt dagegen der binäre Zustand Null auf, der auf den einen Eingang des NOR-Gliedes 44 übertragen wird. Da auch dem anderen Eingang dieses NOR-Gliedes über die Leitung 45 der binäre Zustand Null zugeführt wird, stellt das Ausgangssignal auf der Leitung 49 eine binäre Eins dar. Zum Zeitpunkt Φ₂ wird dieser Signalzustand daher in die Schieberegisterstufe 51 übernommen. Zur gleichen Zeit wird die Schieberegisterstufe 36 in den binären Zustand Null gebracht, da auf der Leitung 27 eine binäre Eins anliegt.

Als nächster Vorgang wird die Steuerung der Schalter in Abhängigkeit vom Zustand der zugehörigen Schieberegisterstufen beschrieben. Um die Schalter in dieser Weise steuern zu können, wird das Potential auf den Leitungen 40 und 52 auf einen niedrigeren Pegel, d.h. den dem binären Signal Null zugeordneten Pegel, nach dem Zeitpunkt Ί>₂ gebracht. Es erscheint dann am Ausgang eines der NOR-Glieder 42 oder 4 3 sowie 58 oder 59 eine binäre Eins. Da sich die Schieberegisterstufe 36 im binären Zustand Null befindet, wird über die Leitungen 37 und 41 das binäre Signal Null auf den einen Eingang des NOR-Gliedes 42 gegeben. Als Folge davon erscheint auf der Ausgangsleitung 25 das binäre Signal Eins, so daß der Schalter 20 gesetzt werden kann. Die Schieberegisterstufe 51, die sich im binären Zustand Eins befindet, bewirkt, daß am Ausgang des NOR-Gliedes 57 auf der Leitung 59 eine binäre Null und am Ausgang des NOR-Gliedes 56 auf der Leitung 58 eine binäre Eins auftreten. Somit wird der Schalter 60 zurückgestellt.

Als nächstes erfolgt das Erfassen der Zustände der Schalter und 60, die sich durch die Signale auf den normalen Eingangsleitungen 21, 22 bzw. 63, 64 ergeben. Hierzu werden die Schalterzustände in die zugeordneten Schieberegisterstufen rückübertragen und anschließend aus diesen ausgelesen. Die Schalterzustände können auch über die Funktionsausgänge erfaßt werden. Zur Durchführung der Rückübertragung der Schalterzustände in die

AT 971 013

309842/0352

231103A

Schieberegisterstufen wird die Leitung 28 auf positives Potential gebracht, wodurch infolge des Inverters 30 auf der Leitung 31 ein niedriges Potential bzw. der binäre Zustand Null gebildet wird. Dieser Zustand wird somit dem einen Eingang des NOR-Gliedes 32 zugeführt, so daß dieses von den Ausgangssignalen des Schalters 20 über die Leitung 23 gesteuert werden kann. Da sich der Schalter im gesetzten Zustand befindet, entspricht das Potential auf der Leitung 23 dem Signalzustand Eins, so daß auf der Leitung 35 der binäre Zustand Null gebildet wird. Dieser Zustand v/ird zum Zeitpunkt 3> in die Schieberegisterstufe 36 übernommen. Der Schalter 60 dagegen befindet sich im zurückgestellten Zustand, wodurch das Signal auf der Leitung 47 dem Null-Zustand entspricht. Über das NOR-Glied 48 und die Leitung

50 wird somit der binäre Zustand Eins in die Schieberegisterstufe

51 übertragen.

Den abschließend zu beschreibenden Vorgang bildet das Herausschieben des Inhalts des Schieberegisters, der durch die Stellung der einzelnen den Stufen des Schieberegisters zugeordneten Schalter bewirkt wurde. Hierzu werden die Leitung 45 sowie die entsprechenden Leitungen in weiteren Schieberegisterstufen auf den Signalzustand Null gebracht. Am Ausgang des NOR-Gliedes 44 tritt dann auf der Leitung 49 eine binäre Eins für den Fall auf, daß der Ausgang der Schieberegisterstufe 36 auf der Leitung 38 einer binären Null entspricht. Ist jedoch das Signal auf der Leitung 38 eine binäre Eins, dann besitzt das Ausgangssignal des NOR-Gliedes 44 den Zustand Null. Dieser wird zum Zeitpunkt Φ₂ in die Schieberegisterstufe 51 gebracht. Zur gleichen Zeit wird der bisherige Zustand dieser Schieberegisterstufe über eine der Leitungen 53 oder 55 zu einer Ausgangsschaltung übertragen.

Dadurch, daß das Potential auf der Leitung 45 sowie auf entsprechenden Leitungen weiterer Schieberegisterstufen den binären Zustand Null aufweist, ist es möglich, den Inhalt einer Schieberegisterstufe in die folgende Stufe zu verschieben, wodurch am

971 Ol3

309842/0352

Ausgang äer letzten Stufe nacheinander die im Schieberegister gespeicherte Information entnommen werden kann.

Bei den bekannten Prüfverfahren wurden den Funktionseingänqen einer integrierten Schaltung Testmuster zugeführt und die sich hierdurch ergebenden Signale an den Funktionsausgängen erfaßt und ausgewertet. Bei dem beanspruchten Verfahren werden diese •den Funktionseingängen zugeführten Testmuster mit einem über einen speziellen Eingang eingebrachten Testmuster kombiniert. Dieses zusätzliche Testmuster wird vorzugsweise seriell über einen Eingang eingegeben und in einem Schieberegister, das Bestanddteil der integrierten Schaltung ist, gespeichert. Jede der Schieberegisterstufen dient zur Steuerung und Überwachung eines Elementes oder Punktes der Schaltung, die eventuell auf andere XVeise nicht zugänglich oder prüf bar sind. Das Schieberegister dient außerdem zur Anzeige der Funktionsweise dieser in spezieller Weise geprüften Punkte in der Schaltung. Diese Information wird vorzugsweise seriell über einen Ausgangsanschluß aus dem Schieberegister herausgegeben. Der Ablauf der Prüfung ist demgemäß folgender; über einen einzigen Eingangsanschluß wird das spezielle Testmuster seriell in ein Schieberegister eingegeben, dann werden die einzelnen mit ^en Schieberegisterstufen verbundenen Elemente oder Punkte der zu prüfenden Schaltung ent sprechend dem eingegebenen Testmuster gesteuert, die sich hieraus ergebenden Zustände in der Schaltung v/erden anschließend wieder im Schieberegister gespeichert und abschließend wird das so erhaltene Prüfergebnis seriell über einen einzigen Ausgangsanschluß aus dem Schieberegister herausgelesen und einer Auswerteeinrichtung zugeführt. Während der Anwendung dieses speziellen Testmusters können selbstverständlich auch die Funktionsausgänge der integrierten Schaltung zu Prüfzwecken abgetastet werden.

Zuerst wird in alle Stufen des Schieberegisters der binäre Zustand Null eingeschrieben. Dies geschieht in der speziell beschriebenen Schaltungsanordnung in der Weise, daß an eine Eingangsleitung ständig das binäre Signal Eins angelegt wird. Dann wird die Ein-

309842/0352

gangsleitung abwechselnd auf das binäre Signal Null und auf das binäre Signal Eins geschaltet, wodurch die einzelnen Schieberegisterstufen abwechselnd den binären Zustand Eins und den binären Zustand Null aufweisen. Auf diese Weise wird das gewünschte Testmuster in das Schieberegister eingeschrieben. Die Schieberegisterstufen werden dann parallel mit den zugeordneten Elementen der zu prüfenden Schaltung verbunden. Zur Ermittlung des Prüfergebnisses werden dann die Ausgänge der angesteuerten Elemente an die Eingänge der mit ihnen verbundenen Schieberegisterstufen angeschlossen. Das Prüfergebnis wird nun aus dem Schieberegister herausgeschoben und ausgewertet. Während das spezielle Testmuster in das Schieberegister eingegeben und· den ausgewählten Elementen in der integrierten Schaltung zugeleitet wird, können gleichzeitig die normalen Testmuster über die Funktionseingänge der Schaltung zugeführt und die sich ergebenden Signale an den Funktionsausgängen abgetastet v/erden.

In dem beschriebenen Ausführungsbeispiel wurde nur ein Schieberegister verwendet. Es ist jedoch augenscheinlich, daß das beanspruchte Verfahren auch die Benutzung von zwei Schieberegistern zuläßt. Davon dient das eine zur Aufnahme des Testmusters, während das andere die sich nach Eingabe dieses Prüfmusters in die zu prüfende Schaltung ergebenden Zustände der Schaltung speichert. Außerdem ist es nicht notwendig, daß die Ausgangssignale der durch das Testmuster direkt angesteuerten Elemente zu Prüfungszwecken verv/endet werden, sondern es können hierzu auch die Ausgangssignale von nicht direkt angesteuerten Elementen gewählt werden.

^{AT 971} °¹³ 309842/0352

Claims

PATENTAN S P R U CHE

1.) Verfahren zum Prüfen einer logische Schaltkreise enthaltenden Schaltungsanordnung mit Funktionsein- und -ausgängen, dadurch gekennzeichnet, daß in der Schaltungsanordnung zusätzliche Speichermittel zur Aufnahme eines Testmusters vorgesehen werden, daß das in diese Speichermittel eingebrachte Testrouster vorbestimmten Elementen der logischen Schaltkreise zugeführt wird und daß die sich durch die Zuführung des Testmusters ergebenden Zustände innerhalb der logischen Schaltkreise erfaßt und ausgewertet werden.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß als Speichermittel ein Schieberegister verv/endet wird, in das das Testmuster seriell eingegeben wird.

3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß das Schieberegister während der Aufnahme des Testmusters funktionell von den logischen Schaltkreisen getrennt ist.

4. Verfahren nach einem der Ansprüche 2 oder 3.. dadurch gekennzeichnet, daß die sich durch die Zuführung des Testmusters zu den vorbestimmten Schaltkreiselementen ergebenden Zustände im gleichen Schieberegister gespeichert und anschließend seriell aus diesem ausgegeben werden.

5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß das Schieberegister während der Ausgabe der gespeicherten Schaltkreiszustände funktionell von den logischen Schaltkreisen getrennt ist.

6. Verfahren nach einem der Ansprüche 2 oder 3, dadurch gekennzeichnet, daß die sich durch die Zuführung des Testmusters zu den vorbestimmten Schaltkreiselementen ergebenden Zustände in einem zweiten Schieberegister ge-

AT 971 013

309842/0352

speichert werden.

7. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß nach der Zuführung des Testmusters zu den vorbestimmten Elementen der logischen Schaltkreise weitere Testmuster über die Funktionseingänge in die Schaltungsanordnung eingegeben werden und daß die sich ergebenden Schaltkreiszustände an den Funktionsausgängen abgenommen werden.

λτ 971 O13 309 84 2/03 52