DE3727941C2

DE3727941C2 -

Info

Publication number: DE3727941C2
Application number: DE3727941A
Authority: DE
Inventors: Kazuhiro Sakashita; Satoru Kishida; Toshiaki Itami Hyogo Jp Hanibuchi
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1986-08-22
Filing date: 1987-08-21
Publication date: 1989-06-15
Also published as: KR900006158B1; JPH06105285B2; JPS6352074A; DE3727941A1; KR880009382A; US4825439A

Description

Die Erfindung betrifft eine integrierte Halbleiter-Logikschaltungsanordnung und insbesondere eine dort vorhandene Signalwählschaltung.

Zur Erläuterung des Hintergrundes der vorliegenden Erfindung wird zunächst auf Fig. 1 Bezug genommen, die ein Blockschaltbild einer bekannten integrierten Halbleiter-Logikschaltungsanordnung darstellt (die anschließend als integrierte Schaltungsanordnung bezeichnet wird). In Fig. 1 erhalten Eingabe-Zwischenspeicher (IB ₁-IB ₄) jeweils im Parallelbetrieb Eingangssignale, die von einer (nicht dargestellten) externen Signalspeiseeinheit den Eingangsklemmen (I ₁-I ₄) zugeführt werden, und die parallelen Ausgänge der Eingabe-Zwischenspeicher (IB ₁-IB ₄) werden anschließend einer Logikeinheit (LG) zugeführt, um dort einer logischen Signalverarbeitung unterzogen zu werden. Ausgangssignale (P ₁-P ₄) der Logikeinheit (LG) werden über Ausgabe-Zwischenspeicher (OB ₁-OB ₄) jeweils Ausgangsklemmen (O ₁-O ₄) zugeführt. Elektrische Leistung wird den vorausgehend aufgeführten Elementen über einen gemeinsamen Stromversorgungsanschluß und eine gemeinsame (nicht dargestellte) Stromversorgungsleitung zugeführt.

Für die Prüfung und Auswertung der integrierten Schaltungsanordnung wird diese an eine Prüfvorrichtung (die anschließend als Prüfer bezeichnet wird) angeschlossen, so daß ein Prüfmustersignal den Eingangsklemmen (I ₁-I ₄) zugeführt wird. Die Logik-Überprüfung der integrierten Schaltungsanordnung erfolgt abhängig von den ausgangsseitigen Logikpegeln an den Ausgangsklemmen (O ₁-O ₄), abhängig von der Eingabe des Prüfmustersignals.

Bei einer derartigen, vorausgehend beschriebenen, bekannten, integrierten Schaltungsanordnung ist die Änderung im Versorgungsstrom, die durch Änderungen in den Ausgabe-Logikpegeln der Ausgabe-Zwischenspeicher (OB ₁ bis OB ₄) verursacht sein kann, vergleichsweise größer als jene, die durch andere Schaltkreiselemente bedingt sein kann. Wenn daher eine grosse Anzahl Ausgangssignale ihre Logikpegel gleichzeitig entweder zu einem hohen Logikpegel (H) oder zu einem niedrigen Logikpegel (L) umschalten, ändert sich der Versorgungsstrom merklich, abhängig von dieser Umschaltung. Dies führt zu einer Änderung der Versorgungsspannung, die durch die vorausgehend beschriebene Einschwingänderung des Versorgungsstromes und eine verteilte Induktivität verursacht sein kann, die längs der Schaltkreiselemente vorhanden ist, und die auch Verbindungselemente zur Verbindung der zu prüfenden integrierten Schaltung mit dem Prüfer, Einspannvorrichtungen, wie beispielsweise eine Prüfkonsole und die Verdrahtung im Prüfer, mit umfassen.

Da die Logikpegel des Prüfmustersignals, das den Eingangsklemmen (I ₁-I ₄) zugeführt wird, abhängig von dem Pegel einer an einer gemeinsamen Klemme des Prüfers erscheinenden Spannung bestimmt werden, ist die Möglichkeit gegeben, daß die Änderung der Versorgungsspannung dem Prüfmustersignal als Störsignal überlagert wird, wodurch die eingangsseitige Betriebstoleranz der integrierten Schaltungsanordnung verringert wird. Im schlimmsten Falle führt dies zu einem Auftreten von Fehlern im Logikbetrieb der integrierten Schaltungsanordnung.

Um die vorausgehend beschriebenen Mängel zu überwinden, wird ein Prüfmustersignal derart bestimmt, daß es keine gleichzeitige Veränderung der Ausgangspegel der Ausgangssignale aus der integrierten Schaltungsanordnung verursacht. In diesem Falle muß jedoch ein derartiges Prüfmustersignal derart festgelegt werden, daß es dem logischen Verarbeitungszustand der zu prüfenden integrierten Schaltungsanordnung entspricht und ist deshalb nicht für den Einsatz in der Praxis geeignet. Die auf diese Weise aufgebaute integrierte Halbleiter-Logikschaltungsanordnung ist insofern nachteilig, als es erforderlich ist, den Eingangsklemmen der integrierten Schaltungsanordnung aufeinanderfolgend ein Prüfmustersignal zuzuführen, um hieraus die Logikpegel des Ausgangssignals zu bestimmen, ferner eine verhältnismäßig lange Zeitspanne erforderlich ist, um den Prüfvorgang durchzuführen, und eine Verringerung in der eingangsseitigen Betriebstoleranz als Folge der Änderung der Versorgungsspannung auftreten kann, die durch die plötzliche und gleichzeitige Veränderung der Ausgangssignalpegel in gleicher Potentialrichtung verursacht sein kann.

Im Hinblick auf die vorausgehend aufgeführten Nachteile und Schwierigkeiten bei den bekannten Vorrichtungen liegt der Erfindung die Aufgabe zugrunde, eine integrierte Halbleiter-Logikschaltungsanordnung zu schaffen, die eine Signalwählschaltung aufweist, welche in der Lage ist, die Logikpegel eines Ausgangssignals derselben frei einzustellen, um dadurch die für einen Prüfvorgang benötigte Zeitspanne zu verkürzen und die ferner in der Lage ist, das Auftreten einer Verringerung einer eingangsseitigen Betriebstoleranz zu vermeiden, die durch die gleichzeitige Änderung der Logikpegel der Ausgangssignale von den Ausgabe-Zwischenspeichern in gleicher Potentialrichtung verursacht wird.

Gemäß einer Ausführungsform der Erfindung sind Schieberegister, die jeweils eine Signalwahlfunktion haben und die in Kaskade geschaltet sind, jeweils an die Ausgangsklemmen einer Logikeinheit angeschlossen, die in der integrierten Halbleiter-Logikschaltungsanordnung enthalten ist, und ferner sind jeweils Zwischenspeicherschaltungen zwischen den Schieberegistern und den Ausgabe-Zwischenspeichern der integrierten Schaltungsanordnung angeschlossen.

Mit einer erfindungsgemäßen integrierten Halbleiter-Logikschaltungsanordnung, die mit den Schieberegistern und den Zwischenspeicherschaltungen ausgestattet ist, kann ein paralleles Ausgangssignal von der Logikeinheit in einem seriellen Betrieb von einer Ausschiebeklemme der integrierten Schaltungsanordnung ausgegeben werden und Logik-Eingangssignale, die durch die Einschiebeklemmen der Schieberegister zugeführt werden, können in den Zwischenspeicherschaltungen gespeichert werden, so daß es möglich ist, die Ausgangspegel der Ausgangssignale aus den Ausgabepuffern unverändert zu halten, selbst wenn sich die Logikpegel der Ausgangssignale aus der Logikeinheit verändern.

Zu diesem Zweck ist es möglich, die Logikpegel der Parallelausgangssignale aus den Ausgabe-Zwischenspeichern an einer gleichzeitigen Änderung zu hindern. Da ferner die Logikpegel der Ausgangssignale aus den Ausgabe-Zwischenspeichern willkürlich bestimmt werden können, indem die Logikpegel der Logik-Eingangssignale zu den Einschiebeklemmen der Shift-Register willkürlich eingestellt werden, ist es unnötig, den jeweiligen Eingangsklemmen der Logikeinheit ein Prüfmustersignal zuzuführen, um die Logikpegel des Ausgangssignals während einer Prüfung der integrierten Schaltung zu bestimmen, was zu einer Verkürzung der Prüfzeit führt.

Die eingangs genannte Aufgabenstellung wird durch eine integrierte Halbleiter-Logikschaltungsanordnung gelöst, mit:

- einer Logik-Einheit mit mehreren parallelen Ausgangsklemmen zur Lieferung erster Signale im Parallelbetrieb, abhängig von der Schaltungsanordnung zugeführten Eingangssignalen,
- einer Signalwählvorrichtung, die mit der Logik-Einheit zwecks Aufnahme des ersten Signale verbunden ist und die mit einer Vorrichtung zur Erzeugung serieller Daten verbunden ist, um ein zweites Signal in seriellem Betrieb zu empfangen, wobei die Signalwählvorrichtung ein drittes Signal im seriellen Betrieb an einer seriellen Ausgangsklemme der Schaltungsanordnung liefert, sowie ferner vierte Signale im Parallelbetrieb,
- einer Speichervorrichtung zur zeitweiligen Speicherung der vierten Signale aus der Signalwählvorrichtung, und
- einer Vorrichtung zur Steuerung der Betriebsarten der Signalwählvorrichtung und der Speichervorrichtung, wobei in einer ersten Betriebsart die ersten Signale von der Schaltungsanordnung als Ausgangssignale ausgegeben werden, und in einer zweiten Betriebsart die ersten Signale als drittes serielles Signal von der seriellen Ausgangsklemme ausgegeben werden und die Logikpegel der Ausgangssignale der Schaltungsanordnung bei serieller Betriebsweise unverändert gehalten werden.

Die vorausgehend aufgeführte Aufgabenstellung, Merkmale und Vorteile der Erfindung ergeben sich im einzelnen aus der anschließenden Beschreibung in Verbindung mit den anliegenden Zeichnungen, in denen eine bevorzugte Ausführungsform der Erfindung als Ausführungsbeispiel dargestellt ist.

In den Zeichnungen zeigen:

Fig. 1 ein Schaltbild einer bekannten integrierten Halbleiter- Logikschaltungsanordnung,

Fig. 2 ein Schaltbild eines Ausführungsbeispiels einer erfindungsgemäßen integrierten Halbleiter-Logikschaltungsanordnung,

Fig. 3 eine Zeitablaufdarstellung zur Erläuterung des Betriebes der in Fig. 2 dargestellten Anordnung, und

Fig. 4 ein Schaltbild eines Ausführungsbeispiels der in Fig. 2 dargestellten Schieberegister (SR ₁-SR ₄).

Eine bevorzugte Ausführungsform der Erfindung wird anschließend unter Bezugnahme auf die Fig. 2 bis 4 beschrieben.

Fig. 2 ist ein Schaltbild, das die bevorzugte Ausführungsform der Erfindung darstellt und Fig. 3 ist eine Zeitablaufdarstellung, die die Signalwellenformen angibt, die in der Ausführungsform der Fig. 2 auftreten.

In Fig. 2 werden durch die Bezugszeichen (SR ₁-SR ₄) jeweils Schieberegister bezeichnet, deren Schaltungsaufbau in Fig. 4 dargestellt ist. (L ₁ bis L ₄) bezeichnen Sperren, von denen jede eine Signalübertragungsfunktion hat; (C ₁ bis C ₄) bezeichnen Eingangsklemmen zum Empfang von Steuersignalen; (SI) bezeichnet Einschiebeklemmen zur Aufnahme von Logik-Eingangssignalen; und (B ₁ bis B ₅) bezeichnen Eingabe-Zwischenspeicher.

In Fig. 2 haben Schaltkreiselemente, die mit jenen der Fig. 1 identisch sind oder ihnen entsprechen, die gleichen Bezugszeichen oder -zahlen.

In Fig. 4 bezeichnen die Bezugszeichen (TR ₁, TR ₂) Torschaltungen; (Inv ₁, Inv ₂) bezeichnen eine Sperre (LT) bildende Inverter und (L ₅) bezeichnet eine Datensperre.

Es wird nunmehr die Betriebsweise der in den Fig. 2 und 4 dargestellten Schaltung beschrieben.

Jedes der Schieberegister (SR ₁ bis SR ₄) arbeitet in nachfolgender Weise. Hat ein der Eingangsklemme (C ₄) zugeführtes Normalbetriebssignal (NM) einen "L"-Pegel, so wird eine Eingabe serieller Daten (SD) zur Einschiebeklemme (SI) in der Sperre (LT) mit einem der Eingangsklemme (C ₁) zugeführten Umschaltbetriebssignal (SM) synchronisiert. Hat andererseits das Umschaltbetriebssignal (SM) einen "L"-Pegel, so wird ein Ausgangssignal (P ₁, P ₂, P ₃, P ₄) aus der Logikschaltung (LG), das der Klemme (D) zugeführt wird, in der Sperre (LT) mit dem Normalbetriebssignal (NM) aus der Eingangsklemme (C ₄) synchronisiert. Dem Signal, das in der Sperre (LT) gehalten worden ist, wird dann die Übertragung zur Datensperre (L ₅) gestattet, synchron mit einem Eingangssignal (T ₂), das der Eingangsklemme (C ₂) zugeführt wird, um dort gehalten zu werden. Das in der Datensperre (L ₅) gehaltene Signal wird zur folgenden Sperre (L ₁, L ₂, L ₃, L ₄) übertragen, synchron mit einem der Eingangsklemme (C ₃) zugeführten Eingangssignal (T ₃), um dort gehalten zu werden.

In der in Fig. 2 dargestellten Anordnung wird während des Normalbetriebes (nicht des Prüfbetriebes) das der Eingangsklemme (C ₁) zugeführte Umschaltbetriebssignal (SM) auf "L"-Pegel eingestellt, während die Eingangssignale (T ₂, T ₃), die jeweils den Eingangsklemmen (C ₂, C ₃) zugeführt werden, sowie das der Eingangsklemme (C ₄) zugeführte Normalbetriebssignal (NM) auf "H"-Pegel eingestellt werden. Infolgedessen wird die Übertragung der Ausgangssignale (P ₁, P ₂, P ₃ oder P ₄) die den Ausgang der Logikeinheit (LG) darstellen, von der Eingangsklemme (D) zur Ausgangsklemme (Q) in jedem der Schieberegister (SR ₁-SR ₄) zugelassen. Ferner wird in den jeweiligen Sperren (L ₁-L ₄) den Ausgangssignalen der jeweiligen Schieberegister (SR ₁-SR ₄), die den Eingangsklemmen der Sperren (L ₁- L ₄) zugeführt werden, gestattet, durch diese zu den Ausgangsklemmen (Q) derselben hindurchzutreten. Infolgedessen können die Ausgangssignale (P ₁-P ₄) aus der Logikeinheit (LG) zu den Ausgangsklemmen (O ₁-O ₄) der Schaltung, unabhängig vom Vorliegen des Prüfers, übertragen werden und es wird daher eine gewünschte normale Betriebsweise der Schaltungsanordnung durchgeführt. Insbesondere sind wenn die Ausgangssignale (P ₁-P ₄) jeweils gemäß Fig. 3 einen "H"-, "L"-, "L"- und "H"-Pegel aufweisen, die Ausgangspegel der Signale aus den Zwischenspeichern (OB ₁-OB ₄) ebenfalls auf "H"-, "L"-, "L"- und "H"-Pegel.

Es wird nunmehr der Betrieb beschrieben, wenn das der Eingangsklemme (C ₄) zugeführte Normalbetriebssignal (NM) auf "L"-Pegel eingestellt wird. Da in diesem Falle die Zuführung der Ausgangssignale (P ₁-P ₄) aus der Logikeinheit durch die Torschaltung (TR ₁) gesperrt ist, wird durch Zuführung von Eingangssignalen als Taktsignal zu den Eingangsklemmen (C ₁, C ₂) erreicht, Logik-Eingangssignale durch die Einschiebeklemmen (SI) einzuschieben oder sie durch die Ausgangsklemmen (Q) auszuschieben.

Wird das Normalbetriebssignal (NM) auf "L"-Pegel eingestellt, so werden die Ausgangssignale (P ₁-P ₄) aus der Logikeinheit (LG) in den Sperren (LT) der jeweiligen Schieberegister (SR ₁-SR ₄) gehalten. Anschließend werden nach Zuführung des folgenden Taktsignals (T ₂) zur Eingangsklemme (C ₂) die Signale (P ₁-P ₄) zu den Datensperren (L ₅) gefördert und dort gehalten. Gleichzeitig wird das Ausgangssignal (P ₁) ("H"-Pegel in Fig. 2e) von der Ausgangsklemme (SO) ausgegeben.

Es sei angenommen, daß ein serielles Eingangssignal mit "H"-, "H"-, "L"- und "L"-Pegel in dieser Reihenfolge der Einschiebeklemme (SI) zugeführt wird, und wenn das der Eingangsklemme (C ₁) zugeführte Taktsignale (SM) einmal fortschreitet, das Logik-Eingangsignal mit "H"-Pegel von der Einschiebeklemme (SI) zur Sperre (LT) des Schieberegisters (SR ₄) gefördert und dort gehalten wird. Gleichzeitig werden den Sperren (LT) der Schieberegister (SR ₃-SR ₁) jeweils die Ausgangssignale (P ₄-P ₂) zugeführt. Das heißt, die Signale mit "H"-, "L"- und "L"-Pegeln werden in den Sperren (LT) der Schieberegister (SR ₃-SR ₁) in dieser Reihenfolge gehalten. Wie vorausgehend beschrieben wurde, können durch abwechselnde Zufuhr der Taktsignale mit "H"-Pegel an die Eingangsklemmen (C ₁, C ₂) die Logik-Eingabesignale mit "H"-, "H"-, "L"- und "L"-Pegel, die den Einschiebeklemmen der Schieberegister (SR ₁-SR ₄) in dieser Reihenfolge zugeführt werden, jeweils in deren Datensperren (L ₅) gehalten werden. Gleichzeitig können die Ausgangssignale (P ₁-P ₄) aus der Logikeinheit (LG) von der Ausgangsklemme (SO) in seriellem Betrieb ausgelesen werden.

Gemäß Fig. 2 können nach Zufuhr des nächsten Taktsignals (T ₂) die Signale, die in den Datensperren (L ₅) jeweils der Schieberegister (SR ₁-SR ₄) gehalten worden sind, über die jeweiligen Ausgangsklemmen (Q) ausgegeben werden, wodurch sich Änderungen der Logikpegel ergeben. In diesem Falle werden jedoch, falls das der Eingangsklemme (C ₃) zugeführte Eingangssignal (T ₃) auf "L"-Pegel eingestellt wird, die Ausgangspegel der Zwischenspeicher (OB ₁-OB ₄) kontinuierlich jeweils auf Pegeln gehalten, die die gleichen sind, wie sie bei Zuführung des vorausgehenden Taktsignals (T ₂) erhalten wurden. Wird andererseits das Eingangssignal (T ₃) der Eingangsklemme (C ₃) gemäß Fig. 2 als neues Taktsignal zugeführt, so können die Signale mit "H"-, "H"-, "L"- und "L"-Pegel, die in den Datensperren (L ₅) der Schieberegister (SR ₁-SR ₄) gehalten worden sind, den Sperren (L ₁- L ₄) zugeführt und dort gehalten werden. Infolgedessen können die Signale mit "H"-, "H"-, "L"- und "L"-Pegel jeweils als Ausgänge (Q ₁-Q ₄) von den Ausgangsklemmen (O ₁-O ₄) ausgegeben werden.

Zwar wird in der vorausgehend beschriebenen Ausführungsform eine Datensperre als Zwischenspeicherschaltung verwendet, jedoch sind diesbezüglich Abänderungen möglich. Das heißt, eine andere Logikschaltung, die die gleiche Funktion aufweist, kann zur Durchführung derselben Funktion der integrierten Schaltungsanordnung verwendet werden.

Obgleich ein spezifisches Beispiel des erfindungsgemäß verwendeten Schieberegisters in Fig. 4 dargestellt wurde, kann ferner das Schieberegister auch durch eine andere Logikschaltung mit der gleichen Schiebefunktion ersetzt werden. Wie aus der vorausgehenden Beschreibung hervorgeht, werden erfindungsgemäß ein Schieberegister und eine Zwischenspeicherschaltung zwischen einer Ausgangsklemme einer Logikeinheit und einem Ausgabe-Zwischenspeicher, der der Ausgangsklemme zugeordnet ist, verwendet, wobei die Schieberegister in Kaskade verbunden sind. Mit einer derartigen, vorausgehend beschriebenen Schaltungsanordnung ist es möglich, den Parallelausgang aus der Logikeinheit in einem seriellen Betrieb durch die Funktion der Schieberegister auszulesen, unter der Bedingung, daß die Ausgangspegel, die an den Ausgangsklemmen einer integrierten Halbleiter-Logikschaltungsanordnung erscheinen, unverändert gehalten werden. Infolgedessen ist keine Möglichkeit vorhanden, daß sich die Ausgangspegel der integrierten Schaltungsanordnung gleichzeitig in gleicher Potentialrichtung ändern, wodurch eine unerwünschte Änderung des Versorgungsstroms beseitigt wird. Ferner wird die Änderung der Versorgungsspannung ebenfalls unterdrückt, wodurch ein Auftreten von Fehlern im Betrieb der integrierten Schaltungsanordnung verhindert wird. Da ferner über die Schieberegister ein willkürliches Signal in den Zwischenspeicherschaltungen gehalten werden kann, ist es möglich, die Logik-Ausgangspegel des Ausgangssignals von den Ausgabe-Zwischenspeichern auf gewünschte Pegel einzustellen. Daher ist es unnötig, der integrierten Schaltungsanordnung ein Fehlsignal zur Prüfung der integrierten Schaltungsanordnung zuzuführen. Dies führt zu einer Verkürzung der für den Prüfvorgang erforderlichen Zeit.

Claims

1. Integrierte Halbleiter-Logikschaltungsanordnung, mit

- einer Logik-Einheit (LG) mit mehreren parallelen Ausgangsklemmen zur Lieferung erster Signale (P ₁ bis P ₄) im Parallelbetrieb, abhängig von der Schaltungsanordnung zugeführten Eingangssignalen,
- einer Signalwählvorrichtung (SR ₁ bis SR ₄), die mit der Logik-Einheit (LG) zwecks Aufnahme der ersten Signale verbunden ist und die mit einer Vorrichtung zur Erzeugung serieller Daten verbunden ist, um ein zweites Signal (SD) in seriellem Betrieb zu empfangen, wobei die Signalwählvorrichtung ein drittes Signal im seriellen Betrieb an einer seriellen Ausgangsklemme (Q) der Schaltungsanordnung liefert, sowie ferner vierte Signale im Parallelbetrieb,
- einer Speichervorrichtung (L ₁ bis L ₄) zur zeitweiligen Speicherung der vierten Signale aus der Signalwählvorrichtung, und
- einer Vorrichtung zur Steuerung der Betriebsarten der Signalwählvorrichtung (SR ₁ bis SR ₄) und der Speichervorrichtung (L ₁ bis L ₄), wobei in einer ersten Betriebsart die ersten Signale (P ₁ bis P ₄) von der Schaltungsanordnung als Ausgangssignale (Q ₁ bis Q ₄) ausgegeben werden, und in einer zweiten Betriebsart die ersten Signale (P ₁ bis P ₄) als drittes serielles Signal von der seriellen Ausgangsklemme (Q) abgegeben werden und die Logikpegel eines Ausgangssignale (Q ₁ bis Q ₄) der Schaltungsanordnung bei serieller Betriebsweise unverändert gehalten werden.

2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Speichervorrichtung (L ₁ bis L ₅) die vierten Ausgangssignale als (Q ₁ bis Q ₄) als parallelen Ausgang der Schaltungsanordnung, abhängig von einem Steuersignal (T ₃) der Steuervorrichtung erzeugt.

3. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Signalwählvorrichtung (SR ₁ bis SR ₄) eine Anzahl Schieberegister umfaßt, die in Kaskade geschaltet sind, und daß die Schieberegister jeweils mit den Ausgangsklemmen der Logikeinheit (LG) verbunden sind.

4. Schaltungsanordnung nach Anspruch 3, dadurch gekennzeichnet, daß die Signalwählvorrichtung (SR ₁ bis SR ₄) eine entsprechende Anzahl von Datensperrschaltungen (L 5) aufweist, die jeweils mit den Schieberegistern verbunden sind, um die vierten Signale aufzunehmen.