DE3727941A1 - Integrierte halbleiter-logikschaltungsanordnung - Google Patents

Integrierte halbleiter-logikschaltungsanordnung

Info

Publication number
DE3727941A1
DE3727941A1 DE19873727941 DE3727941A DE3727941A1 DE 3727941 A1 DE3727941 A1 DE 3727941A1 DE 19873727941 DE19873727941 DE 19873727941 DE 3727941 A DE3727941 A DE 3727941A DE 3727941 A1 DE3727941 A1 DE 3727941A1
Authority
DE
Germany
Prior art keywords
signal
output
circuit arrangement
parallel
logic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19873727941
Other languages
English (en)
Other versions
DE3727941C2 (de
Inventor
Kazuhiro Sakashita
Satoru Kishida
Toshiaki Hanibuchi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE3727941A1 publication Critical patent/DE3727941A1/de
Application granted granted Critical
Publication of DE3727941C2 publication Critical patent/DE3727941C2/de
Granted legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318541—Scan latches or cell details
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Dram (AREA)

Description

Die Erfindung betrifft eine integrierte Halbleiter-Logikschaltungsanordnung und insbesondere eine dort vorhandene Signalwählschaltung.
Zur Erläuterung des Hintergrundes der vorliegenden Erfindung wird zunächst auf Fig. 1 Bezug genommen, die ein Blockschaltbild einer bekannten integrierten Halbleiter-Logikschaltungsanordnung darstellt (die anschliessend als integrierte Schaltungsanordnung bezeichnet wird). In Fig. 1 erhalten Eingabe-Zwischenspeicher (IB 1-IB 4) jeweils im Parallelbetrieb Eingangssignale, die von einer (nicht dargestellten) externen Signalspeiseeinheit den Eingangsklemmen (I 1-I 4) zugeführt werden, und die parallelen Ausgänge der Eingabe-Zwischenspeicher (IB 1-IB 4) werden anschliessend einer Logikeinheit (LG) zugeführt, um dort einer logischen Signalverarbeitung unterzogen zu werden. Ausgangssignale (P 1-P 4) der Logikeinheit (LG) werden über Ausgabe-Zwischenspeicher (OB 1-OB 4) jeweils Ausgangsklemmen (O 1-O 4) zugeführt. Elektrische Leistung wird den vorausgehend aufgeführten Elementen über einen gemeinsamen Stromversorgungsanschluss und eine gemeinsame (nicht dargestellte) Stromversorgungsleitung zugeführt.
Für die Prüfung und Auswertung der integrierten Schaltungsanordnung wird diese an eine Prüfvorrichtung (die anschliessend als Prüfer bezeichnet wird) angeschlossen, so dass ein Prüfmustersignal den Eingangsklemmen (I 1-I 4) zugeführt wird und die Logik-Überprüfung der integrierten Schaltungsanordnung erfolgt abhängig von den ausgangsseitigen Logikpegeln an den Ausgangsklemmen (O 1-O 4), abhängig von der Eingabe des Prüfmustersignals.
Bei einer derartigen, vorausgehend beschriebenen, bekannten, integrierten Schaltungsanordnung ist die Änderung im Versorgungsstrom, die durch Änderungen in den Ausgabe-Logikpegeln der Ausgabe-Zwischenspeicher (OB 1-OB 4) verursacht sein kann, vergleichsweise grösser als jene, die durch andere Schaltkreiselemente bedingt sein kann. Wenn daher eine grosse Anzahl Ausgangssignale ihre Logikpegel gleichzeitig entweder zu einem hohen Logikpegel (H) oder zu einem niedrigen Logikpegel (L) umschalten, ändert sich der Versorgungsstrom merklich, abhängig von dieser Umschaltung. Dies führt zu einer Änderung der Versorgungsspannung, die durch die vorausgehend beschriebene Einschwingänderung des Versorgungsstromes und eine verteilte Induktivität verursacht sein kann, die längs der Schaltkreiselemente vorhanden ist, und die auch Verbindungselemente zur Verbindung der zu prüfenden integrierten Schaltung mit dem Prüfer, Einspannvorrichtungen, wie beispielsweise eine Prüfkonsole und die Verdrahtung im Prüfer, mit umfassen.
Da die Logikpegel des Prüfmustersignals, das den Eingangsklemmen (I 1-I 4) zugeführt wird, abhängig von dem Pegel einer an einer gemeinsamen Klemme des Prüfers erscheinenden Spannung bestimmt werden, ist die Möglichkeit gegeben, dass die Änderung der Versorgungsspannung dem Prüfmustersignal als Störsignal überlagert wird, wodurch die eingangsseitige Betriebstoleranz der integrierten Schaltungsanordnung verringert wird. Im schlimmsten Falle führt dies zu einem Auftreten von Fehlern im Logikbetrieb der integrierten Schaltungsanordnung.
Um die vorausgehend beschriebenen Mängel zu überwinden, wird ein Prüfmustersignal derart bestimmt, dass es keine gleichzeitige Veränderung der Ausgangspegel der Ausgangssignale aus der integrierten Schaltungsanordnung verursacht. In diesem Falle muss jedoch ein derartiges Prüfmustersignal derart festgelegt werden, dass es dem logischen Verarbeitungszustand der zu prüfenden integrierten Schaltungsanordnung entspricht und ist deshalb nicht für den Einsatz in der Praxis geeignet. Die auf diese Weise aufgebaute integrierte Halbleiter-Logikschaltungsanordnung ist insofern nachteilig, als es erforderlich ist, den Eingangsklemmen der integrierten Schaltungsanordnung aufeinanderfolgend ein Prüfmustersignal zuzuführen, um hieraus die Logikpegel des Ausgangssignals zu bestimmen, ferner eine verhältnismässig lange Zeitspanne erforderlich ist, um den Prüfvorgang durchzuführen, und eine Verringerung in der eingangsseitigen Betriebstoleranz als Folge der Änderung der Versorgungsspannung auftreten kann, die durch die plötzliche und gleichzeitige Veränderung der Ausgangssignalpegel in gleicher Potentialrichtung verursacht sein kann.
Im Hinblick auf die vorausgehend aufgeführten Nachteile und Schwierigkeiten bei den bekannten Vorrichtungen liegt der Erfindung die Aufgabe zugrunde, eine integrierte Halbleiter-Logikschaltungsanordnung zu schaffen, die eine Signalwählschaltung aufweist, welche in der Lage ist, die Logikpegel eines Ausgangssignals derselben frei einzustellen, um dadurch die für einen Prüfvorgang benötigte Zeitspanne zu verkürzen und die ferner in der Lage ist, das Austreten einer Verringerung einer eingangsseitigen Betriebstoleranz zu vermeiden, die durch die gleichzeitige Änderung der Logikpegel der Ausgangssignale von den Ausgabe-Zwischenspeichern in gleicher Potentialrichtung verursacht wird.
Gemäss einer Ausführungsform der Erfindung sind Schieberegister, die jeweils eine Signalwahlfunktion haben und die in Kaskade geschaltet sind, jeweils an die Ausgangsklemmen einer Logikeinheit angeschlossen, die in der integrierten Halbleiter-Logikschaltungsanordnung enthalten ist, und ferner sind jeweils Zwischenspeicherschaltungen zwischen den Schieberegistern und den Ausgabe-Zwischenspeichern der integrierten Schaltungsanordnung angeschlossen.
Mit einer erfindungsgemässen integrierten Halbleiter-Logikschaltungsanordnung, die mit den Schieberegistern und den Zwischenspeicherschaltungen ausgestattet ist, kann ein paralleles Ausgangssignal von der Logikeinheit in einem seriellen Betrieb von einer Ausschiebeklemme der integrierten Schaltungsanordnung ausgegeben werden und Logik-Eingangssignale, die durch die Einschiebeklemmen der Schieberegister zugeführt werden, können in den Zwischenspeicherschaltungen gespeichert werden, so dass es möglich ist, die Ausgangspegel der Ausgangssignale aus den Ausgabepuffern unverändert zu halten, selbst wenn sich die Logikpegel der Ausgangssignale aus der Logikeinheit verändern.
Zu diesem Zweck ist es möglich, die Logikpegel der Parallelausgangssignale aus den Ausgabe-Zwischenspeichern an einer gleichzeitigen Änderung zu hindern. Da ferner die Logikpegel der Ausgangssignale aus den Ausgabe-Zwischenspeichern willkürlich bestimmt werden können, indem die Logikpegel der Logik-Eingangssignale zu den Einschiebeklemmen der Shift-Register willkürlich eingestellt werden, ist es unnötig, den jeweiligen Eingangsklemmen der Logikeinheit ein Prüfmustersignal zuzuführen, um die Logikpegel des Ausgangssignals während einer Prüfung der integrierten Schaltung zu bestimmen, was zu einer Verkürzung der Prüfzeit führt.
Die eingangs genannte Aufgabenstellung wird durch eine integrierte Halbleiter-Logikschaltungsanordnung gelöst, die erfindungsgemäss gekennzeichnet ist durch: eine Logik-Einheit mit einer Anzahl Ausgangsklemmen zur Lieferung eines ersten Signals im Parallelbetrieb, abhängig von einem der Schaltungsanordnung zugeführten Eingangssignal; eine Signalwählvorrichtung, die mit der Logik-Einheit zwecks Aufnahme des ersten Parallelsignals verbunden ist und die mit einer Vorrichtung zur Erzeugung serieller Daten verbunden ist, um ein zweites Signal in seriellem Betrieb zu empfangen, wobei die Signalwählvorrichtung ein drittes Signal im seriellen Betrieb an einer seriellen Ausgangsklemme der Schaltungsanordnung liefert, sowie ferner ein viertes Signal im Parallelbetrieb; eine Speichervorrichtung zur zeitweiligen Speicherung des vierten Parallelsignals aus der Signalwählvorrichtung; und eine Vorrichtung zur Steuerung der Signalwählvorrichtung und der Speichervorrichtung in solcher Weise, dass das erste Parallelsignal in einer ersten Betriebsart von der Schaltungsanordnung als Ausgangssignal ausgegeben werden kann, wobei die Steuervorrichtung die Signalwählvorrichtung und die Speichervorrichtung ferner in solcher Weise steuert, dass das erste Parallelsignal als drittes serielles Signal von der seriellen Signalausgangsklemme ausgegeben werden kann und die Logikpegel eines Ausgangssignals der Schaltungsanordnung bei serieller Betriebsweise unverändert gehalten werden.
Die vorausgehend aufgeführte Aufgabenstellung sowie weitere Aufgabenstellungen, Merkmale und Vorteile der Erfindung ergeben sich im einzelnen aus der anschliessenden Beschreibung in Verbindung mit den anliegenden Zeichnungen, in denen eine bevorzugte Ausführungsform der Erfindung als Ausführungsbeispiel dargestellt ist.
In den Zeichnungen zeigen:
Fig. 1 ein Schaltbild einer bekannten integrierten Halbleiter- Logikschaltungsanordnung,
Fig. 2 ein Schaltbild eines Ausführungsbeispiels einer erfindungsgemässen integrierten Halbleiter-Logikschaltungsanordnung,
Fig. 3 eine Zeitablaufdarstellung zur Erläuterung des Betriebes der in Fig. 2 dargestellten Anordnung, und
Fig. 4 ein Schaltbild eines Ausführungsbeispiels der in Fig. 2 dargestellten Schieberegister (SR 1-SR 4).
Eine bevorzugte Ausführungsform der Erfindung wird anschliessend unter Bezugnahme auf die Fig. 2 bis 4 beschrieben.
Fig. 2 ist ein Schaltbild, das die bevorzugte Ausführungsform der Erfindung darstellt und Fig. 3 ist eine Zeitablaufdarstellung, die die Signalwellenformen angibt, die in der Ausführungsform der Fig. 2 auftreten.
In Fig. 2 werden durch die Bezugszeichen (SR 1-SR 4) jeweils Schieberegister bezeichnet, deren Schaltungsaufbau in Fig. 4 dargestellt ist. (L 1-L 4) bezeichnen Sperren, von denen jede eine Signalübertragungsfunktion hat; (C 1-C 4) bezeichnen Eingangsklemmen zum Empfang von Steuersignalen; (SI) bezeichnet Einschiebeklemmen zur Aufnahme von Logik-Eingangssignalen; und (B 1-B 5) bezeichnen Eingabe-Zwischenspeicher.
In Fig. 2 haben Schaltkreiselemente, die mit jenen der Fig. 1 identisch sind oder ihnen entsprechen, die gleichen Bezugszeichen oder -zahlen.
In Fig. 4 bezeichnen die Bezugszeichen (TR 1, TR 2) Torschaltungen; (Inv 1, Inv 2) bezeichnen eine Sperre (LT) bildende Inverter und (L 5) bezeichnet eine Datensperre.
Es wird nunmehr die Betriebsweise der in den Fig. 2 und 4 dargestellten Schaltung beschrieben.
Jedes der Schieberegister (SR 1-SR 4) arbeitet in nachfolgender Weise. Hat ein der Eingangsklemme (C 4) zugeführtes Normalbetriebssignal (NM) einen "L"-Pegel, so wird eine Eingabe serieller Daten (SD) zur Einschiebeklemme (SI) in der Sperre (LT) synchron mit einem der Eingangsklemme (C 1) zugeführten Umschaltbetriebssignal (SM) gehalten. Hat andererseits das Umschaltbetriebssignal (SM) einen "L"-Pegel, so wird ein Ausgangssignal (P 1, P 2, P 3, P 4) aus der Logikeinheit (LG), das der Klemme (D) zugeführt wird, in der Sperre (LT) synchron mit dem Normalbetriebssignal (NM) aus der Eingangsklemme (C 4) gehalten. Dem Signal, das in der Sperre (LT) gehalten worden ist, wird dann die Übertragung zur Datensperre (L 5) gestattet, synchron mit einem Eingangssignal (T 2), das der Eingangsklemme (C 2) zugeführt wird, um dort gehalten zu werden. Das in der Datensperre (L 5) gehaltene Signal wird zur folgenden Sperre (L 1, L 2, L 3, L 4) übertragen, synchron mit einem der Eingangsklemme (C 3) zugeführten Eingangssignal (T 3), um dort gehalten zu werden.
In der in Fig. 2 dargestellten Anordnung wird während des Normalbetriebes (nicht des Prüfbetriebes) das der Eingangsklemme (C 1) zugeführte Umschaltbetriebssignal (SM) auf "L"-Pegel eingestellt, während die Eingangssignale (T 2, T 3), die jeweils den Eingangsklemmen (C 2, C 3) zugeführt werden, sowie das der Eingangsklemme (C 4) zugeführte Normalbetriebssignal (NM) auf "H"-Pegel eingestellt werden. Infolgedessen wird die Übertragung der Ausgangssignale (P 1, P 2, P 3 oder P 4) die den Ausgang der Logikeinheit (LG) darstellen, von der Eingangsklemme (D) zur Ausgangsklemme (Q) in jedem der Schieberegister (SR 1-SR 4) zugelassen. Ferner wird in den jeweiligen Sperren (L 1-L 4) den Ausgangssignalen der jeweiligen Schieberegister (SR 1-SR 4), die den Eingangsklemmen der Sperren (L 1- L 4) zugeführt werden, gestattet, durch diese zu den Ausgangsklemmen (Q) derselben hindurchzutreten. Infolgedessen können die Ausgangssignale (P 1-P 4) aus der Logikeinheit (LG) zu den Ausgangsklemmen (O 1-O 4) der Schaltung, unabhängig vom Vorliegen des Prüfers, übertragen werden und es wird daher eine gewünschte normale Betriebsweise der Schaltungsanordnung durchgeführt. Insbesondere sind wenn die Ausgangssignale (P 1-P 4) jeweils gemäss Fig. 3 einen "H"-, "L"-, "L"- und "H"-Pegel aufweisen, die Ausgangspegel der Signale aus den Zwischenspeichern (OB 1-OB 4) ebenfalls auf "H"-, "L"-, "L"- und "H"-Pegel.
Es wird nunmehr der Betrieb beschrieben, wenn das der Eingangsklemme (C 4) zugeführte Normalbetriebssignal (NM) auf "L"-Pegel eingestellt wird. Da in diesem Falle die Zuführung der Ausgangssignale (P 1-P 4) aus der Logikeinheit durch die Torschaltung (TR 1) gesperrt ist, wird durch Zuführung von Eingangssignalen als Taktsignal zu den Eingangsklemmen (C 1, C 2) erreicht, Logik-Eingangssignale durch die Einschiebeklemmen (SI) einzuschieben oder sie durch die Ausgangsklemme (Q) auszuschieben.
Wird das Normalbetriebssignal (NM) auf "L"-Pegel eingestellt, so werden die Ausgangssignale (P 1-P 4) aus der Logikeinheit (LG) in den Sperren (LT) der jeweiligen Schieberegister (SR 1-SR 4) gehalten. Anschliessend werden nach Zuführung des folgenden Taktsignals (T 2) zur Eingangsklemme (C 2) die Signale (P 1-P 4) zu den Datensperren (L 5) gefördert und dort gehalten. Gleichzeitig wird das Ausgangssingal (P 1) ("H"-Pegel in Fig. 2e) von der Ausgangsklemme (SO) ausgegeben.
Es sei angenommen, dass ein serielles Eingangssignal mit "H"-, "H"-, "L"- und "L"-Pegel in dieser Reihenfolge der Einschiebeklemme (SI) zugeführt wird, und wenn das der Eingangsklemme (C 1) zugeführte Taktsignale (SM) einmal fortschreitet, das Logik-Eingangsignal mit "H"-Pegel von der Einschiebeklemme (SI) zur Sperre (LT) des Schieberegisters (SR 4) gefördert und dort gehalten wird. Gleichzeitig werden den Sperren (LT) der Schieberegister (SR 3-SR 1) jeweils die Ausgangssignale (P 4-P 2) zugeführt. Das heisst, die Signale mit "H"-, "L"- und "L"-Pegeln werden in den Sperren (LT) der Schieberegister (SR 3-SR 1) in dieser Reihenfolge gehalten. Wie vorausgehend beschrieben wurde, können durch abwechselnde Zufuhr der Taktsignale mit "H"-Pegel an die Eingangsklemmen (C 1, C 2) die Logik-Eingabesignale mit "H"-, "H"-, "L"- und "L"-Pegel, die den Einschiebeklemmen der Schieberegister (SR 1-SR 4) in dieser Reihenfolge zugeführt werden, jeweils in deren Datensperren (L 5) gehalten werden. Gleichzeitig können die Ausgangssignale (P 1-P 4) aus der Logikeinheit (LG) von der Ausgangsklemme (SO) in seriellem Betrieb ausgelesen werden.
Gemäss Fig. 2 können nach Zufuhr des nächsten Taktsignals (T 2) die Signale, die in den Datensperren (L 5) jeweils der Schieberegister (SR 1-SR 4) gehalten worden sind, über die jeweiligen Ausgangsklemmen (Q) ausgegeben werden, wodurch sich Änderungen der Logikpegel ergeben. In diesem Falle werden jedoch, falls das der Eingangsklemme (C 3) zugeführte Eingangssignal (T 3) auf "L"-Pegel eingestellt wird, die Ausgangspegel der Zwischenspeicher (OB 1-OB 4) kontinuierlich jeweils auf Pegeln gehalten, die die gleichen sind, wie sie bei Zuführung des vorausgehenden Taktsignals (T 2) erhalten wurden. Wird andererseits das Eingangssignal (T 3) der Eingangsklemme (C 3) gemäss Fig. 2 als neues Taktsignal zugeführt, so können die Signale mit "H"-, "H"-, "L"- und "L"-Pegel, die in den Datensperren (L 5) der Schieberegister (SR 1-SR 4) gehalten worden sind, den Sperren (L 1- L 4) zugeführt und dort gehalten werden. Infolgedessen können die Signale mit "H"-, "H"-, "L"- und "L"-Pegel jeweils als Ausgänge (Q 1-Q 4) von den Ausgangsklemmen (O 1-O 4) ausgegeben werden.
Zwar wird in der vorausgehend beschriebenen Ausführungsform eine Datensperre als Zwischenspeicherschaltung verwendet, jedoch sind diesbezüglich Abänderungen möglich. Das heisst, eine andere Logikschaltung, die die gleiche Funktion aufweist, kann zur Durchführung derselben Funktion der integrierten Schaltungsanordnung verwendet werden.
Obgleich ein spezifisches Beispiel des erfindungsgemäss verwendeten Schieberegisters in Fig. 4 dargestellt wurde, kann ferner das Schieberegister auch durch eine andere Logikschaltung mit der gleichen Schiebefunktion ersetzt werden. Wie aus der vorausgehenden Beschreibung hervorgeht, werden erfindungsgemäss ein Schieberegister und eine Zwischenspeicherschaltung zwischen einer Ausgangsklemme einer Logikeinheit und einen Ausgabe-Zwischenspeicher, der der Ausgangsklemme zugeordnet ist, verwendet, wobei die Schieberegister in Kaskade verbunden sind. Mit einer derartigen, vorausgehend beschriebenen Schaltungsanordnung ist es möglich, den Parallelausgang aus der Logikeinheit in einem seriellen Betrieb durch die Funktion der Schieberegister auszulesen, unter der Bedingung, dass die Ausgangspegel, die an den Ausgangsklemmen einer integrierten Halbleiter-Logikschaltungsanordnung erscheinen, unverändert gehalten werden. Infolgedessen ist keine Möglichkeit vorhanden, dass sich die Ausgangspegel der integrierten Schaltungsanordnung gleichzeitig in gleicher Potentialrichtung ändern, wodurch eine unerwünschte Änderung des Versorgungsstroms beseitigt wird. Ferner wird die Änderung der Versorgungsspannung ebenfalls unterdrückt, wodurch ein Auftreten von Fehlern im Betrieb der integrierten Schaltungsanordnung verhindert wird. Da ferner über die Schieberegister ein willkürliches Signal in den Zwischenspeicherschaltungen gehalten werden kann, ist es möglich, die Logik-Ausgangspegel des Ausgangssignals von den Ausgabe-Zwischenspeichern auf gewünschte Pegel einzustellen. Daher ist es unnötig, der integrierten Schaltungsanordnung ein Fehlsignal zur Prüfung der integrierten Schaltungsanordnung zuzuführen. Dies führt zu einer Verkürzung der für den Prüfvorgang erforderlichen Zeit.

Claims (4)

1. Integrierte Halbleiter-Logikschaltungsanordnung, gekennzeichnet durch:
eine Logik-Einheit (LG) mit einer Anzahl Ausgangsklemmen zur Lieferung eines ersten Signals im Parallelbetrieb, abhängig von einem der Schaltungsanordnung zugeführten Eingangssingal,
eine Signalwählvorrichtung (SR 1-SR 4), die mit der Logik-Einheit (LG) zwecks Aufnahme des ersten Parallelsignals verbunden ist und die mit einer Vorrichtung zur Erzeugung serieller Daten verbunden ist, um ein zweites Signal in seriellem Betrieb zu empfangen, wobei die Signalwählvorrichtung ein drittes Signal im seriellen Betrieb an einer seriellen Ausgangsklemme der Schaltungsanordnung liefert, sowie ferner ein viertes Signal im Parallelbetrieb,
eine Speichervorrichtung (L 1-L 4) zur zeitweiligen Speicherung des vierten Parallelsignals aus der Signalwählvorrichtung, und
eine Vorrichtung zur Steuerung der Signalwählvorrichtung (SR 1-SR 4) und der Speichervorrichtung (L 1-L 5) in solcher Weise, dass das erste Parallelsignal in einer ersten Betriebsart von der Schaltungsanordnung als Ausgangssignal ausgegeben werden kann, wobei die Steuervorrichtung die Signalwählvorrichtung und die Speichervorrichtung ferner in solcher Weise steuert, dass das erste Parallelsignal als drittes serielles Signal von der seriellen Signalausgangsklemme ausgegeben werden kann und die Logikpegel eines Ausgangssignals der Schaltungsanordnung bei serieller Betriebsweise unverändert gehalten werden.
2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, dass die Speichervorrichtung (L 1-L 5) das vierte parallele Ausgangssignal als parallelen Ausgang der Schaltungsanordnung, abhängig von einem Steuersignal der Steuervorrichtung erzeugt.
3. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, dass die Signalwählvorrichtung (SR 1-SR 4) eine Anzahl Schieberegister umfasst, die in Kaskade geschaltet sind, und dass die Schieberegister jeweils mit den Ausgangsklemmen der Logikeinheit (LG) verbunden sind.
4. Schaltungsanordnung nach Anspruch 3, dadurch gekennzeichnet, dass die Steuervorrichtung (L 1-L 5) eine Anzahl von Datensperrschaltungen (L 5) aufweist, die jeweils mit den Schieberegistern (SR 1-SR 4) verbunden sind, um die vierten Parallelsignale aufzunehmen.
DE19873727941 1986-08-22 1987-08-21 Integrierte halbleiter-logikschaltungsanordnung Granted DE3727941A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61197587A JPH06105285B2 (ja) 1986-08-22 1986-08-22 半導体集積回路装置

Publications (2)

Publication Number Publication Date
DE3727941A1 true DE3727941A1 (de) 1988-02-25
DE3727941C2 DE3727941C2 (de) 1989-06-15

Family

ID=16376969

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19873727941 Granted DE3727941A1 (de) 1986-08-22 1987-08-21 Integrierte halbleiter-logikschaltungsanordnung

Country Status (4)

Country Link
US (1) US4825439A (de)
JP (1) JPH06105285B2 (de)
KR (1) KR900006158B1 (de)
DE (1) DE3727941A1 (de)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0746122B2 (ja) * 1987-04-21 1995-05-17 日本電気株式会社 半導体集積論理回路
US6304987B1 (en) 1995-06-07 2001-10-16 Texas Instruments Incorporated Integrated test circuit
KR910006241B1 (ko) * 1988-12-14 1991-08-17 삼성전자 주식회사 복수 테스트모드 선택회로
JP3005250B2 (ja) * 1989-06-30 2000-01-31 テキサス インスツルメンツ インコーポレイテツド バスモニター集積回路
GB9008544D0 (en) * 1990-04-17 1990-06-13 Smiths Industries Plc Electrical assemblies
JPH0719217B2 (ja) * 1990-04-24 1995-03-06 株式会社東芝 情報処理装置
US5159598A (en) * 1990-05-03 1992-10-27 General Electric Company Buffer integrated circuit providing testing interface
JPH0461420A (ja) * 1990-06-28 1992-02-27 Canon Inc データ検出装置
US5880595A (en) * 1995-04-28 1999-03-09 Texas Instruments Incorporated IC having memoried terminals and zero-delay boundary scan
US5656953A (en) * 1995-05-31 1997-08-12 Texas Instruments Incorporated Low overhead memory designs for IC terminals
JPH1183947A (ja) * 1997-09-03 1999-03-26 Mitsubishi Electric Corp Ｄｃテスト用テスト回路およびｄｃテスト用テスト回路を用いたｄｃテスト方法
US6405335B1 (en) 1998-02-25 2002-06-11 Texas Instruments Incorporated Position independent testing of circuits
US6728915B2 (en) 2000-01-10 2004-04-27 Texas Instruments Incorporated IC with shared scan cells selectively connected in scan path
US6769080B2 (en) 2000-03-09 2004-07-27 Texas Instruments Incorporated Scan circuit low power adapter with counter

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4139818A (en) * 1977-09-30 1979-02-13 Burroughs Corporation Circuit means for collecting operational errors in IC chips and for identifying and storing the locations thereof
US4498174A (en) * 1982-08-25 1985-02-05 Ael Microtel Limited Parallel cyclic redundancy checking circuit
JPS59119443A (ja) * 1982-12-27 1984-07-10 Toshiba Corp 論理回路
US4648104A (en) * 1983-09-27 1987-03-03 Nippon Seiki Corporation Pulse counting and pulse rate indicating device responsive to abrupt pulse rate change to accurately indicate current rate
US4698588A (en) * 1985-10-23 1987-10-06 Texas Instruments Incorporated Transparent shift register latch for isolating peripheral ports during scan testing of a logic circuit

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
NICHTS ERMITTELT *

Also Published As

Publication number Publication date
JPS6352074A (ja) 1988-03-05
DE3727941C2 (de) 1989-06-15
KR880009382A (ko) 1988-09-15
US4825439A (en) 1989-04-25
KR900006158B1 (ko) 1990-08-24
JPH06105285B2 (ja) 1994-12-21

Similar Documents

Publication Publication Date Title
DE69030528T2 (de) Verfahren und Anordnung zum Testen von Schaltungsplatten
DE3130714C2 (de)
DE2311034C2 (de) Verfahren zum Prüfen eines integrierte logische Verknüpfungs- und Speicherglieder enthaltenden Halbleiterchips
DE3237225C2 (de) Vorrichtung zum Prüfen elektrischer Schaltungsanordnungen
DE3727723C2 (de) Verfahren zur Prüfung eines Trägers mit mehreren integrierten Digitalschaltungen, geeignete integrierte Schaltung zum Anbringen auf einem auf diese Weise zu prüfenden Träger und Träger mit mehreren derartigen integrierten Schaltungen
DE3300260C2 (de)
DE3727941C2 (de)
DE3700251C2 (de)
DE69713084T2 (de) Verfahren und vorrichtung zur erzeugung einer programmierbaren verzögerung
DE2747384C2 (de) Datenverarbeitungseinheit mit Einrichtung zur Prüfung des Verarbeitungsabschnitts
DE3832113C2 (de)
DE19536226C2 (de) Testbare Schaltungsanordnung mit mehreren identischen Schaltungsblöcken
DE69028498T2 (de) Datenübertragungssystem und -verfahren
DE2508716A1 (de) Pruefmodul fuer komplexes pruefsystem
DE3850547T2 (de) Speicher mit eingebautem Logik-LSI und Verfahren zum LSI-Prüfen.
DE3817143C2 (de)
DE4416171C2 (de) EEPROM-Vorrichtung
EP0186040A1 (de) Integrierter Halbleiterspeicher
DE3838940A1 (de) Schaltung mit testfunktionsschaltung
DE2641700A1 (de) Taktueberwachung in digitalsystemen
DE69128439T2 (de) Flip-Flop-Schaltung
DE19514814A1 (de) Übertragungsvorrichtung und Übertragungsverfahren für Kalibrierungsdaten eines Halbleiter-Testgeräts
DE69130079T2 (de) Datenverarbeitungsvorrichtung mit Prüfschaltung
EP0214508A2 (de) Integrierter Halbleiterspeicher
DE69331404T2 (de) Hochintegriertes IC

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8320 Willingness to grant licences declared (paragraph 23)