DE3838940C2

DE3838940C2 -

Info

Publication number: DE3838940C2
Application number: DE3838940A
Authority: DE
Inventors: Hiroshi Segawa; Hideyuki Itami Hyogo Jp Terane
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1987-11-17
Filing date: 1988-11-17
Publication date: 1990-08-09
Also published as: JPH01132980A; US4913557A; DE3838940A1

Description

Die vorliegende Erfindung betrifft eine Schaltung mit Testfunktion nach dem Oberbegriff des Anspruchs 1.

Fig. 1 zeigt eine Testschaltung, die zwischen Schaltungsabschnitten zum Testen jedes der Schaltungsabschnitte eingefügt ist. Eine solche Testschaltung ist aus der JP 56 74 668 A bekannt.

Beim Testen gibt die Testschaltung Testdaten in einen ge wünschten Schaltungsabschnitt ein und gibt die von dem be stimmten Abschnitt verarbeiteten Daten aus, um die Ausgangs daten zu überprüfen. Wenn die Schaltung den Schaltungsab schnitt nicht testet, arbeitet die gesamte, von einer Mehrzahl von Schaltungsabschnitten gebildete Schaltung normal.

Gemäß Fig. 1 sind die Schaltungsabschnitte 1 a, 2 a und 3 a zusammengesetzte Logikschaltungen mit n Eingangsanschlüssen 11, 21 bzw. 31 und n Ausgangsanschlüssen 12, 22 bzw. 32.

Die Testschaltung weist n Abtastverriegelungsschaltungen 9 ₁-9 _n, die zwischen dem ersten Schaltungsabschnitt 1 a und dem zweiten Schaltungsabschnitt 2 a angeordnet sind, und n Abtastverriegelungsschaltungen 9 _n _{+ 1} - 9 ₂ _n, die zwischen dem zweiten Schaltungsabschnitt 2 a und dem dritten Schaltungsab schnitt 3 a angeordnet sind, auf. Jede der Abtastverriegelungs schaltungen 9 ₁ - 9 ₂ _n hat einen ersten Eingangsanschluß a, einen zweiten Eingangsanschluß b, einen Steueranschluß c und einen Ausgangsanschluß d. Ein am ersten Eingangsanschluß a eingegebenes Signal oder ein am zweiten Eingangsanschluß b eingegebenes Signal wird entspechend eines am Steueranschluß c eingegebenen Steuersignals C wahlweise am Ausgangsanschluß d abgegeben.

Fig. 2 ist eine schematische Darstellung eines Aufbaus einer allgemeinen Abtastverriegelungsschaltung, wie er auf die Ab tastverriegelungsschaltungen 9 ₁ - 9 _n von Fig. 1 angewendet ist.

Die Abtastverriegelungsschaltung wird von einem Multiplexer 7 mit einem Inverter 4 und zwei Übertragungsgattern 5 und 6 und von einer Verriegelungsschaltung 8 gebildet. Wenn das am Steueranschluß c eingegebene Steuersignal C sich auf "L"- Pegel befindet, ist im Multiplexer 7 das Übertragungsgatter 5 leitend und das Übertragungsgatter 6 gesperrt. Folglich wird ein am ersten Eingangsanschluß a eingegebenes Signal DI ₁ zur Verriegelungsschaltung 8 übertragen. Befindet sich das Steuersignal C dagegen auf "H"-Pegel, ist das Übertra gungsgatter 5 gesperrt und das Übertragungsgatter 6 leitend. Folglich wird das am zweiten Eingangsanschluß b eingegebene Signal DI ₂ zur Verriegelungsschaltung 8 übertragen.

Die Verriegelungsschaltung 8 ist eine Verriegelungsschaltung vom Master-Slave-Typ, ist mit einem Taktsignal Φ synchroni siert und nimmt die Daten DI vom Multiplexer 7 an, wenn das Taktsignal Φ sich auf "H"-Pegel befindet, und hält und gibt die Daten DI ab, wenn sich das Taktsignal Φ auf dem "L"-Pegel befindet. Und zwar nimmt die Abtastverriegelungsschaltung das am ersten Eingangsanschluß a eingegebene Signal DI ₁ an, wenn das Steuersignal C sich auf dem "L"-Pegel befindet. Wenn sich das Steuersignal C auf dem "H"-Pegel befindet, nimmt sie das am zweiten Eingangsanschluß b eingegebene Signal DI ₂ an.

In Fig. 1 sind die ersten Eingangsanschlüsse a der Abtastver riegelungsschaltungen 9 ₁-9 _n der ersten bis n-ten Stufe je weils mit den Ausgangsanschlüssen 12 des ersten Schaltungsab schnitts 1 a verbunden. Die Ausgangsanschlüsse d sind mit den Eingangsanschlüssen 21 des zweiten Schaltungsabschnitts 2 a und mit dem jeweiligen zweiten Eingangsanschlüssen b der Ab tastverriegelungsschaltungen 9 ₂-9 _n _{+ 1} der nachfolgenden Stufe verbunden.

Die ersten Eingangsanschlüsse a der Abtastverriegelungsschal tungen 9 _n _{+ 1}-9 ₂ _n der (n + 1)-ten bis 2 n-ten Stufen sind jeweils mit den Ausgangsanschlüssen 22 des zweiten Schaltungsab schnitts 2 a verbunden. Die Ausgangsanschlüsse d sind jeweils mit den Eingangsanschlüssen 31 des dritten Schaltungsab schnitts 3 a verbunden. Die Ausgangsanschlüsse d der Abtast verriegelungsschaltungen 9 _n _{+ 1}-9 ₂ _n _{- 1} der (n + 1)-ten bis (2 n - 1)-ten Stufen sind jeweils mit den zweiten Eingangsan schlüssen b der Abtastverriegelungsschaltungen 9 _n _{+ 2}-9 ₂ _n der nachfolgenden Stufe verbunden.

Die Steueranschlüsse c aller Abtastverriegelungsschaltungen 9 ₁-9 ₂ _n sind miteinander verbunden und empfangen das Steuer signal C. Die Eingangsanschlüsse 11 des ersten Schaltungsab schnitts 1 a sind jeweils mit den Dateneingangsanschlüssen I ₁-I _n verbunden. Die Ausgangsanschlüsse 32 des Schaltungsab schnitts 3 a sind jeweils mit den Datenausgangsanschlüssen O ₁-O _n verbunden.

Im nachfolgenden wird der Betrieb der Testschaltung beschrie ben.

Der Betrieb der Testschaltung kann in den Arbeitsbetrieb, bei dem sich das Steuersignal C auf "L"-Pegel befindet, und den Verschiebebetrieb, bei dem sich das Steuersignal C auf "H"-Pegel befindet, unterteilt werden.

Beim Arbeitsbetrieb sind alle Abtastverriegelungsschaltungen 9 ₁-9 ₂ _n so angepaßt, daß sie das an den ersten Eingangsan schlüssen a eingegebene Signal aufnehmen. Daher werden die parallel von den Dateneingangsanschlüssen I ₁-I _n eingegebenen Daten in den ersten Schaltungsabschnitt 1 a eingegeben, und die im ersten Schaltungsabschnitt 1 a verarbeiteten Daten wer den über die Abtastverriegelungsschaltungen 9 ₁-9 _n auf den zweiten Schaltungsabschnitt 2 a übertragen. Die im zweiten Schaltungsabschnitt 2 a verarbeiteten Daten werden über die Abtastverriegelungsschaltungen 9 ₂ _n-9 _n _{+ 1} auf den dritten Schaltungsabschnitt 3 a übertragen, und die im dritten Schal tungsabschnitt 3 a verarbeiteten Daten werden von den Daten ausgangsanschlüssen O ₁-O _n parallel abgegeben. Damit führt beim Arbeitsbetrieb die aus den Schaltungsabschnitten 1 a, 2 a und 3 a gebildete gesamte Datenverarbeitungsschaltung fort laufend normale Datenverarbeitung synchron mit dem Taktsignal Φ durch.

Beim Schiebebetrieb sind alle Abtastverriegelungsschaltungen 9 ₁-9 ₂ _n so angepaßt, daß sie an den zweiten Eingangsanschlüs sen b eingegebene Signale aufnehmen, so daß die Abtastver riegelungsschaltungen 9 ₁-9 ₂ _n ein Schieberegister darstellen. Damit werden die am zweiten Eingangsanschluß der Abtastver riegelungsschaltungen 9 ₁ der ersten Stufe eingegebenen seriel len Daten SI aufeinanderfolgend zu den Abtastverriegelungs schaltungen 9 ₂-9 ₂ _n auf nachfolgenden Stufen synchron mit dem Taktsignal Φ verschoben und vom Ausgangsanschluß d der Abtastverriegelungsschaltung 9 ₂ _n der letzten Stufe als Aus gangsdaten SO abgegeben. Durch Verbinden dieser zwei Betriebs arten können die Schaltungsabschnitte einzeln getestet werden.

Im folgenden wird der Test des zweiten Schaltungsabschnittes 2 a als Beispiel beschrieben.

Zuerst wird die Testschaltung durch Setzen des Steuersignals C auf den "H"-Pegel auf Schiebebetrieb gesetzt. Testdaten zum Testen des zweiten Schaltungsabschnittes 2 a werden vom zweiten Eingangsanschluß b der Abtastverriegelungsschaltung 9 ₁ der ersten Stufe seriell eingegeben und in den Abtastver riegelungsschaltungen 9 ₁-9 _n der ersten bis n-ten Stufe ge speichert. Danach wird die Testschaltung durch Setzen des Steuersignals C auf "L"-Pegel in den Arbeitsbetrieb gezogen, und die Ausgangsdaten der vom zweiten Schaltungsabschnitt 2 a verarbeiteten Testdaten werden zu den Abtastverriegelungs schaltungen 9 _n _{+ 1}-9 ₂ _n der (n + 1)-ten-2n-ten Stufe übernom men. Danach wird die Testschaltung wieder auf den Schiebe betrieb umgeschaltet, und die in den Abtastverriegelungsschal tungen 9 _n _{+ 1}-9 ₂ _n gehaltenen Daten werden vom Ausgangsanschluß d der Abtastverriegelungsschaltung 9 ₂ _n der letzten Stufe durch Schiebebetrieb seriell nach außen abgegeben, um die Daten zu überprüfen.

In der vorstehend beschriebenen Testschaltung müssen die Test daten zum Testen jedes Schaltungsabschnittes seriell eingege ben werden, und die in jedem Schaltungsabschnitt verarbeiteten Daten müssen seriell abgenommen werden. Damit erfordert der Test einen langen Zeitabschnitt, und es ist schwierig, die Testdaten vorzubereiten.

Aufgabe der Erfindung ist es daher, eine Schaltung mit Test funktion zu schaffen, die geeignet ist, jeden der eine Daten verarbeitungsschaltung darstellenden Schaltungsabschnitte schneller zu testen.

Diese Aufgabe wird gelöst durch eine im Patentanspruch 1 gekennzeichnete Schaltung mit Testfunktion.

Weiterbildungen der Erfindung sind in den Unteransprüchen gekennzeichnet.

Nach einer Weiterbildung ist die Schaltung mit Testfunktion geeignet, einen gewünschten Schaltungsabschnitt ungeachtet des Unterschiedes der Anzahl Bits zwischen den die Datenverarbeitungsschaltung darstellenden Schaltungsabschnitten unabhängig zu testen.

Nach einer anderen Weiterbildung der Schaltung können die Testdaten in gewünschte Schaltungsabschnitte parallel eingegeben bzw. aus diesen parallel ausgegeben werden.

Nach einer weiteren Weiterbildung gibt die Schaltung die getesteten Daten ungeachtet der unterschiedlichen Anzahl Bits zwischen den die Datenverarbeitungsschaltung darstellenden Schaltungsabschnitten synchron ab.

Im folgenden sind Ausführungsbeispiele anhand der Figuren beschrieben. Von den Figuren zeigt

Fig. 1 ein Blockschaltbild einer Schaltung vom Abtast registertyp mit Testfunktion;

Fig. 2 ein Blockschaltbild einer allgemeinen Abtastver riegelungsschaltung;

Fig. 3 ein Blockschaltbild einer elektrischen Schaltung mit Testfunktion, die die Grundschaltung der vor liegenden Erfindung darstellt;

Fig. 4 ein Blockschaltbild einer elektrischen Schaltung auf der Grundlage der Schaltung von Fig. 3, bei der die Anzahl Bits in jedem Schaltungsabschnitt unterschiedlich ist;

Fig. 5 ein Blockschaltbild einer geänderten Version der Fig. 4 und

Fig. 6 ein Blockschaltbild einer elektrischen Schaltung mit Testfunktion in einer Weiterbildung der vor liegenden Erfindung.

Fig. 3 ist ein Blockschaltbild, das eine elektrische Schaltung mit Testfunktion zeigt, die die Grundschaltung der vorliegen den Erfindung darstellt und bei der parallele Testschaltungen vom Abtastregistertyp in die Ausgangsseite entsprechender Schaltungsabschnitte zum Testen jedes der eine vorgeschrie bene elektrische Schaltung darstellenden Schaltungsabschnitte eingefügt sind.

Gemäß der Figur sind die Schaltungsabschnitte 1 a′, 2 a′ und 3 a′ aus zusammengesetzten Logikschaltungen mit n Eingangsan schlüssen 11, 21 bzw. 31 und n Ausgangsanschlüssen 12, 22 bzw. 32 gebildet.

Die Testschaltungen sind aus drei parallelen Registern 10′, 20′ und 30′ gebildet, die jeweils n Abtastverriegelungsschal tungen 1 ₁-1 _n, 2 ₁-2 _n bzw. 3 ₁-3 _n aufweisen. Jede der Ab tastverriegelungsschaltungen 1 ₁-1 _n, 2 ₁-2 _n, 3 ₁-3 _n weist einen ersten Eingangsanschluß a, einen zweiten Eingangsan schluß b, einen Steueranschluß c und einen Ausgangsanschluß d auf. Entweder ein am ersten Eingangsanschluß a eingegebenes Signal oder ein am zweiten Eingangsanschluß b eingegebenes Signal wird wahlweise am Ausgangsanschluß d entsprechend eines am Steueranschluß c eingegebenen Steuersignals C (C ₁-C ₃) abgegeben.

Die Funktion jeder der Abtastverriegelungsschaltungen 1 ₁- 1 _n, 2 ₁-2 _n und 3 ₁-3 _n wird zum Beispiel durch einen Aufbau, wie er in Fig. 2 gezeigt ist, erhalten. Wenn sich das Steuer signal C auf "L"-Pegel befindet, übernimmt die Schaltung das am ersten Eingangsanschluß a eingegebene Signal synchron mit dem Taktsignal Φ und gibt dasselbe direkt ab, während sie, wenn das Steuersignal C sich auf "H"-Pegel befindet, das am zweiten Eingangsanschluß b eingegebene Signal synchron mit dem Taktsignal Φ direkt abgibt.

Das erste parallele Register 10′ ist auf der Ausgangsseite des ersten Schaltungsabschnittes 1 a′ angeordnet, das zweite parallele Register 20′ ist auf der Ausgangsseite des zweiten Schaltungsabschnittes 2 a′ angeordnet, und das dritte parallele Register 30′ ist auf der Ausgangsseite des dritten Schaltungs abschnittes 3 a′ angeordnet.

Die n Eingangsanschlüsse 11 des ersten Schaltungsabschnittes 1 a′ sind jeweils mit den Dateneingangsanschlüssen I ₁-I _n verbunden. Die ersten Eingangsanschlüsse a der das erste parallele Register 10′ darstellenden Abtastverriegelungsschal tungen 1 ₁-1 _n sind entsprechend mit den Ausgangsanschlüssen 12 des ersten Schaltungsabschnittes 1 a′ verbunden. Die zwei ten Eingangsanschlüsse b sind entsprechend mit den Datenein gangsanschlüssen I ₁-I _n verbunden. Die Ausgangsanschlüsse d der Abtastverriegelungsschaltungen 1 ₁-1 _n sind jeweils mit den Eingangsanschlüssen 21 des zweiten Schaltungsab schnittes 2 a′ verbunden.

In gleicher Weise sind die ersten Eingangsanschlüsse a der das zweite parallele Register 20′ darstellenden Abtastverrie gelungsschaltungen 2 ₁-2 _n entsprechend mit den Ausgangsan schlüssen 22 des zweiten Schaltungsabschnittes 2 a′ verbunden. Die zweiten Eingangsanschlüsse b sind entsprechend mit den Ausgangsanschlüssen d der Abtastverriegelungsschaltungen 1 ₁-1 _n, die das erste parallele Register 10′ darstellen, verbunden. Die Ausgangsanschlüsse d der Abtastverriegelungs schaltungen 2 ₁-2 _n sind entsprechend mit den Eingangsan schlüssen 31 des dritten Schaltungsabschnittes 3 a′ verbunden.

Die ersten Eingangsanschlüsse a der das dritte parallele Re gister 30′ darstellenden Abtastverriegelungsschaltungen 3 ₁-3 _n sind jeweils mit den Ausgangsanschlüssen 32 des drit ten Schaltungsabschnittes 3 a′ verbunden. Die zweiten Eingangs anschlüsse b sind jeweils mit den Ausgangsanschlüssen d der das zweite parallele Register 20′ darstellenden Abtastver riegelungsschaltungen 2 ₁-2 _n verbunden. Die Ausgangsan schlüsse d der Abtastverriegelungsschaltungen 3 ₁-3 _n sind jeweils mit den Datenausgangsanschlüssen O ₁-O _n verbunden.

Die Steueranschlüsse c der Abtastverriegelungsschaltungen 1 ₁-1 _n, 2 ₁-2 _n und 3 ₁-3 _n sind in jedem der parallelen Register 10′, 20′ bzw. 30′ miteinander verbunden und empfangen die Steuersignale C ₁, C ₂ bzw. C ₃ unabhängig voneinander.

Im folgenden wird der Betrieb der elektrischen Schaltung mit Testfunktion, die in Fig. 3 gezeigt ist, beschrieben.

Der Betrieb der elektrischen Schaltung mit Testfunktion wird in den Arbeitsbetrieb und den Testbetrieb unterteilt.

Bei Arbeitsbetrieb sind die Steuersignale C ₁, C ₂ bzw. C ₃ alle auf "L"-Pegel festgelegt. Dabei übernimmt jede der Abtastver riegelungsschaltungen 1 ₁-1 _n, 2 ₁-2 _n bzw. 3 ₁-3 _n die am ersten Eingangsanschluß a eingegebenen Daten und gibt diese direkt am Ausgangsanschluß d ab. Die an die Dateneingangsan schlüsse I ₁-I _n angelegten Eingangsdaten werden aufeinander folgend in den Schaltungsabschnitten 1 a′, 2 a′ und 3 a′ ent sprechend eines von den Datenausgangsanschlüssen O ₁-O _n aus zugebenden Taktsignals verarbeitet. Die gesamte, von den Schaltungsabschnitten 1 a′-3 a′ dargestellte Schaltung verar beitet Daten synchron mit dem Taktsignal Φ, so daß die an den Dateneingangsanschlüssen I ₁-I _n eingegebenen n Bitdaten in den Schaltungsabschnitten 1 a′-3 a′ verarbeitet werden und von den Datenausgangsanschlüssen O ₁-O _n parallel zuein ander simultan abgegeben werden.

Bei Testbetrieb ist eines der Steuersignale C ₁, C ₂ bzw. C ₃ auf "L"-Pegel festgelegt.

Nun wird der Fall beschrieben, bei dem zum Beispiel der zweite Schaltungsabschnitt 2 a′ getestet wird.

Die Steursignale C ₁ und C ₃ werden auf "H"-Pegel und das Steuersignal C ₂ auf "L"-Pegel gesetzt. Dann übernehmen die Abtastverriegelungsschaltungen 1 ₁-1 _n jeweils die am zweiten Eingangsanschluß b eingegebenen Daten und geben die selben an den Ausgangsanschlüssen d ab. Damit werden die an den Dateneingangsanschlüssen I ₁-I _n eingegebenen n Eingangs testdaten direkt in den zweiten Schaltungsabschnitt 2 a′ ein gegeben. Die Abtastverriegelungsschaltungen 2 ₁-2 _n übernehmen die an den entsprechenden ersten Eingangsanschlüssen a ein gegebenen Daten und geben dieselben an den Ausgangsanschlüs sen d ab. Damit werden die in dem zweiten Schaltungsabschnitt 2 a′ verarbeiteten Daten von den Abtastverriegelungsschaltungen 2 ₁-2 _n übernommen und an den Ausgangsanschlüssen d abgegeben. Außerdem übernehmen die Abtastverriegelungsschaltungen 3 ₁- 3 _n die an den zweiten Eingangsanschlüssen b eingegebenen Daten und geben dieselben an den Ausgangsanschlüssen d ab. Damit werden die an den Ausgangsanschlüssen d der Abtastverriege lungsschaltungen 2 ₁-2 _n abgegebenen Daten an den Datenaus gangsanschlüssen O ₁-O _n abgegeben.

Auf diese Weise werden die an den Dateneingangsanschlüssen I ₁-I _n eingegebenen n Bittestdaten vom zweiten Schaltungsab schnitt 2 a′ über das erste parallele Register 10′ übernommen. Die Testdaten werden vom zweiten Schaltungsabschnitt 2 a ver arbeitet, und dann werden sie an den Datenausgangsanschlüssen O ₁-O _n über das zweite parallele Register 20′ und das dritte parallele Register 30′ abgegeben. Folglich weist der Aufbau bei Testbetrieb gleichwertig eine Stufe eines parallelen Re gisters in der dem zweiten Schaltungsabschnitt 2 a′ vorangehen den Stufe und zwei Stufen von in Reihe angeordneten parallelen Registern in der nachfolgenden Stufe auf. Die Schaltungsab schnitte mit Ausnahme des zweiten Schaltungsabschnittes 2 a′ funktionieren in diesem Falle nicht. Der Schaltungsabschnitt 2 a wie auch die parallelen Register 10′ bis 30′ verarbeiten Daten synchron mit dem Taktsignal Φ, so daß die an den Daten eingangsanschlüssen I ₁-I _n eingegebenen n Bitdaten im Schal tungsabschnitt 2 a′ verarbeitet werden und danach parallel von den Datenausgangsanschlüssen O ₁-O _n simultan abgegeben werden.

Bei der elektrischen Schaltungseinrichtung mit Testfunktion können die Testdaten in den gewünschten Schaltungsabschnitt allein parallel eingegeben werden, und die allein in diesem Schaltungsabschnitt verarbeiteten Daten können parallel aus gegeben werden. Damit kann jeder der Schaltungsabschnitte 1 a′-3 a′ unabhängig getestet werden.

Da die elektrische Schaltungseinrichtung mit Testfunktion, die die Testschaltung vom Typ des parallelen Abtastregisters aufweist, wie oben beschrieben aufgebaut ist, muß die Anzahl Bits für jeden der die elektrische Schaltung darstellenden Schaltungsabschnitte gleich sein.

Fig. 4 ist ein Blockschaltbild, das ein Beispiel einer elek trischen Schaltung zeigt, bei der die Anzahl Bits der ver schiedenen Schaltungsabschnitte unterschiedlich ist. Gemäß der Figur betragen die Anzahl der Einangsanschlüsse 11 und die Anzahl der Ausgangsanschlüsse 12 im Schaltungsabschnitt 1 a beide n Bits; im Schaltungsabschnitt 2 a beträgt die Anzahl der Eingangsanschlüsse 21 n Bits und die Anzahl der Ausgangs anschlüsse 22 (n - 1) Bits; und im Schaltungsabschnitt 3 a be tragen die Anzahl der Einangsanschlüsse 31 und die Anzahl der Ausgangsanschlüsse 32 beide (n - 1) Bits. Parallele Register 10-30 sind entsprechend der Anzahl Bits der Ausgangsan schlüsse 12-32 der entsprechenden Schaltungsabschnitte 1 a- 3 a aufgebaut. Und zwar weisen das Parallelregister 10 n Abtastverriegelungsschaltungen 1 ₁-1 _n und die Parallelregi ster 20 und 30 jeweils (n - 1) Abtastverriegelungsschaltungen 2 ₁-2 _n-1 bzw. 3 ₁-3 _n-1 auf. Wenn die elektrische Schaltung zum Testen des Schaltungsabschnittes 1 a in Testbetrieb gesetzt wird, werden die Ausgangsdaten des n-ten Bitausgangsanschlus ses 12 im Schaltungsabschnitt 1 a in die Abtastverriegelungs schaltung 1 _n übernommen. Sie können jedoch nicht nach außen ausgelesen werden. Deshalb kann der Schaltungsabschnitt 1 a nicht unabhängig getestet werden.

Fig. 5 ist ein Blockdiagramm, das ein Beispiel einer modifi zierten Schaltung von Fig. 4 zeigt. Gemäß der Figur ist ein n-ter Bitausgangsanschluß O _n zum Auslesen des n-ten Bitaus gangs des Schaltungsabschnitts 1 a nach außen vorgesehen, der mit dem Ausgangsanschluß d der Abtastverriegelungsschaltung 1 _n verbunden ist. Mit Ausnahme dieses Punktes ist der Aufbau der gleiche wie jener in Fig. 4. Die n-ten Bitdaten müssen gleichzeitig parallel in die Eingangsanschlüsse I ₁-I _n ein gegeben werden und in den Schaltungsabschnitten 1 a-3 a und in den parallelen Registern 10-30 synchron mit dem Takt signal Φ verarbeitet werden, um von den Ausgangsanschlüssen O ₁-O _n simultan parallel abgegeben zu werden. Wenn aber der Ausgangsanschluß d der Abtastverriegelungsschaltung 1 _n direkt mit dem n-ten Ausgangsanschluß O _n wie im obigen Beispiel ver bunden ist, wird der zeitliche Verlauf des Ausgangs der n-ten Bitdaten vom Ausgangsanschluß O _n unterschiedlich zum Ausgangs verlauf der Daten anderer Bits. Deshalb können beim Testen des Schaltungsabschnittes 1 a keine korrekten getesteten Daten von den Ausgangsanschlüssen O ₁-O _n erhalten werden, selbst wenn der n-te Bitausgangsanschluß O _n zum Verbundensein mit dem Ausgangsanschluß d der Abtastverriegelungsschaltung 1 _n vorgesehen ist.

Wie oben beschrieben ist, gibt es in der in Fig. 3 gezeigten elektrischen Schaltungseinrichtung mit Testfunktion einen Schaltungsabschnitt, der nicht getestet werden kann, wenn die Anzahl Bits der Eingangsanschlüsse oder der Ausgangsan schlüsse der Mehrzahl von zu testenden Schaltungsabschnitten nicht gleich ist.

Fig. 6 ist ein Blockschaltbild einer elektrischen Schaltung mit Testfunktion in einer erfindungsgemäßen Weiterbildung.

Gemäß der Figur sind zum unabhängigen Testen dreier Schal tungsabschnitte 1 a, 2 a und 3 a, die eine elektrische Schaltung darstellen, jeweilige parallele Register 1-3 in der Aus gangsseite der Schaltungsabschnitte 1 a-3 a eingefügt, die Testschaltungen darstellen.

Jeder der Schaltungsabschnitte 1 a, 2 a und 3 a ist aus einer zusammengesetzten Logikschaltung gebildet. Der Schaltungsab schnitt 1 a weist n Eingangsanschlüsse 11 und n Ausgangsan schlüsse 12 auf; der Schaltungsabschnitt 2 a weist n Eingangs anschlüsse 21 und (n - 1) Ausgangsanschlüsse 22 auf; und der Schaltungsabschnitt 3 a weist (n - 1) Eingangsanschlüsse 31 und (n - 1) Ausgangsanschlüsse 32 auf. Der Aufbau jedes der Schal tungsabschnitte ist der gleiche wie der in Fig. 4 gezeigte.

Die Testschaltung wird von einem n-Bit-Parallelregister 1, das n Abtastverriegelungsschaltungen 1 ₁-1 _n aufweist, einem n-Bit-Parallelregister 2, das (n - 1) Abtastverriegelungsschal tungen 2 ₁-2 _n _{- 1} und eine Verriegelungsschaltung 2 _n aufweist, und einem n-Bit-Parallelregister 3, das (n - 1) Abtastverriege lungsschaltungen 3 ₁-3 _n _{- 1} und eine Verriegelungsschaltung 3 _n aufweist, dargestellt.

Der Aufbau jeder der Abtastverriegelungsschaltungen 1 ₁-1 _n, 2 ₁-2 _n _{- 1} und 3 ₁-3 _n _{- 1} ist der gleiche wie jener der in den Fig. 1, 3 und 4 gezeigten Abtastverriegelungsschaltung. Und zwar kann die Funktion zum Beispiel durch den in Fig. 2 gezeigten Aufbau erhalten werden. Die Verriegelungsschaltungen 2 _n und 3 _n sind Verriegelungsschaltungen vom Master-Slave-Typ, synchron mit dem Taktsignal Φ, und der Aufbau von Fig. 2 mit dem entfernten Multiplexer ist ein Beispiel der Schaltung. Da die Abtastverriegelungsschaltungen 1 ₁-1 _n, 2 ₁-2 _n _{- 1} und 3 ₁-3 _n _{- 1} und die Verriegelungsschaltungen 2 _n und 3 _n jeweils als Einheitsregister verwendet werden, sind die Parallelre gister 1-3 entsprechend aus n Einheitsregistern gebildet.

Das erste Parallelregister 1 ist auf der Ausgangsseite des Schaltungsabschnittes 1 a, das zweite Parallelregister 2 auf der Ausgangsseite des Schaltungsabschnittes 2 a und das dritte Parallelregister 3 auf der Ausgangsseite des Schaltungsab schnittes 3 a angeordnet. Eine Kombination eines entsprechenden Schaltungsabschnittes mit einem Parallelregister aus der Gesamtheit der Schaltungsabschnitte 1 a-3 a und Parallelre gister 1-3 stellt einen Satz Schaltungselemente dar, und die elektrische Schaltung, die getestet werden soll, wird durch eine Reihenverbindung der drei Satz Schaltungselemente dargestellt.

Die n Eingangsanschlüsse 11 des ersten Schaltungsabschnittes 1 a sind jeweils mit den Dateneingangsanschlüssen I ₁-I _n ver bunden. Die ersten Eingangsanschlüsse a der das erste Paral lelregister 1 darstellenden Abtastverriegelungsschaltungen 1 ₁-1 _n sind jeweils mit den Ausgangsanschlüssen 12 des ersten Schaltungsabschnittes 1 a verbunden, und die zweiten Eingangs anschlüsse b sind jeweils mit den Dateneingangsanschlüssen I ₁-I _n verbunden. Die Ausgangsanschlüsse d der Abtastver riegelungsschaltungen 1 ₁-1 _n sind jeweils mit den n Eingangs anschlüssen 21 des zweiten Schaltungsabschnittes 2 a verbunden.

Die ersten Eingangsanschlüsse a der das zweite Parallelregi ster 2 darstellenden (n - 1) Abtastverriegelungsschaltungen 2 ₁-2 _n-1 sind jeweils mit (n - 1) Ausgangsanschlüssen 22 des zweiten Schaltungsabschnittes 2 a verbunden, und die zweiten Eingangsanschlüsse b sind jeweils mit den Ausgangsanschlüssen d der das erste Parallelregister 1 darstellenden Abtastver riegelungsschaltungen 1 ₁-1 _n _{- 1} verbunden. Der Eingangsan schluß i der Verriegelungsschaltung 2 _n ist mit dem Ausgangsan schluß d der Abtastverriegelungsschaltung 1 _n verbunden.

Die ersten Eingangsanschlüsse a der das dritte Parallelregi ster 3 darstellenden (n - 1) Abtastverriegelungsschaltungen 3 ₁-3 _n _{- 1} sind jeweils mit den (n - 1) Ausgangsanschlüssen 32 des dritten Schaltungsabschnittes 3 a verbunden, und die zweiten Eingangsanschlüsse b sind jeweils mit den Ausgangsan schlüssen d der das zweite Parallelregister 2 darstellenden (n - 1) Abtastverriegelungsschaltungen 2 ₁-2 _n _{- 1} verbunden. Die Ausgangsanschlüsse d der Abtastverriegelungsschaltungen 3 ₁-3 _n _{- 1} sind jeweils mit den Datenausgangsanschlüssen O ₁-O _n _{- 1} verbunden. Der Eingangsanschluß i der Verrriegelungs schaltung 3 _n ist mit dem Ausgangsanschluß o der Verriegelungs schaltung 2 _n verbunden, und der Ausgangsanschluß o der Ver riegelungsschaltung 3 _n ist mit dem Datenausgangsanschluß O _n verbunden.

Bei dieser Ausführungsform weist jedes der Parallelregister 1-3 eine Mehrzahl von Einheitsregistern auf, deren Anzahl der maximalen Bitanzahl (n) der entsprechenden Anzahl in jedem der Schaltungsabschnitte 1 a-3 a zu verarbeitender Bits entspricht. Wie zum Beispiel beim Einheitsregister (Verrie gelungsschaltung) 3 _n, an das kein Ausgangsbit von dem entspre chenden Schaltungsabschnitt 3 a angelegt ist, wird nur das Ausgangssignal des Einheitsregisters 2 _n der vorangehenden Stufe als Dateneingang i an das Einheitsregister 3 _n angelegt. Wie zum Beispiel für das Einheitsregister 2 _n, dessen Ausgang nicht vom Eingangsabschnitt des Schaltungsabschnittes 3 a in der nachfolgenden Stufe erhalten werden kann, wird nur der Ausgang des Einheitsregisters 2 _n an das entsprechende Ein heitsregister 3 _n im Parallelregister 3 in der nachfolgenden Stufe abgegeben.

Die Steueranschlüsse c der Abtastverriegelungsschaltungen 1 ₁-1 _n, 2 ₁-2 _n und 3 ₁-3 _n _{- 1} sind in jedem der Parallel register 1, 2 bzw. 3 miteinander verbunden und erhalten unab hängig voneinander die Steuersignale C ₁, C ₂ bzw. C ₃.

Im folgenden wird der Betrieb der in Fig. 6 gezeigten elektri schen Schaltungseinrichtung mit Testfunktion beschrieben.

Der Betrieb der elektrischen Schaltungseinrichtung mit Test funktion gemäß dieser Ausführungsform kann wie bei den elek trischen Schaltungseinrichtungen nach den Fig. 1 oder 3 in den Arbeitsbetrieb und den Testbetrieb unterteilt werden.

Bei Arbeitsbetrieb sind alle Steuersignale C ₁, C ₂ und C ₃ auf den "L"-Pegel festgelegt. Da die Abtastverriegelungsschal tungen 1 ₁-1 _n, 2 ₁-2 _n _{- 1} und 3 ₁-3 _n _{- 1} jeweils die an den ersten Eingangsanschlüssen a eingegebenen Daten übernehmen und dieselben direkt an den Ausgangsanschlüssen d abgeben, werden die an den Eingangsanschlüssen I ₁-I _n eingegebenen Eingangsdaten in den Schaltungsabschnitten 1 a, 2 a und 3 a auf einanderfolgend verarbeitet und von den Datenausgangsanschlüs sen O ₁-O _n _{- 1} abgegeben. Und zwar verarbeitet die gesamte, von den Schaltungsabschnitten 1 a, 2 a und 3 a gebildete Schal tung Daten synchron zum nicht-gezeigten Taktsignal Φ. Die vom n-ten Bitausgangsanschluß 12 des Schaltungsabschnittes 1 a ausgegebenen Daten werden in den Schaltungsabschnitt 2 a eingegeben und gleichzeitig über die Verriegelungsschaltungen 2 _n und 3 _n vom Datenausgangsanschluß O _n abgegeben. Bei Arbeits betrieb werden die vom Ausgangsanschluß O _n ausgegebenen Daten vernachlässigt.

Bei Testbetrieb ist eines der Steuersignale C ₁, C ₂ und C ₃ auf "L"-Pegel gesetzt, und andere Steuersignale sind auf "H"-Pegel gesetzt.

Im folgenden wird ein Fall beschrieben, bei dem zum Beispiel der erste Schaltungsabschnitt 1 a getestet wird.

Das Steuersignal C ₁ wird auf "L"-Pegel gesetzt, und die Steuersignale C ₂ und C ₃ sind auf "H"-Pegel gesetzt. Dabei werden die an den Dateneingangsanschlüssen I ₁-I _n eingege benen n-Bit-Daten im Schaltungsabschnitt 1 a verarbeitet, und die Abtastverriegelungsschaltungen 1 ₁-1 _n übernehmen die an den ersten Eingangsanschlüssen a eingegebenen n-Bit-Daten, das heißt, die vom Schaltungsabschnitt 1 a abgegebenen verar beiteten n-Bit-Daten und geben dieselben an die Ausgangsan schlüsse d ab. Die Abtastverriegelungsschaltungen 2 ₁-2 _n _{- 1} und 3 ₁-3 _n _{- 1} übernehmen die an den zweiten Eingangsanschlüs sen b eingegebenen Daten und geben dieselben an die Ausgangs anschlüsse d ab. Die von den Ausgangsanschlüssen d der Abtast verriegelungsschaltungen 1 ₁-1 _n _{- 1} abgegebenen Daten umgehen die Schaltungsabschnitte 2 a und 3 a und werden an die Ausgangs anschlüsse O ₁-O _n _{- 1} nur über die Abtastverriegelungsschal tungen 2 ₁-2 _n _{- 1} und 3 ₁-3 _n _{- 1} abgegeben. Außerdem umgehen die vom Ausgangsanschluß d der Abtastverriegelungsschaltung 1 _n abgegebenen Daten den Schaltungsabschnitt 2 a und werden über die Verriegelungsschaltungen 2 _n und 3 _n an den Datenaus gangsanschluß von O _n abgegeben.

Damit weist der Aufbau bei diesem Testbetrieb drei Stufen von in Reihe angeordneten Parallelregistern in der nachfol genden Stufe des ersten Schaltungsabschnittes 1 a auf. Der erste Schaltungsabschnitt 1 a und die Parallelregister 1-3 verarbeiten Daten Bit für Bit synchron mit dem Taktsignal Φ, wodurch die an den Dateneingangsanschlüssen I ₁-I _n ein gegebenen n Bitdaten im ersten Schaltungsabschnitt 1 a verar beitet werden und danach von den Ausgangsanschlüssen O ₁-O _n gleichzeitig parallel abgegeben werden. Damit kann der erste Schaltungsabschnitt 1 a unabhängig getestet werden.

Wenn der zweite Schaltungsabschnitt 2 a getestet werden soll, wird das Steuersignal C ₂ auf "L"-Pegel gesetzt, und die Steuersignale C ₁ und C ₃ werden auf "H"-Pegel gesetzt. Damit umgehen die an die Eingangsanschlüsse I ₁-I _n angelegten n Biteingangsdaten den Schaltungsabschnitt 1 a, um direkt von den Abtastverriegelungsschaltungen 1 ₁-1 _n übernommen zu wer den, und sie werden direkt von den entsprechenden Ausgangsan schlüssen d abgegeben. Danach werden die Eingangsdaten im Schaltungsabschnitt 2 a verarbeitet, und (n - 1) Bitausgangsdaten werden entsprechend von den Ausgangsanschlüssen 22 an die Abtastverriegelungsschaltungen 2 ₁-2 _n _{- 1} angelegt. Die (n - 1) Bitausgangsdaten umgehen den Schaltungsabschnitt 3 a und werden an den Datenausgangsanschlüssen O ₁-O _n _{- 1} über die Abtastver riegelungsschaltungen 3 ₁-3 _n _{- 1} abgegeben. Die am n-ten Bit dateneingangsanschluß I _n eingegebenen Daten werden über die Abtastverriegelungsschaltung 1 _n und die Verriegelungsschal tungen 2 _n und 3 _n abgegeben und vom Datenausgangsanschluß O _n abgegeben. Da diese Daten aus Testdaten für den Schaltungs abschnitt 2 a unnötig sind, werden sie vernachlässigt.

Auf diese Weise weist der Aufbau bei Testbetrieb eine Stufe eines Parallelregisters n der vorangehenden Stufe des zweiten Schaltungsabschnittes 2 a und zwei Stufen von in Reihe ange ordneten Parallelregistern in der nachfolgenden Stufe auf. Sowohl der zweite Schaltungsabschnitt 2 a als auch die Paral lelregister 1-3 verarbeiten Daten synchron mit dem Taktsi gnal Φ. Folglich werden die gleichzeitig an den Dateneingangs anschlüssen I ₁-I _n parallel eingegebenen n Bitdaten im zwei ten Schaltungsabschnitt 2 a verarbeitet und danach von den Ausgangsanschlüssen O ₁-O _n _{- 1} gleichzeitig als (n - 1) Bitaus gangsdaten parallel abgegeben. Damit kann der zweite Schal tungsabschnitt 2 a unabhängig getestet werden.

Beim Testen des dritten Schaltungsabschnittes 3 a wird das Steuersignal C ₃ auf "L"-Pegel gesetzt, und die Steuersignale C ₁ und C ₂ werden auf "H"-Pegel gesetzt, wodurch dieser Ab schnitt in gleicher Weise wie oben beschrieben unabhängig getestet werden kann.

Obwohl jeder der Schaltungsabschnitte 1 a, 2 a und 3 a in der obigen Ausführungsform aus einer zusammengesetzten Logikschal tung gebildet ist, sind diese nicht darauf beschränkt, und jede mit dem Taktsignal synchron arbeitende Schaltung, wie etwa eine Schaltung mit Leitungsaufbau, kann verwendet werden.

Obwohl die drei Schaltungsabschnitte einen einfachen Aufbau aufweisen und im obigen Beispiel nur zwei verschiedene Bit mengen n und (n - 1) dargestellt sind, sind die Zahl der Schal tungsabschnitte und die Zahl der Bits nicht auf die genannten Zahlen beschränkt.

Abtastverriegelungsschaltungen 2 _n′ und 3 _n′, die die gleichen wie die anderen Abtastschaltungen 1 ₁-1 _n, 2 ₁-2 _{n - 1} und 3 ₁- 3 _n _{- 1} sind, können als Verriegelungsschaltungen 2 _n und 3 _n ver wendet werden. In diesem Falle sollte der Ausgangsanschluß d der Abtastverriegelungsschaltung 1 _n (oder 2 _n′) der voran gehenden Stufe gemeinsam mit dem ersten und dem zweiten Ein gangsanschluß a bzw. b der Abtastverriegelungsschaltung 2 _n′ (oder 3 _n′) verbunden sein. Dann wird das Ausgangssignal des Ausgangsanschlusses d der Abtastverriegelungsschaltung 2 _n′ (oder 3 _n′) immer das gleiche sein wie die von der Abtastver riegelungsschaltung 1 _n (oder 2 _n′) der vorangehenden Stufe abgegebenen Daten, unabhängig von dem an den Steueranschluß c angelegten Steuersignal C ₂ (oder C ₃).

Claims

1. Schaltung mit Testfunktion, mit einer Mehrzahl von Schaltungsabschnitten (1 a-3 a; 1 a′-3 a′) einer Datenverarbeitungsschaltung mit jeweils wenigstens einem Eingangsanschluß (11-31) und wenigstens einem Ausgangsanschluß (12-32) und einer entsprechenden Mehrzahl von den Schaltungsabschnitten nachgeschalteten Testschaltungen (1-3; 10′-30′) mit jeweils wenigstens einer Abtastverriegelungsschaltung (1₁-1 _n, . . , 3₁-3 _n) mit jeweils einem ersten Eingangsanschluß (a), einem zweiten Eingangsanschluß (b), einem Steueranschluß (c) und einem Abtastausgangsanschluß (d), wobei der erste Eingangsanschluß (a) mit einem Ausgangsanschluß des entsprechenden Schaltungsabschnittes und der Abtastausgangsanschluß (d) mit dem Eingangsanschluß einer nachfolgenden Stufe der Schaltungsabschnitte bzw. dem zugehörigen Datenausgangsanschluß verbunden ist, dadurch gekennzeichnet, daß der zweite Eingangsanschluß (b) der Abtastverriegelungsschaltungen mit dem Eingangsanschluß des entsprechenden Schaltungsabschnittes verbunden ist und der Steueranschluß (c) mit einem für jede Stufe getrennt den Arbeitsbetrieb bzw. den Testbetrieb bestimmenden Signal (C₁-C₃) beaufschlagbar ist.

2. Schaltung mit Testfunktion nach Anspruch 1, dadurch gekennzeichnet, daß die Anzahl der Abtastverriegelungsschaltungen (1₁-1 _n, 2₁-2 _n, 3₁-3 _n) einer jeden der Mehrzahl von Testschaltungen (1-3, 10-30, 10′-30′) gleich der Anzahl von Ausgangsanschlüssen des entsprechenden Schaltungsabschnittes (1 a-3 a, 1 a′-3 a′) ist.

3. Schaltung mit Testfunktion nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß ein Schaltungsabschnitt (2 a) vorgesehen ist, dessen Anzahl von Eingangsanschlüssen (21) größer ist als die Anzahl seiner Ausgangsanschlüsse (22) und derjenige Eingang, der nicht mit dem zweiten Eingang (b) einer nachfolgenden Abtastverriegelungsschaltung verbunden ist, direkt mit einem Datenausgangsanschluß (O _n) verbunden ist.

4. Schaltung mit Testfunktion nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß ein Schaltungsabschnitt (2 a) vorgesehen ist, dessen Anzahl von Eingangsanschlüssen (21) größer ist als die Anzahl seiner Ausgangsanschlüsse (22) und derjenige Eingang, der nicht mit dem zweiten Eingang (b) einer nachfolgenden Abtastverriegelungsschaltung verbunden ist, mit dem Eingang (i) einer Verriegelungsschaltung (2 _n) verbunden ist.

5. Schaltung mit Testfunktion nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß ein Schaltungsabschnitt (2 a) vorgesehen ist, dessen Anzahl von Eingangsanschlüssen (21) größer ist als die Anzahl seiner Ausgangsanschlüsse (22), und daß zusätzliche zu den jeweils mit einem Ausgang des Schaltungsabschnittes (2 a) verbundenen Abtastverriegelungsschaltungen (2₁-2 _n-1) eine weitere Abtastverriegelungsschaltung (2 _n) vorgesehen ist, deren erster und zweiter Eingang (21) mit einem Eingang des Schaltungsabschnittes (2 a) verbunden sind.

6. Schaltung mit Testfunktion nach Anspruch 4 oder 5, dadurch gekennzeichnet, daß der Ausgang (O, d) der Verriegelungsschaltung (2 _n) bzw. Abtastverriegelungsschaltung (2 _n) über eine Zahl von weiteren Verriegelungsschaltungen bzw. Abtastverriegelungsschaltungen (3 _n) mit dem zugehörigen Datenausgangsanschluß (O_n) verbunden ist, die gleich der Anzahl der dem Schaltungsabschnitt (2 a) nachfolgenden Schaltungsabschnitte (3 a) ist.

7. Schaltung mit Testfunktion nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß das Steuersignal ein den Arbeitsbetrieb definierendes erstes Signal und ein den Testbetrieb definierendes zweites Signal aufweist, daß der erste Eingangsanschluß (a) und der Abtastausgangsanschluß (d) durch Anlegen des ersten Signals an den Steueranschluß (c) elektrisch verbunden werden und daß der zweite Eingangsanschluß (b) und der Abtastausgangsanschluß (d) durch Anlegen des zweiten Signals an den Steueranschluß (c) elektrisch verbunden werden.

8. Schaltung mit Testfunktion nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß die Abtastverriegelungsschaltungen (1₁-1 _n, 2₁-2 _n, 3₁-3 _n) und die Verriegelungsschaltungen (2 _n, 3 _n), die in jeder der Mehrzahl von Testschaltungen (1-3) enthalten sind, Daten synchron abgeben.

9. Schaltung mit Testfunktion nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß synchronisierte Taktsignale an die Abtastverriegelungsschaltung (1₁-1 _n, 2₁-2 _n, 3₁-3 _n) und die Verriegelungsschaltung (2 _n, 3 _n), die in jeder der Mehrzahl von Testschaltungen (1-3) enthalten sind, angelegt werden.

10. Schaltung mit Testfunktion nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Anzahl der Ausgangsanschlüsse des entsprechenden Schaltungsabschnittes (1 a-3 a) ungleich der Anzahl der Ausgangsanschlüsse des Schaltungsabschnittes (1 a-3 a) mit der maximalen Anzahl zu verarbeitender Bits ist und eine Anzahl von Verriegelungsschaltungen (2 _n, 3 _n) vorgesehen ist, wobei die Anzahl gleich der Differenz ist.