EP1346413A2 - Schaltungsanordnung - Google Patents

Schaltungsanordnung

Info

Publication number
EP1346413A2
EP1346413A2 EP01995582A EP01995582A EP1346413A2 EP 1346413 A2 EP1346413 A2 EP 1346413A2 EP 01995582 A EP01995582 A EP 01995582A EP 01995582 A EP01995582 A EP 01995582A EP 1346413 A2 EP1346413 A2 EP 1346413A2
Authority
EP
European Patent Office
Prior art keywords
substrate
arrangement according
circuit arrangement
circuit
sensor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP01995582A
Other languages
English (en)
French (fr)
Inventor
Andreas Kux
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of EP1346413A2 publication Critical patent/EP1346413A2/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/57—Protection from inspection, reverse engineering or tampering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10158—Shape being other than a cuboid at the passive surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor

Definitions

  • the invention relates to a circuit arrangement and a method for checking the authenticity of such a circuit arrangement.
  • Integrated circuits today have a large amount of data. If this data or the integrated circuits are used in security-relevant information systems, there is an increasing need to protect this data. This is the case, for example, in so-called e-commerce.
  • the invention is therefore based on the object of providing protection of an integrated circuit.
  • the second substrate is used to protect against unauthorized reading of data.
  • the second substrate can face both the front and the back of the chip to be protected. It can also be designed in duplicate and surround the chip to be protected like a sandwich.
  • the presence of the second substrate can be checked with high resolution.
  • the capacitive sensor elements are linked by means of a circuit arranged in a connection level, they can at least be easily read out individually.
  • a vertical connection to the integrated circuit If a vertical connection to the integrated circuit is provided, then signals detected by the sensor elements can be evaluated in the integrated circuit itself. In this way, the integrated circuit can check its protection itself.
  • a processing device must be provided within the integrated circuit. It is advantageous if the second surface has unevenness in order to be able to better determine the positional accuracy by means of the capacitive sensor elements. It is possible to level these bumps with an oxide in order to create a better connection.
  • an anisotropically conductive adhesive can be used instead of the unevenness or in combination with it, since this itself results in an individual pattern which, by means of the capacitive sensor elements with a high degree of positional accuracy uninterrupted connection of both substrates can be checked.
  • FIG. 1 a first exemplary embodiment according to the invention
  • FIG. 2 shows a modification of the first exemplary embodiment according to the invention
  • FIG. 3 a second exemplary embodiment according to the invention
  • FIG. 5 shows a block diagram to explain the basic functions according to the invention.
  • first substrate 1 such as a semiconductor chip, on whose first surface 2, opposite a second surface, an integrated circuit 4 is formed.
  • the second surface 2 again has unevenness 5.
  • these bumps 5 are depressions that are generated, for example, at random.
  • the unevenness 5 may have arisen, for example, during the normal manufacture of the substrate 1. However, they can also be created on the surface by irradiation with a laser beam, even in a random distribution.
  • the first surface 2 of the first substrate 1 is connected to a second substrate 9 by means of an adhesive 10.
  • a sensor is formed on the surface of the second substrate 9, which is formed from a plurality of sensor elements 7 in the exemplary embodiment shown.
  • These sensor elements are capacitive elements, that is to say on the surface of the second substrate 9, the capacitive elements are in the form of individual capacitor plates.
  • the second capacitor plate is replaced by the first Surface of the first substrate 1 is formed.
  • the individual sensor elements are charged with a different amount of charge at a predetermined voltage, or have different voltages after a uniformly predetermined charging process.
  • the capacitive sensor elements 7 which lie opposite an unevenness 5 are charged less than the capacitive sensor elements 7 which lie opposite the first surface 2 of the substrate 1 between the unevenness.
  • each arrangement according to FIG. 1 or FIG. 2 will differ from a basically identical arrangement in that the sensor elements 7 have different capacities and are therefore charged differently. Due to these differences, each corresponding arrangement will have an individual charge distribution on the capacitive element 7.
  • the capacitive sensor elements 7 are now connected to one another in a circuit arrangement which is formed in a connection level 8. In this way, the individual capacitive sensor elements 7 can be controlled or read out individually or in groups. This is shown in principle in FIG. 5.
  • the sensor 70 consists of a matrix of sensor elements 7, which are arranged at the intersections of row or row lines and which are addressed via the circuit 14. Access to the circuit 14 enables the individual capacity distribution of the charge distribution of the arrangement to be determined. Once it has been determined, it can be saved as desired and compared again at a later point in time.
  • the circuit 14 can be connected to the integrated circuit 4 via a vertical connection 6. If the integrated circuit 4 has a memory and processing logic, a pattern of the individual properties of the capacitive sensor elements 7, once stored, can be checked for changes at any time. It is thus possible, via the processing device 13, to control the integrated circuit 4 in such a way that it can only be operated as long as the individual distribution of the capacitive sensor elements 7 matches a distribution that was previously stored.
  • the first surface of the first substrate must be planarized.
  • a filler layer 11 is applied, for example, which fills the unevenness 5 and, as shown in FIG. 3, optionally covers the entire surface. This is a uniform level Surface can be manufactured. Otherwise, the arrangement according to this second exemplary embodiment is identical to the arrangements according to FIG. 1 and FIG. 2.
  • a flat first surface 2 of the first substrate 1 is generally assumed.
  • the first and the second substrate are connected to one another with the aid of an anisotropically conductive adhesive 12.
  • the anisotropically conductive adhesive 12 has conductive particles 12 'which are distributed in the adhesive material. In this way too, an individual pattern of the individual capacitive sensor elements 7 is generated, the anisotropically conductive adhesive 12 being used at the same time for connecting the circuit 14 for detecting the individual sensor elements to the vertical connection 6.
  • the sensor elements have a sufficiently fine grid to be able to produce the individuality in the arrangement.
  • the invention is not restricted to this. It is also possible to protect the side carrying an integrated circuit, or to monitor the chip to be protected on both sides with sensor elements like a sandwich. Furthermore, it is already known to stack a plurality of semiconductor chips carrying integrated circuits on top of one another and thus to combine the subcircuits in a cubic manner to form an overall circuit. Which he- The arrangement according to the invention can also be used to check the presence or the integrity of such a chip stack.
  • both the first and the second substrate can be produced in the semiconductor technology common today, such as silicon technology.
  • semiconductor technology common today such as silicon technology.
  • one or both substrates it is also possible for one or both substrates to be produced using the not yet widespread polymer technology.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Structure Of Printed Boards (AREA)
  • Pressure Sensors (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

Es ist vorgesehen auf einem zweiten Substrat eine Sensoranordnung auszubilden, die einer Oberfläche eines ersten Substrats gegenüberliegend angeordnet ist. Damit wird feststellbar, ob die Anordnung aus erstem und zweiten Substrat aufgetrennt ist oder wurde.

Description

Beschreibung
Schaltungsanordnung
Die Erfindung betrifft eine Schaltungsanordnung bzw. ein Verfahren zur Überprüfung der Echtheit einer solchen Schaltungs- anordnung .
Integrierte Schaltungen weisen heutzutage eine Vielzahl von Daten auf. Werden diese Daten beziehungsweise die integrierten Schaltungen in sicherheitsrelevanten Informationssystemen eingesetzt, besteht in zunehmendem Maße die Notwendigkeit, diese Daten zu schützen. Dies ist beispielsweise im sogenannten e-commerce der Fall.
Um einen solchen Schutz vorzusehen, ist es bekannt, die Oberfläche der integrierten Schaltung flächig beziehungsweise me- anderförmig oder auch in Streifenform metallisch abzudecken, um zu verhindern, daß auf optischem Wege oder mittels Abta- sten von Schaltungsteilen, gespeicherte Daten oder über Leitungsteile geführte Daten unautorisiert ausgegeben werden. Um einen solchen Schutz zu umgehen, ist es mittlerweile bereits gelungen, von der Rückseite des Substrats her, das die integrierte Schaltung trägt, durch diesen hindurch mittels geeig- neter hier nicht weiter beschriebener Verfahren Daten aus der integrierten Schaltung auszulesen. Um dies zu verhindern, werden erhebliche Anstrengungen unternommen, um ein Detektie- ren von Daten über die Rückseite des Substrates zu verhindern. Grundsätzlich ist es möglich auch hier eine metallische Schicht aufzutragen, jedoch kann diese leicht abgetragen werden.
Der Erfindung liegt somit die Aufgabe zugrunde, einen Schutz einer integrierten Schaltung vorzusehen.
Diese Aufgabe wird durch die in Patenanspruch 1 bzw. 12 angegebenen Mitteln bzw. Maßnahmen gelöst. Dadurch, daß der auf dem zweiten Substrat ausgebildete Sensor einer Oberfläche des ersten Chips zugewandt ist, kann über diesen das ununterbrochene Vorhandensein des zweiten Substrats überwacht werden. Dabei dient das zweite Substrat dem Schutz gegen ein unerlaubtes Auslesen von Date . Das zweite Substrat kann sowohl der Vorder- als auch der Rückseite des zu schützenden Chips gegenüberstehen. Es kann auch doppelt ausgeführt sein und den zu schützenden Chip ähnlich einem Sandwich umgeben.
Vorteilhafte Ausgestaltung der Erfindung sind in den untergeordneten Ansprüchen angegeben.
Durch das Ausbilden des Sensors in Form einer Vielzahl kapa- zitiver Sensorelemente, kann mit hoher Auflösung das Vorhandensein des zweiten Substrats überprüft werden.
Sind die kapazitiven Sensorelemente mittels einer in einer Verbindungsebene angeordneten Schaltung verknüpft, so sind diese zumindest einzeln leicht auslesbar.
Ist in eine Vertikalverbindung zur integrierten Schaltung vorgesehen, so kann eine Auswertung von von den Sensorelementen erfaßten Signalen in der integrierten Schaltung selbst erfolgen. Auf diese Weise kann die integrierte Schaltung ihren Schutz selbst überprüfen. Hierzu ist eine Verarbeitungs- einrichtung innerhalb der integrierten Schaltung vorzusehen. Es ist vorteilhaft wenn die zweite Oberfläche Unebenheiten aufweist, um mittels der kapazitiven Sensorelemente die Lage- genauigkeit besser feststellen zu können. Dabei ist es möglich, diese Unebenheiten mittels eines Oxids einzuebnen, um eine bessere Verbindung herstellen zu können. Alternativ dazu kann anstelle der Unebenheiten oder in Kombination mit diesen ein anisotropisch leitender Kleber verwendet werden, da die- ser selbst ein individuelles Muster ergibt, das mittels der kapazitiven Sensorelemente mit hoher Lagegenauigkeit auf eine ununterbrochene Verbindung beider Substrate hin überprüft werden kann .
Nachfolgend wird die Erfindung unter Bezugname auf die Zeich- nung anhand von Ausführungsbeispielen einzeln erläutert.
Es zeigen:
Figur 1, ein erstes erfindungsgemäßes Ausführungsbeispiel,
Figur 2, eine Modifikation des ersten erfindungsgemäßen Aus- führungsbeispiels,
Figur 3, ein zweites erfindungsgemäßes Ausführungsbeispiel,
Figur 4, ein drittes erfindungsgemäßes Ausführungsbeispiel und
Figur 5, ein Blockschaltbild zur Erläuterung der erfindungs- gemäßen Grundfunktionen.
In Figur 1 ist ein erstes Substrat 1, wie beispielsweise ein Halbleiterchip, dargestellt, an dessen einer ersten Oberfläche 2, gegenüberliegend einer zweite Oberfläche, eine inte- grierte Schaltung 4 ausgebildet ist. Die zweite Oberfläche 2 weist wiederum Unebenheiten 5 auf. Diese Unebenheiten 5 sind im beschriebenen Ausführungsbeispiel Vertiefungen, die beispielsweise zufällig erzeugt sind. Die Unebenheiten 5 können beispielsweise bei der üblichen Herstellung des Substrats 1 entstanden sein. Sie können jedoch auch gezielt durch Bestrahlung mit einem Laserstrahl, auch in zufälliger Verteilung, auf der Oberfläche entstanden sein.
Mittels eines Klebers 10 ist die erste Oberfläche 2 des er- sten Substrates 1 mit einem zweiten Substrat 9 verbunden. An der Oberfläche des zweiten Substrates 9 ist zumindest teilweise ein Sensor ausgebildet, der in dem dargestellten Ausführungsbeispiel aus einer Vielzahl Sensorelemente 7 gebildet ist. Diese Sensorelemente sind kapazitive Elemente, das heißt an der Oberfläche des zweiten Substrates 9 sind die kapazitiven Elemente in Form von einzelnen Kondensatorplatten ausgebildet. Die zweite Kondensatorplatte wird durch die erste Oberfläche des ersten Substrates 1 gebildet. In Abhängigkeit vom Dielektrikum, daß sich zwischen den so gebildeten Kondensatorplatten ausbildet und dem Abstand der so gebildeten Kondensatorplatten, werden die einzelnen Sensorelemente bei vor- gegebener Spannung mit unterschiedlicher Ladungsmenge aufgeladen, beziehungsweise weisen nach einem einheitlich vorgegebenem Aufladevorgang, unterschiedliche Spannungen auf.
Wie der Figur 1 leicht zu entnehmen ist, werden die kapaziti- ven Sensorelemente 7, die einer Unebenheit 5 gegenüber liegen, weniger aufgeladen, als die kapazitiven Sensorelemente 7, die der ersten Oberfläche 2 des Substrates 1 zwischen den Unebenheiten Vertiefungen gegenüber liegen.
Als Variante dazu ist gemäß Figur 2 Klebstoff in unterschiedlicher Menge mit in die Unebenheiten 5 gedrungen.
Geht man davon aus, daß wenn die Unebenheiten 5 nicht gezielt vollständig mit Klebstoff ausgefüllt sind, ist grundsätzlich jede Unebenheit 5 mit einer zufälligen Menge Klebstoff 10 ausgefüllt. Sind die Unebenheiten 5 zu dem zufällig auf der ersten Oberfläche des ersten Substrats 1 verteilt, so wird sich jede Anordnung gemäß Figur 1 oder Figur 2 von einer prinzipiell gleichen Anordnung darin unterscheiden, daß die Sensorelemente 7 unterschiedliche Kapazitäten aufweisen und somit unterschiedlich geladen werden. Dabei wird durch diese Verschiedenheiten jede entsprechende Anordnung eine individuelle Ladungsverteilung auf das kapazitiven Elementes 7 aufweisen.
Die kapazitiven Sensorelemente 7 sind nunmehr in einer Schaltungsanordnung, die in einer Verbindungsebenen 8 ausgebildet ist, miteinander verschaltet. Auf diese Weise können die einzelnen kapazitiven Sensorelemente 7 einzeln oder in Gruppen angesteuert, beziehungsweise ausgelesen werden. Dies ist vom Prinzip her in Figur 5 dargestellt. Der Sensor 70 besteht aus einer Matrix von Sensorelementen 7, die an den Schnittpunkten von Zeilen- beziehungsweise Reihenleitungen angeordnet sind und die über die Schaltung 14 angesprochen werden. Ein Zugriff auf die Schaltung 14 ermöglicht es die individuelle Kapazitätsverteilung der Ladungsverteilung der Anordnung festzustellen. Ist sie festgestellt, so kann sie beliebig abgespeichert werden und zu einem späteren Zeitpunkt wieder verglichen werden.
Das bedeutet beispielsweise, wird die gemäß Figur 1 beziehungsweise Figur 2 dargestellte Anordnung getrennt, um über die erste Oberfläche 2 des ersten Substrats die Schaltung beziehungsweise Daten der integrierten Schaltung 4 zu analysie- ren, so wird sich bei einem späteren Zusammenbau mit Sicherheit die individuelle Verteilung der kapazitiven Sensorelemente 7 bezüglich ihrer kapazitiven Eigenschaften eindeutig verändert haben. Es ist somit feststellbar, daß die Anordnung möglicherweise manipuliert wurde. Wie dargestellt ist, kann die Schaltung 14 über eine VertikalVerbindung 6 mit der integrierten Schaltung 4 verbunden werden. Weist die integrierte Schaltung 4 einen Speicher und eine Verarbeitungslogik auf, so kann zu einem beliebigen Zeitpunkt ein einmal abgespeichertes Muster der individuellen Eigenschaften der kapaziti- ven Sensorelemente 7, auf Veränderungen hin überprüfen. Es ist somit möglich, über die Verarbeitungseinrichtung 13 die integrierte Schaltung 4 derart zu steuern, daß sie nur solange betreibbar ist, wie die individuelle Verteilung der kapazitiven Sensorelemente 7 mit einer einmal zuvor abgespeicher- ten Verteilung übereinstimmt.
Aus herstellungstechnischen Gründen kann es vorteilhaft sein, daß die erste Oberfläche des ersten Substrats planarisiert werden muß. Hierzu wird beispielsweise eine Füllschicht 11 aufgetragen, die die Unebenheiten 5 ausfüllt und gegebenenfalls, wie in Figur 3 dargestellt, die gesamte Oberfläche planabdeckt. Auf diese Weise ist eine einheitliche ebene Oberfläche herstellbar. Ansonsten ist die Anordnung gemäß diesem zweiten Ausführungsbeispiel übereinstimmend mit den Anordnungen gemäß Figur 1 und Figur 2.
Im dritten Ausführungsbeispiel, daß in Figur 4 dargestellt ist, wird grundsätzlich von einer ebenen ersten Oberfläche 2 des ersten Substrats 1 ausgegangen. Das erste und das zweite Substrat werden mit Hilfe eines anisotrop leitenden Klebers 12 miteinander verbunden. Der anisotrop leitende Kleber 12 weist leitende Partikel 12' auf, die in dem Klebematerial verteilt sind. Auch auf diese Weise wird ein individuelles Muster der einzelnen kapazitiven Sensorelemente 7 erzeugt wobei hierbei der anisotrop leitende Kleber 12 gleichzeitig zum Verbinden der Schaltung 14 zum Erfassen der einzelnen Senso- relemente, mit der Vertikalverbindung 6 verwendet wird.
Eine solche Anordnung läßt sich jedoch, wie leicht ersichtbar ist, auch mit Unebenheiten, wie gemäß Figur 1 und Figur 2 zuvor beschrieben, kombinieren.
Neben den erläuterten kapazitiven Sensorelementen, sind jedoch auch andere Sensorprinzipien denkbar, wie beispielsweise Ultraschallelemente oder auch optische Elemente. Entscheidend für den Erfindungsgedanken ist allein, daß die Sensorelemente ein ausreichend feines Raster aufweisen, um die Individualität in der Anordnung herstellen zu können.
Wenn bei den zuvor beschriebenen Ausführungsbeispielen stets darauf Bezug genommen wurde, daß die Rückseite eines Halblei - terchip geschützt werden soll, so ist die Erfindung jedoch nicht darauf beschränkt. Genauso ist es möglich die eine integrierte Schaltung tragende Seite zu schützen, oder den zu schützenden Chip ähnlich einem Sandwich beidseitig mit Sensorelementen zu überwachen. Weiterhin ist es bereits bekannt mehrere integrierte Schaltungen tragende Halbleiterchips übereinander zu stapeln und die Teilschaltungen somit kubisch integriert zu einer GesamtSchaltung zusammenzufassen. Die er- findungsgemäße Anordnung kann auch dazu verwendet werden, das Vorhandensein, bzw. die Unversehrtheit eines solchen Chipstapels zu überprüfen.
Zusätzlich wird noch darauf hingewiesen, daß sowohl das erste als auch das zweite Substrat in der heute üblichen Halbleitertechnologie, wie beispielsweise die Siliziumtechnologie, herstellbar sind. Es ist jedoch auch möglich, das eines oder beide Substrate in der noch nicht so weit verbreiteten Poly- mertechnologie hergestellt sind.

Claims

Patentansprüche
1. Schaltungsanordnung mit einem ersten Substrat (1), daß in einer ersten Oberfläche (3) eine integrierte Schaltung (4) und gegenüberliegend eine zweite Oberfläche (2) aufweist und mit einem zweiten Substrat (9) , daß an einer Oberfläche einen Sensor (7) aufweist, wobei das zweite Substrat (9) mit dem ersten Substrat (1) derart haftend verbunden ist, daß die Oberfläche des zweiten Substrats (9) , das den Sensor (7) auf- weist, einer der beiden Oberflächen (2,3) des ersten Substrats (1) zugewandt ist.
2. Schaltungsanordnung nach Anspruch 1, bei der der Sensor (7) aus einer Vielzahl von kapazitiven Sensorelementen (70) besteht.
3. Schaltungsanordnung nach Anspruch 2, bei der die kapazitiven Sensorelemente (7) mittels einer in einer Verbindungsebene (8) ausbildeten Schaltung (14) verknüpft und zumindest einzeln erfaßbar sind.
4. Schaltungsanordnung nach Anspruch 3, bei der in der Verbindungsebene (8) ausgebildete Schaltung (14) über eine Vertikalverbindung (6) mit der integrierten Schaltung (5) ver- bunden ist.
5. Schaltungsanordnung nach Anspruch 4, bei der die integrierte Schaltung (4) eine Verarbeitungseinrichtung (13) zum Verarbeiten der aus dem Sensor (70) ausgelesenen Signale auf- weist.
6. Schaltungsanordnung nach einem der Ansprüche 1 bis 5, bei dem das erste Substrat (1) mit dem zweiten Substrat (9) klebend verbunden ist.
7. Schaltungsanordnung nach einem der vorher gehenden Ansprüche, bei der die zweite Oberfläche Unebenheiten (5) aufweist .
8. Schaltungsanordnung nach Anspruch 7, bei der der die Unebenheiten auf der zweiten Oberfläche (2) eine zufällige Verteilung aufweist .
9. Schaltungsanordnung nach Anspruch 7, 8 oder 9, bei der die Unebenheiten auf der zweiten Oberfläche (2) nicht zufällig erzeugt sind.
10. Schaltungsanordnung nach Anspruch 7, bei der die Unebenheiten (5) mittels eines Oxids geebnet sind.
11. Schaltungsanordnung nach einem der vorher gehenden Ansprüche bei das erste Substrat (1) mit dem zweiten Substrat (9) mittels eines anisotropen Klebers verbunden ist .
12. Verfahren zum Überprüfen der Echtheit einer Schaltungsanordnung nach einem der vorhergehenden Ansprüche, bei dem der Sensor das Muster der Oberfläche der er gegenübersteht abtastet und einer Vergleichseinrichtung zu- führt und diese das erfaßte Muster mit einem -vorgegebenen Muster vergleicht .
13. Verfahren nach Anspruch 11, bei dem das erfaßte Muster das erste Substrat individualisiert.
EP01995582A 2000-12-29 2001-12-06 Schaltungsanordnung Withdrawn EP1346413A2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE2000165747 DE10065747A1 (de) 2000-12-29 2000-12-29 Schaltungsanordnung
DE10065747 2000-12-29
PCT/DE2001/004589 WO2002054492A2 (de) 2000-12-29 2001-12-06 Schaltungsanordnung

Publications (1)

Publication Number Publication Date
EP1346413A2 true EP1346413A2 (de) 2003-09-24

Family

ID=7669438

Family Applications (1)

Application Number Title Priority Date Filing Date
EP01995582A Withdrawn EP1346413A2 (de) 2000-12-29 2001-12-06 Schaltungsanordnung

Country Status (4)

Country Link
EP (1) EP1346413A2 (de)
DE (1) DE10065747A1 (de)
TW (1) TW544897B (de)
WO (1) WO2002054492A2 (de)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10238835A1 (de) * 2002-08-23 2004-03-11 Infineon Technologies Ag Halbleiterchip, Chipanordnung mit zumindest zwei Halbleiterchips und Verfahren zur Überprüfung der Ausrichtung zumindest zweier übereinander liegender Halbleiterchips in einer Chipanordnung
DE10309614A1 (de) * 2003-03-05 2004-09-23 Infineon Technologies Ag Halbleiterstruktur und Verfahren zur Herstellung derselben
US7758911B2 (en) 2003-05-08 2010-07-20 Honeywell International Inc. Microelectronic security coatings
US7429915B2 (en) 2005-04-20 2008-09-30 Honeywell International Inc. System and method for detecting unauthorized access to electronic equipment or components
US7719419B2 (en) 2005-11-02 2010-05-18 Honeywell International Inc. Intrusion detection using pseudo-random binary sequences
US7436316B2 (en) 2006-01-05 2008-10-14 Honeywell International Inc. Method and system to detect tampering using light detector
US7388486B2 (en) 2006-01-05 2008-06-17 Honeywell International Inc. Method and system to detect tampering using light detector
US7495554B2 (en) 2006-01-11 2009-02-24 Honeywell International Inc. Clamshell protective encasement
US7671324B2 (en) 2006-09-27 2010-03-02 Honeywell International Inc. Anti-tamper enclosure system comprising a photosensitive sensor and optical medium
US8279075B2 (en) 2006-11-30 2012-10-02 Honeywell International Inc. Card slot anti-tamper protection system
US7796036B2 (en) 2006-11-30 2010-09-14 Honeywell International Inc. Secure connector with integrated tamper sensors
US8284387B2 (en) 2007-02-08 2012-10-09 Honeywell International Inc. Methods and systems for recognizing tamper events
EP3156947B1 (de) 2015-10-12 2020-01-01 Nxp B.V. Elektronische vorrichtung
EP3193281B1 (de) 2016-01-15 2019-11-13 Nxp B.V. Elektronische vorrichtung

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2727226B1 (fr) * 1994-11-17 1996-12-20 Schlumberger Ind Sa Dispositif de securite actif a memoire electronique
DE19511775C1 (de) * 1995-03-30 1996-10-17 Siemens Ag Trägermodul, insb. zum Einbau in einen kartenförmigen Datenträger, mit Schutz gegen die Untersuchung geheimer Bestandteile
FR2746962B1 (fr) * 1996-04-01 1998-04-30 Schlumberger Ind Sa Dispositif de securite d'une pastille semi-conductrice
TW381057B (en) * 1997-08-07 2000-02-01 Hitachi Ltd Semiconductor device
CA2254695A1 (en) * 1997-12-19 1999-06-19 John M. Todd Anti-theft alarm for portable electrically operated devices

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See references of WO02054492A3 *

Also Published As

Publication number Publication date
DE10065747A1 (de) 2002-07-11
TW544897B (en) 2003-08-01
WO2002054492A3 (de) 2003-02-13
WO2002054492A2 (de) 2002-07-11

Similar Documents

Publication Publication Date Title
EP1346413A2 (de) Schaltungsanordnung
DE69605445T2 (de) Verfahren zum erzeugen eines mit einem integrierten schaltkreis versehenen verschlüsselungsschlüssels
EP1152368B1 (de) Chipkarte
DE69205078T2 (de) Verbindungstechnik für elektronische Vorrichtungen.
EP0996932A1 (de) Kontaktlos betreibbarer datenträger
EP0231970B1 (de) Dickschicht-Schaltungsanordnung mit einer keramischen Substratplatte
WO1997005571A1 (de) Datenträger mit einem einen bauteil aufweisenden modul und mit einer spule und verfahren zum herstellen eines solchen datenträgers sowie modul hierfür
WO2000042657A1 (de) Elektronisches bauelement und verwendung einer darin enthaltenen schutzstruktur
DE10126610B4 (de) Speichermodul und Verfahren zum Testen eines Halbleiterchips
DE10105725B4 (de) Halbleiterchip mit einem Substrat, einer integrierten Schaltung und einer Abschirmvorrichtung
DE10325564B4 (de) Chipkartenmodul
EP0221351B1 (de) Integrierte Halbleiterschaltung mit einem elektrisch leitenden Flächenelement
DE10140045A1 (de) IC-Chip mit Schutzstruktur
DE10106836B4 (de) Integrierte Schaltungsanordnung aus einem flächigen Substrat
DE69931575T2 (de) Testanordnung für elektronische Speicherkarten
DE19748666C2 (de) Verdrahtungsverfahren für mikroelektronische Systeme zur Verhinderung von Produktpiraterie und Produktmanipulation, durch das Verfahren hergestelltes mikroelektronisches System und Verwendung des mikroelektronischen Systems in einer Chipkarte
DE19822218B4 (de) Zugriffsgeschützter Datenträger
DE19841676A1 (de) Zugriffsgeschützter Datenträger
DE19746641B4 (de) Verdrahtungsverfahren für Halbleiter-Bauelemente zur Verhinderung von Produktpiraterie und Produktmanipulation und Verwendung des Halbleiter-Bauelements in einer Chipkarte
DE102022210715B4 (de) Vorrichtung mit einer amorphen oder teilkristallinen oder kristallinen Schicht, ein Speicherbaustein, ein Verfahren zum Herstellen dieser Vorrichtung und des Speicherbausteins sowie die Verwendung der Vorrichtung und/oder des Speicherbausteins als Sicherheitsbauelement
EP1391928B1 (de) Chipanordung mit zumindest zwei Halbleiterchips und Verfahren zur Überprüfung der Ausrichtung zweier benachbarter Halbleiterchips
EP2290590B1 (de) Portabler Datenträger
DE102017207046B4 (de) Verfahren zum Herstellen und Auslesen einer kryptografischen Schaltung
WO2001052324A1 (de) Chip mit allseitigem schutz sensitiver schaltungsteile durch shields unter verwendung eines hilfschips
EP1136960A1 (de) Individualanordnung

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 20030709

AK Designated contracting states

Kind code of ref document: A2

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LI LU MC NL PT SE TR

RBV Designated contracting states (corrected)

Designated state(s): AT BE CH CY DE FR GB IT LI

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION HAS BEEN WITHDRAWN

18W Application withdrawn

Effective date: 20080828