TW544897B - Circuit arrangement and method for checking the authenticity of said circuit arrangement - Google Patents

Circuit arrangement and method for checking the authenticity of said circuit arrangement Download PDF

Info

Publication number
TW544897B
TW544897B TW90130634A TW90130634A TW544897B TW 544897 B TW544897 B TW 544897B TW 90130634 A TW90130634 A TW 90130634A TW 90130634 A TW90130634 A TW 90130634A TW 544897 B TW544897 B TW 544897B
Authority
TW
Taiwan
Prior art keywords
substrate
patent application
circuit configuration
scope
sensor
Prior art date
Application number
TW90130634A
Other languages
English (en)
Inventor
Andrea Kux
Original Assignee
Infineon Technologies Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Ag filed Critical Infineon Technologies Ag
Application granted granted Critical
Publication of TW544897B publication Critical patent/TW544897B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/57Protection from inspection, reverse engineering or tampering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/544Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54473Marks applied to semiconductor devices or parts for use after dicing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01068Erbium [Er]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015Shape
    • H01L2924/10155Shape being other than a cuboid
    • H01L2924/10158Shape being other than a cuboid at the passive surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901Structure
    • H01L2924/1904Component type
    • H01L2924/19041Component type being a capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Combinations Of Printed Boards (AREA)
  • Structure Of Printed Boards (AREA)
  • Pressure Sensors (AREA)

Description

五、發明説明( 1 B7 發明背景 月係種電路配置和一種用於檢查具此種型式之電 路配置之可靠性的方法。 係义” ’積ft電路持有大量冑料。#資料或該等積體電路 ^ ; ^有文全功能的資訊系統中,則逐漸需要保護該資 料。此即所謂的例如電子商務。 '為7 ^供此保護,已知積體電路的表面係呈金屬性覆蓋 ' 面積上或呈曲折狀或直條狀,以便使經由線列元件 斤才疋供i具料或儲存之資料免於輸出而未有光學構件或電 、之掃调部件扠權。為了避開保護,已有可能藉由合適之 方法、’二由基底自承載積體電路之基底之背面讀出積體電路 中的^料,不在此處對該等合適的方法作更為詳細的說 月為了防止避開保護,已對防止經由基底之背面偵測資 料下了相$大的功夫。原則上,亦有可能將一金屬層塗敷 至背面,但移除該金屬層是容易的。 因此,本發明係基於保護一積體電路的目的。 此目的係藉由專利案申請專利範圍第丨和12項所述的量 測及構件予以達成。 形成於第二基底上之感測器面對第一晶片之表面的事實 意指第二基底之連續性存在可藉由該感測器予以監測。第 一基底係用於保護防止未經授權讀取資料。第二基底可同 時與要保護之晶片之背面及前面相對而置。第二基底亦可 具有雙設計並以類似三明治的方式環繞所要保護的晶片。 本發明之有利結構係於從屬之申請專利範圍中予以提出。 -4· 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公复了 544897 五、發明説明( 感測器係作成許多電容性感測器幻牛構件的事實意指第 二基巵之存在可用微細之解析度予以檢查。 右· π等电各性感測器元件係藉由一配置於連接平面中的 電路丁以連結,則該等元件至少可個別地予以輕易讀取。 若提供對積體電路 > 表古4 <垂直連接,則由感測器元件所記錄 的信號可在積體電路本身φ不 ^ 、 身中丁以4i疋。依此方式,積體電 路可檢查其本身的保謹。Α μ ^ 為此目的,必須在積體電路内部 k供處理裝置。若第二表面不均勻則有益處,因為這使 得位置精確度可藉由電容性感測器元件予以更為成功地判 疋。精由氧化物使該不均勻處變平是有可能的,以便能夠 產生:改艮的連接。換個角度來*,可使用-非等向導電 f生黏著d而非不均句性或將此兩者結纟,因為黏著劑本身 產生-個別的形態,可藉由電容性感測器元件對一介於兩 基底之門之連續性連接以高位置精確度檢查該形態。 本-明係引用圖式並以範例性具體實施例為基礎在底下 予以詳細解釋: 圖表示才艮據本發明之第一範例性具體實施例, 圖表示才艮據本發明之第一範例性具體實施例之修改, 圖3表示-根據本發明之第二範例性具體實施例/ 圖4表示一根據本發明之第三範例性具體實施例,以及 圖5表7F |據本發明用來解釋基本功能之電路圖。 圖【表示一位於一第一表面3上之第一基底卜例如 導缸曰日片對著第二表面形成一積體電路4。該第 係呈非均句狀5。該非均句狀5於所描述的範例性具實施面例 544897 A7 B7 五、發明説明(3 ) 中係藉由例如隨機產生的凹處予以形成。非均勻狀5可例 如在基底1之標準製造期間予以形成。然而,亦可在表面 上用即使呈隨機分佈之雷射光束藉由照射予以謹慎形成。 第一基底1之第一表面3係藉由一黏著劑丨〇予以接合至一 第二基底9。一在所描述之範例性具體實施例中由許多感 測器元件7所形成之感測器係形成於至少部分第二基底9之 表面上。這些感測器元件係電容性元件,亦即該等電容性 兀件係在第二基底9之表面上呈個別電容器平板之形式。 第一電容器平板係由第一基底!之第一表面予以形成。取 決於依此方式形成之電容器平板之間所形成之電介質以及 依此方式形成之電容器平板之間的距離,該等個別的感測 益疋件係在一預定電壓的控制下予以充電至不同的電荷 量,或在一均勻之預定充電操作之後具有不同的電壓。 由圖1可看出’對著一非均勻區塊5而置之電容性感測元 件7的充電程度小於面對非均勻凹處之間之基底1之第一表 面3而置之電容性感測器元件7的充電程度。 如同根據圖2之變形,黏著劑係以不同量透入非均勻處5。 可假設若非均勾部分5係謹慎地未充滿黏著劑,則每一 個非均句部分5原則上皆以隨機量之黏著劑1〇予以填充。 若非均勾處5亦隨機分佈於第一基底丨之第一表面上,則每 一個示於圖1或圖2之配置皆將因該等感測器元件7具有不 同的電容值並從而有不同的充電程度而使得理論上完全相 同的配置與實際不同。這些差異意指每一個對應的配置皆 將在電容性元件7上造成個別的充電分佈。 裝 訂
544897
電谷性感測器元件7現在係於形成於一連接平面8中之電 路配置内彼此連接。依此方#,個別之電容性感測器元件 7可個別地或整體性予以啟動,例如讀取。 圖5中有描繪。感測器70包含一感測器元件7所形成的矩 陣,該等感測器元件7係配置於行與列線列之交又點並經 由電路14給定位址。存取電路14可判定配置之電荷分佈之 個別電容值分佈。若已經過判定,則可視需要予以儲存並 於之後再一次予以比對。 此意指例如若圖1或圖2中所描述的配置係隔離的以便經 由第一基底之第一表面3分析積體電路4之資料或電路,則 該等電容性感測器元件7之個別分佈毫無疑問地將於接續 之重新組裝期間在其電容特性方面有明確變化。因此可判 定配置已經過竄改。如圖示,電路14可經由一垂直連接6 予以連接至積體電路4。若積體電路4具有一記憶體和處理 邏輯電路,已儲存一次之電容性感測器元件7之個別特性 之形態可於任何想要的時間檢查其改變狀況。因而有可能 使用處理裝置13控制積體電路4,其控制方式使得僅可在 該等電容性元件7之個別分佈與先前所儲存之分佈一致時 才得以運作。 為了製造’必須使第一基底之第一表面平整化是有益處 的。基於此目的,經由實施例,塗敷一填充層丨丨,該填充 層11填滿非均勻處5並且,若適宜,如圖3所示,於整個表 面上形成一扁平之覆蓋物。依此方式,有可能產生一均 勻、平整的表面。否則,第二範例性具體實施例所示的配 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐) 544897 A7 _ B7 五、發明説明(5 ) 置對應於圖1和圖2所示的配置。 裝 在示於圖4之第三範例性具體實施例中,起始點為一第 一基底1之平整性第一表面3。第一和第二基底係藉助於非 等向導電性黏著劑12接合在一起。該非等向導電性黏著劑 12具有分佈於黏著劑材料中之導電性粒子12,。依此方式, 產生一具有個別電容性感測器元件7之個別形態,此實例 中的非等向導電性黏著劑12係同時用於將要用來記錄個別 感測器元件之電路14連接至垂直連接處6。 然而,一具有此種型式之配置亦可清楚地按照圖1和圖2 如上所述與非均句處結合。 然而,除了已作解釋之電容性感測器元件之外,亦可想 到其它感測器原理,如超音波元件或光學元件。對於此開 創性想法唯一重要的因素在於該等感測器元件必須具有一 足夠微細的陣列而使得該配置為獨有的。 僅管上述範例性具體實施例已總是與對於保護一半導體 晶片之背面的需求有關,本發明並不侷限於此應用。以類 t 似於三明治配置的方式,保護承載一積體電路之側端或使 用感測器元件於兩側端上監測所要保護的晶片是有相等的 可能性。另外,已知有許多承載著積體電路之半導體晶片 要彼此堆疊且從而有局部的電路要以積體立方體的形式予 以結合以產生一完整的電路。根據本發明之配置亦可用於 檢查一具有此種型式之晶片堆疊之整合性或存在性。 除此之外,請注意第一基底和第二基底兩者皆可用標準 之取新半導體技術,例如碎技術,予以製造。然而,亦有 可能用目前尚未普及的聚合物技術製造一或兩種:基底。 -8- 本紙張尺度適用中國國豕標準(CNS) A4規格(210 X 297公爱) 544897 A7 B7 五、發明説明(6 ) 主要元件符號說明 1 第一基底 2 第二表面 3 第一表面 4 積體電路 5 非均勻處 6 垂直連接處 7 感測器元件 8 連接平面 9 第二基底 10 黏著劑 11 填充層 12 黏著劑 13 處理裝置 14 電路 70 感測器 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐)

Claims (1)

  1. 544897 8 8 8 8 A B c D 六、申請專利範圍 1· 一種電路配置,其具有一第一基底⑴、該第一基底⑴在 一第一表面(3)中具有一積體電路(4)並且,於相對側上具 有一第二表面(2),以及具有一第二基底(9),其中在一表 面上有一感測器⑺,該第二基底(9)係接合至該第一基底 (1) ’該接合方式使得具有感測器⑺之第二基底⑼之表 面面對第一基底(1)之兩表面(2、3)之其中之一。 2 .如申請專利範圍第1項之電路配置,其中該感測器⑺包 含許多電容性感測器元件(70)。 3 .如申請專利範圍第2項之電路配置,其中該等電容性感 測器元件(7)係藉由一形成於一連接平面(8)中之電路(14) 予以連結並至少可予以個別記錄。 4 ·如申請專利範圍第3項之電路配置,其中該形成於連接 平面(8)中的電路(14)係經由一垂直連接⑹予以連接至積 體電路(5)。 5 ·如申凊專利範圍第4項之電路配置,其中該積體電路(4) 具有一用於處理讀自該感測器(70)之信號的處理裝置(13)。 6 ·如申請專利範圍第1至5項中其中一項之電路配置,其中 該第一基底(1)係黏著性地黏結至該第二基底(9)。 7 ·如申請專利範圍第1至5項中其中一項之電路配置,其中 該第二基底是不均句的(5)。 8. 如申请專利範圍第7項之電路配置’其中該位於第二表 面(2)上之非均勻狀係呈隨機分佈。 9. 如申請專利範圍第7項之電路配置,其中該位於第二表 面(2)上之非均勾狀並非隨機產生。 -10- — 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 544897 A8 B8 C8 ___________D8 ___ 六、申請專利範圍 ' '^ 10.如申請專利範圍第8項之電路配置,其中該位於第二表 面(2)上之非均句狀並非隨機產生。 11·如申請專利範圍第7項之電路配置,其中該非均勻狀(5) 係藉由氧化物使其變平。 12·如申請專利範圍第1至5項中其中一項之電路配置,其 中3第一基底(1)係藉由一非等向性黏著劑予以接合至該 第二基底(9)。 13· —種用於檢查電路配置可靠性之方法,其中該電路配置 具有一第一基座(1),該第一基座(1)在一第一表面(3) 中具有一積體電路(4),並且於相對侧上具有一第二表 面(2);以及具有一第二基座(9),在其一表面上具有一 感測器(7 ),該第二基底(9 )係接合至該第一基座(丨), 該接合方式使得具有感測器(7 )之第二基座(9 )之表面面 對第一基座(1)之兩表面(2、3)其中之一,該方法包含 以下步驟: 利用該感測器掃描與其相對而置之表面之形態; 將該形態饋送至一比較器;及 利用該比較器將所記錄到的形態與一預定形態作比 較。 14·如申請專利範圍第13項之方法,其中該記錄到的形態使 第一基底各自具獨有的特徵。 -11 - 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公愛)
TW90130634A 2000-12-29 2001-12-11 Circuit arrangement and method for checking the authenticity of said circuit arrangement TW544897B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2000165747 DE10065747A1 (de) 2000-12-29 2000-12-29 Schaltungsanordnung

Publications (1)

Publication Number Publication Date
TW544897B true TW544897B (en) 2003-08-01

Family

ID=7669438

Family Applications (1)

Application Number Title Priority Date Filing Date
TW90130634A TW544897B (en) 2000-12-29 2001-12-11 Circuit arrangement and method for checking the authenticity of said circuit arrangement

Country Status (4)

Country Link
EP (1) EP1346413A2 (zh)
DE (1) DE10065747A1 (zh)
TW (1) TW544897B (zh)
WO (1) WO2002054492A2 (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10238835A1 (de) * 2002-08-23 2004-03-11 Infineon Technologies Ag Halbleiterchip, Chipanordnung mit zumindest zwei Halbleiterchips und Verfahren zur Überprüfung der Ausrichtung zumindest zweier übereinander liegender Halbleiterchips in einer Chipanordnung
DE10309614A1 (de) * 2003-03-05 2004-09-23 Infineon Technologies Ag Halbleiterstruktur und Verfahren zur Herstellung derselben
US7758911B2 (en) 2003-05-08 2010-07-20 Honeywell International Inc. Microelectronic security coatings
US7429915B2 (en) 2005-04-20 2008-09-30 Honeywell International Inc. System and method for detecting unauthorized access to electronic equipment or components
US7719419B2 (en) 2005-11-02 2010-05-18 Honeywell International Inc. Intrusion detection using pseudo-random binary sequences
US7436316B2 (en) 2006-01-05 2008-10-14 Honeywell International Inc. Method and system to detect tampering using light detector
US7388486B2 (en) 2006-01-05 2008-06-17 Honeywell International Inc. Method and system to detect tampering using light detector
US7495554B2 (en) 2006-01-11 2009-02-24 Honeywell International Inc. Clamshell protective encasement
US7671324B2 (en) 2006-09-27 2010-03-02 Honeywell International Inc. Anti-tamper enclosure system comprising a photosensitive sensor and optical medium
US8279075B2 (en) 2006-11-30 2012-10-02 Honeywell International Inc. Card slot anti-tamper protection system
US7796036B2 (en) 2006-11-30 2010-09-14 Honeywell International Inc. Secure connector with integrated tamper sensors
US8284387B2 (en) 2007-02-08 2012-10-09 Honeywell International Inc. Methods and systems for recognizing tamper events
EP3156947B1 (en) 2015-10-12 2020-01-01 Nxp B.V. Electronic device
EP3193281B1 (en) 2016-01-15 2019-11-13 Nxp B.V. Electronic device

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2727226B1 (fr) * 1994-11-17 1996-12-20 Schlumberger Ind Sa Dispositif de securite actif a memoire electronique
DE19511775C1 (de) * 1995-03-30 1996-10-17 Siemens Ag Trägermodul, insb. zum Einbau in einen kartenförmigen Datenträger, mit Schutz gegen die Untersuchung geheimer Bestandteile
FR2746962B1 (fr) * 1996-04-01 1998-04-30 Schlumberger Ind Sa Dispositif de securite d'une pastille semi-conductrice
TW381057B (en) * 1997-08-07 2000-02-01 Hitachi Ltd Semiconductor device
CA2254695A1 (en) * 1997-12-19 1999-06-19 John M. Todd Anti-theft alarm for portable electrically operated devices

Also Published As

Publication number Publication date
WO2002054492A2 (de) 2002-07-11
EP1346413A2 (de) 2003-09-24
WO2002054492A3 (de) 2003-02-13
DE10065747A1 (de) 2002-07-11

Similar Documents

Publication Publication Date Title
TW544897B (en) Circuit arrangement and method for checking the authenticity of said circuit arrangement
US10395164B2 (en) Fingerprint sensing module and method for manufacturing the fingerprint sensing module
US11610429B2 (en) Fingerprint sensing module and method for manufacturing the fingerprint sensing module
CN101617402B (zh) 用于具有保护涂层的装置的感测电路
US9842244B2 (en) Fingerprint sensing device with interposer structure
US9824257B2 (en) All-flat sensor with exposed colorful member and electronic device using such sensor
US11023702B2 (en) Fingerprint sensing module and method for manufacturing the fingerprint sensing module
US20080093687A1 (en) Flexible Fingerprint Sensor
TW201636805A (zh) 指紋感測裝置
TW201809706A (zh) 晶片封裝件的篡改檢測
KR101390140B1 (ko) 저항 측정 구조를 갖는 3차원 집적 회로 및 이의 이용 방법
CN106104290B (zh) 高灵敏磁传感器及其制作方法
EP3304419A1 (en) Fingerprint sensing device with interposer structure
US6798706B2 (en) Integrated circuit with temperature sensor and method for heating the circuit
US9685422B2 (en) Semiconductor package device
US11288476B2 (en) Fingerprint sensor package
TWI689059B (zh) 封裝結構
US11036955B2 (en) Fingerprint sensor device and method for manufacturing a semiconductor sensor device comprising a cover layer having an anisotropic dielectric constant
CN112055694B (zh) 具有温度稳定输出的电容式传感器
TW519759B (en) Integrated circuit arrangement comprising a sheet-like substrate
US20080078994A1 (en) Microelectronic die having electrical connections to allow testing of guard wall for damage and method of testing guard wall for damage
TW201820577A (zh) 半導體結構及其製造方法
JPH06232478A (ja) 半導体装置
JPH03130693A (ja) X線イメージセンサ

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent