JPH06232478A

JPH06232478A - 半導体装置

Info

Publication number: JPH06232478A
Application number: JP5018570A
Authority: JP
Inventors: Yasushi Igawa; 保志井川
Original assignee: Toyoda Automatic Loom Works Ltd
Current assignee: Toyota Industries Corp
Priority date: 1993-02-05
Filing date: 1993-02-05
Publication date: 1994-08-19

Abstract

(57)【要約】【目的】回路の発熱部からの熱に起因する抵抗素子間
での出力誤差を低減化するとともに、面積効率を向上さ
せてチップサイズを小型化する。【構成】半導体基板２の上部には磁気抵抗素子５のみ
を形成するスペースを設けず、ＩＣ発熱部３の上部に層
間絶縁層４ａ、金属層４ｂ、および層間絶縁層４ｃの３
層構造から成るコンデンサ４を形成し、その上部に強磁
性体薄膜である磁気抵抗素子５をパターニングして形成
する。ＩＣ発熱部３で発熱があっても、発生した熱は金
属層４ｂで分散され、この面内では略均一な熱分布とな
る。そのため、コンデンサ４の上部に設けられた磁気抵
抗素子５間での熱に起因する出力誤差は低減される。面
積効率も向上してチップサイズも小型化される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は半導体装置に係り、特
に、熱分布を考慮した構成の半導体装置に関する。

【０００２】

【従来の技術】半導体装置の集積化が進み、たとえば半
導体装置の主要回路部が形成されている領域の近傍に、
抵抗やその他の素子を形成することが一般的になってい
る。

【０００３】たとえば、外部磁界の変化に応じて抵抗率
が変化する磁気抵抗素子を、その磁気抵抗素子からの信
号を処理する回路とともに同一チップ上に形成した半導
体装置が知られている。その一例として、特開昭５９ー
１５９５６５号公報に記載されている装置がある。この
装置は、上記公報中の第３図に図示されているように、
ＭＲＩＣ(Magnetic Resistive Integrated Circuit以
下、同じ) として半導体チップ上に集積化されて形成さ
れているものである。

【０００４】以下、上記公報中に示されている装置を再
現する図３(a) 乃至(e) を参照して、この従来例を説明
する。図３(a) に示すように、半導体基板３０には、磁
気抵抗素子ＭＲ₁，ＭＲ₂，ＭＲ₃，ＭＲ₄（図３(e)
参照）からの信号の処理を行うための集積回路３１と、
この回路の端子部となるパッド３１Ａが設けられ、また
同図(b) に示すように、この半導体基板３０の表面にパ
ッド３１Ａを除いてガラス若しくはシリコン酸化膜より
成る絶縁層３２がコーティングされ、さらに同図(c) に
示すように、Ｆｅ−Ｎｉ若しくはＮｉ−Ｃｏ合金より成
る磁気抵抗素子膜３３が絶縁層３２の上に蒸着されてい
る。

【０００５】そして、同図(d) に示すように、磁気抵抗
素子膜３３がエッチング処理されて磁気抵抗素子のパタ
ーン３３Ａが形成され、次いで、上記半導体基板３０
は、同図(e) に示すように基台３４に接着され、かつボ
ンディングワイヤ３５により基台３４の端子とパッド３
１Ａとが電気的に接続されている。

【０００６】即ち、この従来の磁気検出装置は、半導体
基板３０に、磁気抵抗素子ＭＲ₁，ＭＲ₂，ＭＲ₃，Ｍ
Ｒ₄がパターンとして形成され、かつ、これら磁気抵抗
素子から得られる信号の処理を行う回路を集積回路とし
て形成されているものである。

【０００７】

【発明が解決しようとする課題】ところで、一般に磁気
抵抗素子の特性は温度依存性（たとえば、抵抗温度係
数）を有している。したがって、回路部が発する熱を考
慮すると、その近くに磁気抵抗素子が複数個設けられて
いる場合には、抵抗素子の温度が上昇することによる特
性の変化だけでなく、各磁気抵抗素子と回路部の位置関
係（距離）によって磁気抵抗素子間に出力誤差が生じて
しまうという問題があった。

【０００８】これを防ぐための１つの手段としては、各
磁気抵抗素子を回路部からの熱の影響が小さくなるよう
な距離を隔てて形成することが考えられる。しかしなが
ら、この場合、回路部の他に磁気抵抗素子を形成するた
めの領域を確保しなければならず、チップサイズが大型
化してしまうという問題があった。

【０００９】上記図３に示す例は、集積回路３１の上部
に絶縁膜３２を挟んで磁気抵抗素子ＭＲ₁〜ＭＲ₄を形
成する構成とすることによりチップサイズの問題を解決
しているが、各磁気抵抗素子間の出力が熱による影響の
ために誤差が生じるという問題が残ってしまう。すなわ
ち、発熱部である集積回路３１と磁気抵抗素子ＭＲ₁〜
ＭＲ₄との間の絶縁膜３２の熱伝導率は低いため、その
絶縁膜３２上においては熱分布が不均一になりやすく、
各磁気抵抗素子ＭＲ₁〜ＭＲ₄の温度が異なった状態と
なってしまうことがある。したがって、この場合、各磁
気抵抗素子ＭＲ ₁〜ＭＲ₄間が異なった条件のもとに置
かれるため、出力誤差が生じてしまうという問題があっ
た。

【００１０】上述のような問題は、磁気抵抗素子のみに
関するものではなく、温度依存性を有する素子を、発熱
量が比較的大きい回路部とともに同一チップ上に形成す
る場合に生じてしまうが、特に上述の例のような外部物
理量を検出する装置において考慮しなければならない。

【００１１】本発明は、上記問題を解決するものであ
り、その課題は、回路の発熱部からの熱に起因する抵抗
素子間での出力誤差を低減化するとともに、面積効率を
向上させてチップサイズを小型化することである。

【００１２】

【課題を解決するための手段】本発明の半導体装置は、
抵抗素子のパターンと該抵抗素子から得られる信号を処
理する回路部とが、１つの半導体基板に集積回路化され
て形成される半導体装置において、上記抵抗素子のパタ
ーンは、上記回路部に設けられた層間絶縁層と金属層と
から成る積層構造体の上部に形成される。

【００１３】

【作用】本発明においては、抵抗素子のパターンは、回
路部の層間絶縁層と金属層とから成る、たとえばコンデ
ンサである積層構造体の上部に形成される。

【００１４】このため、作動中に抵抗素子から得られる
信号を処理する回路部で発熱があっても、発生した熱は
積層構造体の金属層にて分散されるため、この金属層の
面内では略均一な熱分布となる。

【００１５】したがって、抵抗素子は均一な熱分布を有
する積層構造体の上部に形成されているため、発生した
熱に起因する抵抗素子間での出力誤差が低減されること
になる。また、抵抗素子を形成する位置は回路部の上部
であり、回路部の他に抵抗素子を形成するためのための
領域を設ける必要は無いので、面積効率が向上して、チ
ップサイズが小型化される。

【００１６】

【実施例】以下、本発明の半導体装置の一実施例として
磁気検出装置を採り上げ、その構成を図面を参照しなが
ら説明する。なお、本発明の磁気検出装置も図３に示し
た従来例と同様に１つの半導体チップにＭＲＩＣとして
集積化されて形成されている。

【００１７】図１は、本発明の一実施例である磁気検出
装置が構成される半導体チップの内部構造を示す断面図
であり、図２はその要部のみを示す概略的平面図であっ
て、図１は図２の半導体チップのＡ−Ａ断面図である。

【００１８】図１及び図２に示すように、半導体チップ
１は、たとえばシリコンから成る半導体基板２の上方
に、後述の磁気抵抗素子（以下、ＭＲＥと略記する）か
らの信号を例えば増幅あるいは波形整形処理する集積回
路（以下、ＩＣと略記する）の発熱部３が形成されてい
る。なお、この発熱部３は、ＩＣからの発熱を便宜上１
つの構造体として示しているに過ぎない。

【００１９】また、ＩＣ発熱部３の上方には、層間絶縁
層４ａ、金属層４ｂ、および層間絶縁層４ｃの３層構造
体から成るコンデンサ４が形成されている。このコンデ
ンサ４の層間絶縁層４ａ，４ｃは、たとえばその層厚が
数１０００Åのシリコン酸化膜であり、金属層４ｂはた
とえばその層厚が１００００〜３００００Åのアルミニ
ウムあるいはアルミニウムとポリシリコンである。

【００２０】この４ａ，４ｂ，４ｃから成る３層構造体
は、通常のＩＣ製造工程においてコンデンサを形成する
工程で形成されるものである。したがって、この３層構
造体を形成することによって、製造工程が複雑になるこ
とはない。

【００２１】そして、コンデンサ４の上方には、強磁性
体薄膜をパターニングして形成されるＭＲＥ５が複数個
配設されている。なお、図では便宜上２個のみ示してあ
る。これらＭＲＥ５は、たとえば外部磁界の大きさや方
向に応じてその抵抗率が変化する素子であり、磁気検出
装置であるＭＲＩＣをレイアウトする場合、被検出磁界
の性質によりＭＲＥの配置およびパターンが決まる。本
実施例ではＩＣプロセスで形成される積層構造を有する
コンデンサの上方に配設している。

【００２２】次に、ＩＣ発熱部３の両側方の半導体基板
２の上方にはＩＣパッド６が形成されており、さらにコ
ンデンサ４とＭＲＥ５の上方領域を除きそのＩＣパッド
６を覆って開口部７ａを有する絶縁膜７が設置されてい
る。

【００２３】そして、絶縁膜７にはスルーホールが設け
られ、開口部７ａから露出するＩＣパッド６とＭＲＥ５
とを電気的に接続してＭＲＥパッド８が形成されてい
る。次に、ＭＲＥパッド８が形成された半導体基板２の
上方には、開口部９ａを有するパッシベーション膜９が
設置されている。そして、開口部９ａから露出するＭＲ
Ｅパッド８の上方には、電極パッド１０（図１には特に
示さず、図２に示す）が設置されている。

【００２４】なお、図２には、半導体基板２とその上方
に形成されたＩＣ発熱部３、コンデンサ４、ＭＲＥ５、
および電極パッド１０のみを示し、他の部材は図面を見
やすくするために省略してある。

【００２５】上記のように、本実施例の磁気検出装置
は、半導体チップ１上においてＩＣ発熱部３を形成する
領域の他にＭＲＥ５を形成するスペースを設けずに、Ｉ
Ｃ発熱部３の上部に形成された層間絶縁層４ａ、金属層
４ｂ、および層間絶縁層４ｃの３層構造から成るコンデ
ンサ４の上部にＭＲＥ５を形成した構成である。したが
って、チップの面積効率が良くチップサイズが小型化す
る。

【００２６】また、上記３層構造から成るコンデンサ４
の金属層４ｂは熱伝導率が高いので、ＩＣ発熱部から発
生した熱はその金属層４ｂで分散されて、この面内では
熱分布が略均一になる。したがって、このコンデンサ４
の上部に形成されている複数のＭＲＥ５の周辺温度はほ
とんど同じになり、各ＭＲＥ５が等しい温度のもとに置
かれるので、ＩＣ発熱部３の発熱に起因するＭＲＥ間で
の出力誤差が低減することになる。

【００２７】さらに、上記コンデンサ４の金属層４ｂか
らアルミニウム配線または銀ペイストなどを引き出すよ
うにすれば金属層４ｂから熱が逃げやすくなり、全体の
温度を下げることができ、より正確な磁気検出が可能と
なる。

【００２８】上記のように、本実施例によれは、ＩＣ作
動中に発熱があっても、ＭＲＥ間での熱に起因する出力
誤差を低減することができる。そのうえ、面積効率が向
上してチップサイズを小型化できる。

【００２９】なお、上記実施例においては、層間絶縁
層、金属層、および層間絶縁層の３層構造体がコンデン
サである場合を例にとり説明したが、特にコンデンサに
限られないことは勿論であり、ＩＣプロセスで作製され
る絶縁層と金属層の積層構造を有する他の素子にも本発
明は適用可能である。

【００３０】また、上記実施例においては、絶縁層と金
属層の積層構造体の上部に磁気抵抗素子を形成したが、
本願発明はこれに限ることはなく、温度依存性を有する
一般的な抵抗素子である場合にも適用可能である。

【００３１】

【発明の効果】本発明によれば、ＩＣの発熱部の上部に
層間絶縁層と金属層からなる積層構造体を形成しその上
部に抵抗素子を形成する構造としたので、ＩＣ作動中に
発熱があっても、抵抗素子間での熱に起因する出力誤差
を低減することができる。また、面積効率が向上して、
チップサイズを小型化できる。

【図面の簡単な説明】

【図１】本発明の一実施例の半導体装置の内部構造を示
す断面図である。

【図２】図１の要部のみを示す概略的な平面図である。

【図３】従来の磁気検出装置の一例を製造工程ごとに示
した斜視図である。

【符号の説明】

２半導体基板３ＩＣ発熱部４コンデンサ４ａ層間絶縁層４ｂ金属層４ｃ層間絶縁層５磁気抵抗素子

Claims

【特許請求の範囲】

【請求項１】抵抗素子のパターンと該抵抗素子から得
られる信号を処理する回路部とが、１つの半導体基板に
集積回路化されて形成される半導体装置において、前記抵抗素子のパターンは、前記回路部に設けられる層
間絶縁層と金属層とから成る積層構造体の上部に形成さ
れることを特徴とする半導体装置。
【請求項２】前記積層構造体は、コンデンサであるこ
とを特徴とする請求項１記載の半導体装置。