JP3421179B2 - 素子複合搭載回路基板 - Google Patents
素子複合搭載回路基板Info
- Publication number
- JP3421179B2 JP3421179B2 JP27367995A JP27367995A JP3421179B2 JP 3421179 B2 JP3421179 B2 JP 3421179B2 JP 27367995 A JP27367995 A JP 27367995A JP 27367995 A JP27367995 A JP 27367995A JP 3421179 B2 JP3421179 B2 JP 3421179B2
- Authority
- JP
- Japan
- Prior art keywords
- acoustic wave
- surface acoustic
- thin
- substrate
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
Landscapes
- Electrodes Of Semiconductors (AREA)
- Oscillators With Electromechanical Resonators (AREA)
- Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、複数種類の素子を
搭載した回路基板に関し、特に、弾性表面波素子と他の
素子を複合搭載した高周波回路基板に関する。
搭載した回路基板に関し、特に、弾性表面波素子と他の
素子を複合搭載した高周波回路基板に関する。
【０００２】
【従来の技術】従来、表面を直接樹脂で覆うことのでき
ない弾性表面波素子は、カンパッケージや表面実装形の
セラミックパッケージを用いて気密封止され、プリント
基板に実装されるのが一般的である。図３は従来の弾性
表面波装置を実装した回路基板の部分拡大断面図であ
る。図３に示した弾性表面波装置は、セラミックパッケ
ージ３２の内側底面に接着剤１２でダイボンディングさ
れた弾性表面波素子７のボンディングパッド７ｂと外部
引出し電極３２ｂが金線などのワイヤ１１で接続され、
弾性表面波素子７のくし形電極７ａの弾性表面波が励振
される表面上に中空部９を保ち、くし形電極７ａとボン
ディングパッド７ｂの腐食を防止するため、中空部９の
空気が不活性ガスに置換され、キャップ３２ａにより気
密封止されている。このような弾性表面波装置が他のチ
ップ部品３３とともにプリント基板３１の配線パターン
３１ａ上にはんだ３４で接続搭載されて回路基板が構成
されている。
ない弾性表面波素子は、カンパッケージや表面実装形の
セラミックパッケージを用いて気密封止され、プリント
基板に実装されるのが一般的である。図３は従来の弾性
表面波装置を実装した回路基板の部分拡大断面図であ
る。図３に示した弾性表面波装置は、セラミックパッケ
ージ３２の内側底面に接着剤１２でダイボンディングさ
れた弾性表面波素子７のボンディングパッド７ｂと外部
引出し電極３２ｂが金線などのワイヤ１１で接続され、
弾性表面波素子７のくし形電極７ａの弾性表面波が励振
される表面上に中空部９を保ち、くし形電極７ａとボン
ディングパッド７ｂの腐食を防止するため、中空部９の
空気が不活性ガスに置換され、キャップ３２ａにより気
密封止されている。このような弾性表面波装置が他のチ
ップ部品３３とともにプリント基板３１の配線パターン
３１ａ上にはんだ３４で接続搭載されて回路基板が構成
されている。
【０００３】
【課題を解決するための手段】本発明の請求項１に記載
した素子複合搭載回路基板は、基板と、該基板上に形成
された薄膜抵抗パターンと薄膜コンデンサパターン及び
薄膜インダクタパターンのうち少なくとも１つの薄膜回
路素子と、圧電基板上にくし形電極とボンディングパッ
ドと前記くし形電極の表面波励振面上に中空部を形成す
る薄膜カバーとが設けられた主面を上にして前記基板の
上に載置接合されたチップ状弾性表面波素子と、該チッ
プ状弾性表面波素子の前記ボンディングパッドと前記薄
膜回路素子の回路電極とを接続したワイヤと、前記薄膜
回路素子とチップ状弾性表面波素子とワイヤとを覆った
樹脂とが備えられたことを特徴とする。
した素子複合搭載回路基板は、基板と、該基板上に形成
された薄膜抵抗パターンと薄膜コンデンサパターン及び
薄膜インダクタパターンのうち少なくとも１つの薄膜回
路素子と、圧電基板上にくし形電極とボンディングパッ
ドと前記くし形電極の表面波励振面上に中空部を形成す
る薄膜カバーとが設けられた主面を上にして前記基板の
上に載置接合されたチップ状弾性表面波素子と、該チッ
プ状弾性表面波素子の前記ボンディングパッドと前記薄
膜回路素子の回路電極とを接続したワイヤと、前記薄膜
回路素子とチップ状弾性表面波素子とワイヤとを覆った
樹脂とが備えられたことを特徴とする。
【０００４】本発明の目的は、従来技術の問題点を解消
し、回路基板の配線パターンの微細化を図ることがで
き、弾性表面波素子を高密度に実装した素子複合搭載回
路基板を提供することにある。
し、回路基板の配線パターンの微細化を図ることがで
き、弾性表面波素子を高密度に実装した素子複合搭載回
路基板を提供することにある。
【０００５】
【課題を解決するための手段】本発明の請求項１に記載
した素子複合搭載回路基板は、基板と、該基板上に形成
された薄膜抵抗パターンと薄膜コンデンサパターン及び
薄膜インダクタパターンのうちの少なくとも１つの薄膜
回路素子と、圧電基板上にくし形電極とボンディングパ
ッドと前記くし形電極の表面波励振面上に中空部を形成
する薄膜カバーとが設けられた主面を上にして前記基板
の上に載置接合されたチップ状弾性表面波素子と、該チ
ップ状弾性表面波素子の前記ボンディングパッドと前記
薄膜回路素子の回路電極とを接続したワイヤと、前記薄
膜回路素子と前記チップ状弾性表面波素子と前記薄膜カ
バーと前記ワイヤとを覆った樹脂とから構成されたもの
である。
した素子複合搭載回路基板は、基板と、該基板上に形成
された薄膜抵抗パターンと薄膜コンデンサパターン及び
薄膜インダクタパターンのうちの少なくとも１つの薄膜
回路素子と、圧電基板上にくし形電極とボンディングパ
ッドと前記くし形電極の表面波励振面上に中空部を形成
する薄膜カバーとが設けられた主面を上にして前記基板
の上に載置接合されたチップ状弾性表面波素子と、該チ
ップ状弾性表面波素子の前記ボンディングパッドと前記
薄膜回路素子の回路電極とを接続したワイヤと、前記薄
膜回路素子と前記チップ状弾性表面波素子と前記薄膜カ
バーと前記ワイヤとを覆った樹脂とから構成されたもの
である。
【０００６】さらに、本発明の請求項２に記載した素子
複合搭載回路基板は、前記チップ状弾性表面波素子は、
前記薄膜コンデンサパターンの上部電極の上に載置接合
されたものである。
複合搭載回路基板は、前記チップ状弾性表面波素子は、
前記薄膜コンデンサパターンの上部電極の上に載置接合
されたものである。
【０００７】
【発明の実施の形態】本発明の素子複合搭載回路基板
は、例えば、シリコン下地基板の上に生成されたシリコ
ン酸化膜上に薄膜コンデンサパターンや薄膜抵抗パター
ンまたは薄膜インダクタパターンを形成して薄膜による
回路を設け、基板上または薄膜コンデンサパターンの上
に弾性表面波素子を配置し、前記基板の配線パターン回
路電極と弾性表面波素子のボンディングパッドとをワイ
ヤで接続し、くし形電極の表面波励振部表面を薄膜カバ
ーにより中空に確保して樹脂により基板上の薄膜回路と
弾性表面波素子を同時に封止したことを要旨とする。
は、例えば、シリコン下地基板の上に生成されたシリコ
ン酸化膜上に薄膜コンデンサパターンや薄膜抵抗パター
ンまたは薄膜インダクタパターンを形成して薄膜による
回路を設け、基板上または薄膜コンデンサパターンの上
に弾性表面波素子を配置し、前記基板の配線パターン回
路電極と弾性表面波素子のボンディングパッドとをワイ
ヤで接続し、くし形電極の表面波励振部表面を薄膜カバ
ーにより中空に確保して樹脂により基板上の薄膜回路と
弾性表面波素子を同時に封止したことを要旨とする。
【０００８】以下図面により本発明を詳細に説明する。
図１は本発明の第１の実施例を示す部分断面図である。
この実施例は、弾性表面波素子７の主面を上にして基板
１の上に載置した例である。図１において、１は基板、
２は絶縁層、３は回路電極、４は抵抗パターン、５はコ
ンデンサパターン、６はインダクタパターン、７は弾性
表面波素子、８は樹脂、９は中空部、１０は薄膜カバ
ー、１１はワイヤ、１２は接着剤である。
図１は本発明の第１の実施例を示す部分断面図である。
この実施例は、弾性表面波素子７の主面を上にして基板
１の上に載置した例である。図１において、１は基板、
２は絶縁層、３は回路電極、４は抵抗パターン、５はコ
ンデンサパターン、６はインダクタパターン、７は弾性
表面波素子、８は樹脂、９は中空部、１０は薄膜カバ
ー、１１はワイヤ、１２は接着剤である。
【０００９】例えば、シリコン基板などの基板１の表面
に酸化膜またはポリイミド膜等の絶縁層２を設け、その
上に蒸着法またはスパッタリング法等で薄膜導体を成膜
し、さらにスパッタリング法やホトエッチング法等の手
段を用いてコンデンサ用の誘電体５ａを形成する。その
後、抵抗用と電極用の薄膜を成膜し、ホトエッチング法
等で回路電極３，抵抗パターン４，上部電極５ｂ，下部
電極５ｃ，コンデンサパターン５等が形成される。さら
にインダクタパターン６は予めパターン形成していた部
分にめっき等により導体を厚膜化し形成することにより
薄膜の受動素子回路が基板１上に形成される。
に酸化膜またはポリイミド膜等の絶縁層２を設け、その
上に蒸着法またはスパッタリング法等で薄膜導体を成膜
し、さらにスパッタリング法やホトエッチング法等の手
段を用いてコンデンサ用の誘電体５ａを形成する。その
後、抵抗用と電極用の薄膜を成膜し、ホトエッチング法
等で回路電極３，抵抗パターン４，上部電極５ｂ，下部
電極５ｃ，コンデンサパターン５等が形成される。さら
にインダクタパターン６は予めパターン形成していた部
分にめっき等により導体を厚膜化し形成することにより
薄膜の受動素子回路が基板１上に形成される。
【００１０】上記の薄膜の受動素子の周辺部に載置固定
した弾性表面波素子７のくし形電極７ａの上には、薄膜
カバー１０により中空部９を確保している。ここで図面
の中空部９の前後の空洞出入口の部分は目止め用樹脂等
によりすでに封止されており、受動素子および弾性表面
波素子７とワイヤ１１等を保護する樹脂８の流れ込みは
起こらないようになっている。
した弾性表面波素子７のくし形電極７ａの上には、薄膜
カバー１０により中空部９を確保している。ここで図面
の中空部９の前後の空洞出入口の部分は目止め用樹脂等
によりすでに封止されており、受動素子および弾性表面
波素子７とワイヤ１１等を保護する樹脂８の流れ込みは
起こらないようになっている。
【００１１】弾性表面波素子７は、くし形電極７ａとボ
ンディングパッド７ｂが形成されている主面を上にし
て、上述の受動素子回路が形成されている面の受動素子
周辺部に接着剤１２等で載置固定され、弾性表面波素子
７のボンディングパッド７ｂと基板１上の回路電極３と
は金線等のワイヤ１１により電気的に接続されている。
ワイヤ１１による弾性表面波素子７と基板１上の受動素
子の回路電極３との接続部と、ワイヤ１１と弾性表面波
素子７は、エポキシ等の樹脂８でモールドされ保護され
ている。
ンディングパッド７ｂが形成されている主面を上にし
て、上述の受動素子回路が形成されている面の受動素子
周辺部に接着剤１２等で載置固定され、弾性表面波素子
７のボンディングパッド７ｂと基板１上の回路電極３と
は金線等のワイヤ１１により電気的に接続されている。
ワイヤ１１による弾性表面波素子７と基板１上の受動素
子の回路電極３との接続部と、ワイヤ１１と弾性表面波
素子７は、エポキシ等の樹脂８でモールドされ保護され
ている。
【００１２】図２は本発明の第２の実施例を示す部分断
面図である。この実施例は、弾性表面波素子７を、その
主面を上にして基板１上のコンデンサパターン５の上に
載置した例である。図２において、例えばシリコン基板
などの基板１の表面に酸化膜またはポリイミド膜等の絶
縁層２を形成し、その上に蒸着法またはスパッタリング
法等で、コンデンサパターンの下部電極５ｃとなる薄膜
導体を成膜し、さらにスパッタリング法やホトエッチン
グ法等の手段を用いてコンデンサ用の誘電体５ａをパタ
ーン形成する。その後、抵抗用と電極用の薄膜を成膜
し、ホトエッチング法等で回路電極３，抵抗パターン
４，上部電極５ｂ，コンデンサパターン５等が形成され
る。
面図である。この実施例は、弾性表面波素子７を、その
主面を上にして基板１上のコンデンサパターン５の上に
載置した例である。図２において、例えばシリコン基板
などの基板１の表面に酸化膜またはポリイミド膜等の絶
縁層２を形成し、その上に蒸着法またはスパッタリング
法等で、コンデンサパターンの下部電極５ｃとなる薄膜
導体を成膜し、さらにスパッタリング法やホトエッチン
グ法等の手段を用いてコンデンサ用の誘電体５ａをパタ
ーン形成する。その後、抵抗用と電極用の薄膜を成膜
し、ホトエッチング法等で回路電極３，抵抗パターン
４，上部電極５ｂ，コンデンサパターン５等が形成され
る。
【００１３】上記のコンデンサパターン５の上部電極５
ｂ上に載置固定した弾性表面波素子７のくし形電極７ａ
の上には、薄膜カバー１０により中空部９を確保してい
る。ここで図面の中空部９の前後の空洞出入口の部分は
目止め用樹脂等によりすでに封止されており、受動素子
および弾性表面波素子７とワイヤ１１等を保護する樹脂
８の流れ込みは起こらないようになっている。
ｂ上に載置固定した弾性表面波素子７のくし形電極７ａ
の上には、薄膜カバー１０により中空部９を確保してい
る。ここで図面の中空部９の前後の空洞出入口の部分は
目止め用樹脂等によりすでに封止されており、受動素子
および弾性表面波素子７とワイヤ１１等を保護する樹脂
８の流れ込みは起こらないようになっている。
【００１４】弾性表面波素子７は、くし形電極７ａとボ
ンディングパッド７ｂが形成されている主面を上にし
て、上述のコンデンサパターン５の上部電極５ｂ上に接
着剤１２等で載置固定され、ボンディングパッド７ｂと
基板１上の回路電極３とは金線等のワイヤ１１により電
気的に接続されている。大容量のコンデンサは大面積が
必要になるが、通常、上部電極５ｂを接地電位にしてお
けば、その上に弾性表面波素子等のベアチップを搭載し
ても電気的影響は無視できる。そうすることで基板上に
多段に素子を積み重ねて構成できるため、実装効率が格
段に上がる。ワイヤ１１による弾性表面波素子７と基板
１上の受動素子の回路電極３との接続部と、ワイヤ１１
と弾性表面波素子７は、エポキシ等の樹脂８でモールド
され保護されている。
ンディングパッド７ｂが形成されている主面を上にし
て、上述のコンデンサパターン５の上部電極５ｂ上に接
着剤１２等で載置固定され、ボンディングパッド７ｂと
基板１上の回路電極３とは金線等のワイヤ１１により電
気的に接続されている。大容量のコンデンサは大面積が
必要になるが、通常、上部電極５ｂを接地電位にしてお
けば、その上に弾性表面波素子等のベアチップを搭載し
ても電気的影響は無視できる。そうすることで基板上に
多段に素子を積み重ねて構成できるため、実装効率が格
段に上がる。ワイヤ１１による弾性表面波素子７と基板
１上の受動素子の回路電極３との接続部と、ワイヤ１１
と弾性表面波素子７は、エポキシ等の樹脂８でモールド
され保護されている。
【００１５】これにより、従来、弾性表面波素子の表面
波励振部を保護するためのパッケージに収められた弾性
表面波装置を使用することなく、弾性表面波素子を、チ
ップ（素子）状態で、薄膜受動素子が既に形成された回
路基板上に実装することができるので、小型、薄型な回
路基板を得ることができる。
波励振部を保護するためのパッケージに収められた弾性
表面波装置を使用することなく、弾性表面波素子を、チ
ップ（素子）状態で、薄膜受動素子が既に形成された回
路基板上に実装することができるので、小型、薄型な回
路基板を得ることができる。
【００１６】なお、第１の実施例の基板１上の薄膜受動
素子の構造は限定されず、コンデンサ５について図面で
はＭＩＭ（Metal Insulator Metal）型になっている
が、くし形構造でもよい。またインダクタ６についても
図面ではスパイラル形になっているがミアンダ形等でも
よい。さらに第２の実施例におけるコンデンサを除く薄
膜受動素子の構造も限定されない。さらに第２の実施例
において、図面ではインダクタが記載されてないが含ま
れていてもよい。この発明によれば、基板の材質はシリ
コンのような半導体でもよく、またセラミック，ガラ
ス，サファイヤ等を基板として使用してもよい。ここ
で、基板の材質によっては絶縁層２を省いてもよい。さ
らに、薄膜導体等は１層とは限定されず、接続する材質
により、拡散による剥離を防止するための薄膜層を追加
する等、２層以上であってもよい。
素子の構造は限定されず、コンデンサ５について図面で
はＭＩＭ（Metal Insulator Metal）型になっている
が、くし形構造でもよい。またインダクタ６についても
図面ではスパイラル形になっているがミアンダ形等でも
よい。さらに第２の実施例におけるコンデンサを除く薄
膜受動素子の構造も限定されない。さらに第２の実施例
において、図面ではインダクタが記載されてないが含ま
れていてもよい。この発明によれば、基板の材質はシリ
コンのような半導体でもよく、またセラミック，ガラ
ス，サファイヤ等を基板として使用してもよい。ここ
で、基板の材質によっては絶縁層２を省いてもよい。さ
らに、薄膜導体等は１層とは限定されず、接続する材質
により、拡散による剥離を防止するための薄膜層を追加
する等、２層以上であってもよい。
【００１７】
【発明の効果】チップ状弾性表面波素子を他の素子と共
に搭載した本発明の素子複合搭載回路基板は、受動素子
を含む回路が薄膜で形成された回路基板の上から弾性表
面波素子をチップの状態で回路電極に接続することがで
きるため、小型化，薄型化が図れる。チップ状の弾性表
面波素子を直接実装できるので、配線長が短くなり、特
性が向上し、セラミックパッケージ等が不要になり、樹
脂封止だけでよいため経済的にも利点がある。弾性表面
波素子の下にも他の受動素子等を形成することが可能に
なるので、実装密度が格段に向上させることができる。
に搭載した本発明の素子複合搭載回路基板は、受動素子
を含む回路が薄膜で形成された回路基板の上から弾性表
面波素子をチップの状態で回路電極に接続することがで
きるため、小型化，薄型化が図れる。チップ状の弾性表
面波素子を直接実装できるので、配線長が短くなり、特
性が向上し、セラミックパッケージ等が不要になり、樹
脂封止だけでよいため経済的にも利点がある。弾性表面
波素子の下にも他の受動素子等を形成することが可能に
なるので、実装密度が格段に向上させることができる。
【図１】本発明の第１の実施例を示す部分断面図であ
る。
る。
【図２】本発明の第２の実施例を示す部分断面図であ
る。
る。
【図３】従来の弾性表面波装置を搭載した回路基板の部
分断面図である。
分断面図である。
１ 基板
２ 絶縁層
３ 回路電極
４ 抵抗パターン
５ コンデンサパターン
５ａ 誘電体
５ｂ 上部電極
５ｃ 下部電極
６ インダクタパターン
７ 弾性表面波素子
７ａ くし形電極
７ｂ ボンディングパッド
８ 樹脂
９ 中空部
１０ 薄膜カバー
１１ ワイヤ
１２ 接着剤
３１ プリント基板
３１ａ 配線パターン
３２ セラミックパッケージ
３２ａ キャップ
３２ｂ 外部引出し電極
３３ チップ部品
３４ はんだ
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ
// Ｈ０３Ｂ 5/32 Ｈ０１Ｌ 41/08 Ｄ
(56)参考文献 特開 平６−283619（ＪＰ，Ａ)
特開 平１−174108（ＪＰ，Ａ)
特開 昭58−136126（ＪＰ，Ａ)
実開 昭55−171116（ＪＰ，Ｕ)
実開 昭64−42622（ＪＰ，Ｕ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H03B 5/30
H01L 23/12
H01L 29/41
H01L 41/08
H01L 49/02
H03B 5/32
H03H 9/145
H03H 9/25
Claims (2)
- 【請求項１】 基板と、 該基板上に形成された薄膜抵抗パターンと薄膜コンデン
サパターン及び薄膜インダクタパターンのうちの少なく
とも１つの薄膜回路素子と、 圧電基板上にくし形電極とボンディングパッドと前記く
し形電極の表面波励振面上に中空部を形成する薄膜カバ
ーとが設けられた主面を上にして前記基板の上に載置接
合されたチップ状弾性表面波素子と、 該チップ状弾性表面波素子の前記ボンディングパッドと
前記薄膜回路素子の回路電極とを接続したワイヤと、 前記薄膜回路素子と前記チップ状弾性表面波素子と前記
薄膜カバーと前記ワイヤとを覆った樹脂とから構成され
た素子複合搭載回路基板。 - 【請求項２】 前記チップ状弾性表面波素子は、前記薄
膜コンデンサパターンの上部電極の上に載置接合された
請求項１記載の素子複合搭載回路基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27367995A JP3421179B2 (ja) | 1995-09-28 | 1995-09-28 | 素子複合搭載回路基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27367995A JP3421179B2 (ja) | 1995-09-28 | 1995-09-28 | 素子複合搭載回路基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0993077A JPH0993077A (ja) | 1997-04-04 |
| JP3421179B2 true JP3421179B2 (ja) | 2003-06-30 |
Family
ID=17531048
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27367995A Expired - Fee Related JP3421179B2 (ja) | 1995-09-28 | 1995-09-28 | 素子複合搭載回路基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3421179B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW502492B (en) * | 2000-05-30 | 2002-09-11 | Alps Electric Co Ltd | Electronic circuit unit |
| JP3789410B2 (ja) * | 2002-08-29 | 2006-06-21 | 富士通メディアデバイス株式会社 | 表面実装型電子部品モジュールおよびその製造方法 |
| WO2012127979A1 (ja) * | 2011-03-22 | 2012-09-27 | 株式会社村田製作所 | 電子部品モジュールの製造方法及び電子部品モジュール |
| KR101341619B1 (ko) * | 2011-12-27 | 2014-01-13 | 전자부품연구원 | 반도체 패키지 및 그의 제조 방법 |
| US10069474B2 (en) * | 2015-11-17 | 2018-09-04 | Qualcomm Incorporated | Encapsulation of acoustic resonator devices |
| KR20180017939A (ko) | 2016-08-11 | 2018-02-21 | 삼성전기주식회사 | 탄성파 필터 장치 |
| JP7434724B2 (ja) | 2019-05-23 | 2024-02-21 | セイコーエプソン株式会社 | 振動デバイス、電子機器および移動体 |
-
1995
- 1995-09-28 JP JP27367995A patent/JP3421179B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0993077A (ja) | 1997-04-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6969945B2 (en) | Surface acoustic wave device, method for manufacturing, and electronic circuit device | |
| JPH0834283B2 (ja) | 積層チップ組立体およびその製造方法 | |
| JPH07169796A (ja) | 半導体装置とその製造方法 | |
| JP2003037239A (ja) | 半導体装置およびその製造方法 | |
| US7251873B2 (en) | Method of manufacturing surface acoustic wave device | |
| JP4072816B2 (ja) | 複合モジュール及びその製造方法 | |
| JPH11177027A (ja) | 集積回路半導体チップ及び誘導性コイルを含む片面パッケージ並びにその製造方法 | |
| JPH05326735A (ja) | 半導体装置及びその製造方法 | |
| US8022594B2 (en) | Surface acoustic wave device | |
| JP3421179B2 (ja) | 素子複合搭載回路基板 | |
| JPH08274575A (ja) | 素子複合搭載回路基板 | |
| JPH0454973B2 (ja) | ||
| JP3247544B2 (ja) | 半導体装置 | |
| US5214844A (en) | Method of assembling integrated circuits to a silicon board | |
| JP6757213B2 (ja) | 半導体装置の製造方法 | |
| JP3394696B2 (ja) | 半導体装置及びその製造方法 | |
| JPH06150031A (ja) | Ｃｐｕモジュール | |
| JPH10223626A (ja) | 半導体チップ，半導体チップの製造方法，半導体装置，電子装置 | |
| JPH0364060A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH07312414A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH07142631A (ja) | 半導体装置およびその製造方法 | |
| JP4469427B2 (ja) | 半導体装置 | |
| JPH0670243U (ja) | 回路基板装置 | |
| JP2003101096A (ja) | ホール素子 | |
| JPH02234449A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |