JPH07142631A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH07142631A JPH07142631A JP28688593A JP28688593A JPH07142631A JP H07142631 A JPH07142631 A JP H07142631A JP 28688593 A JP28688593 A JP 28688593A JP 28688593 A JP28688593 A JP 28688593A JP H07142631 A JPH07142631 A JP H07142631A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- semiconductor device
- mounting
- substrate
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】 製造及び実装工程が簡単で、電気的、熱的特
性に優れた小型かつ薄形のパッケージを得る。 【構成】 １は電子回路が作り込まれた半導体チップ、
４はパッシベーション膜、１０は半導体チップ１の上に
形成されている電極パッド、１１は絶縁性を有する保護
層９から露出しているワイヤボンディングするための電
極パッド、１２は電極パッド１０と電極パッド１１を電
気的に接続する下地層である。 【効果】 ワイヤボンディング法による接続を前提にし
ているため、電極パッドは半導体の製造工程にわずかに
工程を加えるだけの簡単な工程で製造できるため、半導
体装置の歩留りも向上し、その品質及び信頼性を高める
ことができる。また、ワイヤボンディング法による実装
を前提としているため、実装後の接合部の目視検査が容
易となり、実装工程における歩留りも向上する。
性に優れた小型かつ薄形のパッケージを得る。 【構成】 １は電子回路が作り込まれた半導体チップ、
４はパッシベーション膜、１０は半導体チップ１の上に
形成されている電極パッド、１１は絶縁性を有する保護
層９から露出しているワイヤボンディングするための電
極パッド、１２は電極パッド１０と電極パッド１１を電
気的に接続する下地層である。 【効果】 ワイヤボンディング法による接続を前提にし
ているため、電極パッドは半導体の製造工程にわずかに
工程を加えるだけの簡単な工程で製造できるため、半導
体装置の歩留りも向上し、その品質及び信頼性を高める
ことができる。また、ワイヤボンディング法による実装
を前提としているため、実装後の接合部の目視検査が容
易となり、実装工程における歩留りも向上する。
Description
【０００１】
【産業上の利用分野】本発明は、半導体チップを実装基
板に表面実装する技術、特に簡単な製造プロセスで実装
時の位置合わせや検査が容易な半導体装置およびその製
造方法に関する。
板に表面実装する技術、特に簡単な製造プロセスで実装
時の位置合わせや検査が容易な半導体装置およびその製
造方法に関する。
【０００２】
【従来の技術】図１０は、例えば特開平５−６２９８０
号公報に示された半導体装置を示す断面図である。図に
おいて、１は電子回路が作り込まれた半導体チップ、２
は半導体チップ１の電子回路を外部に電気的に引き出す
ための電気配線、３は半導体チップ１と電気配線２の間
の絶縁層、４はパッシベーション膜、５は電気配線２と
実装基板を接続するためのバンプ、６，７，８は電気配
線２とバンプ５の密着を確保するための金属層で、それ
ぞれ第１，２，３下地層、９は半導体チップ１の全面を
覆い、バンプ５を露出させた絶縁性を有する保護層であ
る。
号公報に示された半導体装置を示す断面図である。図に
おいて、１は電子回路が作り込まれた半導体チップ、２
は半導体チップ１の電子回路を外部に電気的に引き出す
ための電気配線、３は半導体チップ１と電気配線２の間
の絶縁層、４はパッシベーション膜、５は電気配線２と
実装基板を接続するためのバンプ、６，７，８は電気配
線２とバンプ５の密着を確保するための金属層で、それ
ぞれ第１，２，３下地層、９は半導体チップ１の全面を
覆い、バンプ５を露出させた絶縁性を有する保護層であ
る。
【０００３】上記半導体装置の製造方法は、絶縁層３上
に電気配線２を形成した後、蒸着、スパッタリング等の
薄膜形成処理及びリソグラフィー処理を用いて、電気配
線２の一部に例えばクロムから成る第１下地層６と、銅
から成る第２下地層８と、金から成る第３下地層８と、
はんだから成るバンプ５を形成する。その後、保護層９
がバンプ５が露出するように形成される。
に電気配線２を形成した後、蒸着、スパッタリング等の
薄膜形成処理及びリソグラフィー処理を用いて、電気配
線２の一部に例えばクロムから成る第１下地層６と、銅
から成る第２下地層８と、金から成る第３下地層８と、
はんだから成るバンプ５を形成する。その後、保護層９
がバンプ５が露出するように形成される。
【０００４】上記半導体装置の実装方法は、フリップチ
ップ法を用いる。フリップチップ法とは、半導体チップ
１を裏返しにして、半導体チップ１の表面に形成された
バンプ等の接続端子５を介して実装基板に接合する方法
である。半導体チップ１が保護層９で保護されているの
で、基板への実装時の取扱いによってチップ１が損傷さ
れたり信頼性が低下することが無く、且つ小形薄形化で
きる利点がある。
ップ法を用いる。フリップチップ法とは、半導体チップ
１を裏返しにして、半導体チップ１の表面に形成された
バンプ等の接続端子５を介して実装基板に接合する方法
である。半導体チップ１が保護層９で保護されているの
で、基板への実装時の取扱いによってチップ１が損傷さ
れたり信頼性が低下することが無く、且つ小形薄形化で
きる利点がある。
【０００５】
【発明が解決しようとする課題】従来の小形かつ薄型パ
ッケージは、パッケージを実装するユーザ側でフリップ
チップ法による実装が前提になっているが、この実装方
法では、上記のごとく接続端子として複雑なバンプ形成
のプロセスを必要とするため、歩留りも低く、製造コス
トがかかる。また、チップを裏返しにしてその表面の接
続端子を用いて実装基板にボンディングするという実装
構造から接合部を直接目視することができないため、実
装時にバンプと実装基板上のパッドと位置合わせをする
ことが困難であり、また実装後の接合図の検査が困難で
あるなどの問題点があった。
ッケージは、パッケージを実装するユーザ側でフリップ
チップ法による実装が前提になっているが、この実装方
法では、上記のごとく接続端子として複雑なバンプ形成
のプロセスを必要とするため、歩留りも低く、製造コス
トがかかる。また、チップを裏返しにしてその表面の接
続端子を用いて実装基板にボンディングするという実装
構造から接合部を直接目視することができないため、実
装時にバンプと実装基板上のパッドと位置合わせをする
ことが困難であり、また実装後の接合図の検査が困難で
あるなどの問題点があった。
【０００６】この発明は上記のような問題点を解消する
ためになされたもので、半導体チップが保護された状態
で基板へ実装される小型かつ薄形の半導体装置という利
点は保持しつつ、バンプ形成プロセスを必要としない
簡便なワイヤボンディング法により実装基板へ接続可能
な半導体装置を提供すること、実装時に半導体チップ
の接続端子と実装基板の端子との位置合わせを容易に行
うこと、実装基板との接合部の検査を容易とするこ
と、放熱特性の良好な半導体装置を提供すること、
半導体チップの電源ノイズを減少させること等を目的と
する。
ためになされたもので、半導体チップが保護された状態
で基板へ実装される小型かつ薄形の半導体装置という利
点は保持しつつ、バンプ形成プロセスを必要としない
簡便なワイヤボンディング法により実装基板へ接続可能
な半導体装置を提供すること、実装時に半導体チップ
の接続端子と実装基板の端子との位置合わせを容易に行
うこと、実装基板との接合部の検査を容易とするこ
と、放熱特性の良好な半導体装置を提供すること、
半導体チップの電源ノイズを減少させること等を目的と
する。
【０００７】
【課題を解決するための手段】請求項１の発明は、課題
，，に関係してなされたもので、実装基板に装着
される半導体チップの第１面には接続端子が形成されて
おり、半導体チップは保護層で保護されている。実装基
板と半導体チップとはワイヤによって電気的に接続され
ている。対応する実施例は実施例１，２，３，７であ
る。
，，に関係してなされたもので、実装基板に装着
される半導体チップの第１面には接続端子が形成されて
おり、半導体チップは保護層で保護されている。実装基
板と半導体チップとはワイヤによって電気的に接続され
ている。対応する実施例は実施例１，２，３，７であ
る。
【０００８】請求項２は請求項１における接続端子が、
半導体チップ面上に設けた第１の電極層と、実装基板へ
のワイヤがボンディングされる第２の電極層と、第１第
２の電極層間に設けられる下地層とから形成されること
を規定している。
半導体チップ面上に設けた第１の電極層と、実装基板へ
のワイヤがボンディングされる第２の電極層と、第１第
２の電極層間に設けられる下地層とから形成されること
を規定している。
【０００９】請求項３は、請求項１の構成に加えて、課
題に関係する構成として、半導体チップの第２の面が
保護層から露出した状態で実装基板に接着される構成を
付加したものである。実施例２が対応している。
題に関係する構成として、半導体チップの第２の面が
保護層から露出した状態で実装基板に接着される構成を
付加したものである。実施例２が対応している。
【００１０】請求項４，５は、請求項１の構成に加え
て、課題に関係する構成を付加するものである。請求
項４は、半導体チップと実装基板との間に高誘電率の物
質を設け、これに実装基板から正極性の電源電圧を与え
る構成を付加したものである。対応する実施例は実施例
３である。請求項５は、半導体チップの第２面に実装基
板の電源端子から電力の供給を受ける電源端子を持ち、
この電源端子は第１面の端子に接続される構成を請求項
１に付加するものである。実施例７が対応する。
て、課題に関係する構成を付加するものである。請求
項４は、半導体チップと実装基板との間に高誘電率の物
質を設け、これに実装基板から正極性の電源電圧を与え
る構成を付加したものである。対応する実施例は実施例
３である。請求項５は、半導体チップの第２面に実装基
板の電源端子から電力の供給を受ける電源端子を持ち、
この電源端子は第１面の端子に接続される構成を請求項
１に付加するものである。実施例７が対応する。
【００１１】請求項６は、課題，，に関係し、ワ
イヤホンディングにより請求項１の半導体装置を得る製
造方法であり、実施例１，２，３，７が対応する実施例
である。
イヤホンディングにより請求項１の半導体装置を得る製
造方法であり、実施例１，２，３，７が対応する実施例
である。
【００１２】請求項７は、課題，，に関係してな
されたもので、請求項１の構成を基礎として、半導体チ
ップの接続端子は一旦は基板の所定位置の端子に導電路
により接続され、そして基板の端子が実装基板にワイヤ
により接続されることにより、半導体チップと実装基板
が間に基板を介して電気的に接続される構造を提供す
る。対応する実施例は、実施例４，５，６である。
されたもので、請求項１の構成を基礎として、半導体チ
ップの接続端子は一旦は基板の所定位置の端子に導電路
により接続され、そして基板の端子が実装基板にワイヤ
により接続されることにより、半導体チップと実装基板
が間に基板を介して電気的に接続される構造を提供す
る。対応する実施例は、実施例４，５，６である。
【００１３】請求項８，９は請求項７の導電路の形成に
関するもので、請求項８はワイヤボンディングと基板配
線により、請求項９は銅箔線と基板配線により、夫々導
電路を形成するものである。請求項８に対応するのは実
施例４、請求項９に対応するのは実施例５である。
関するもので、請求項８はワイヤボンディングと基板配
線により、請求項９は銅箔線と基板配線により、夫々導
電路を形成するものである。請求項８に対応するのは実
施例４、請求項９に対応するのは実施例５である。
【００１４】請求項１０は、請求項７の導電路をテー
プ、オートメーテッド、ボンディングにより形成する製
造方法であり、実施例５が対応する。
プ、オートメーテッド、ボンディングにより形成する製
造方法であり、実施例５が対応する。
【００１５】請求項１１は、課題，，，に関係
してなされたもので、請求項７の構成に加えて、半導体
チップの放熱用にヒートシンクを備えるようにしたもの
である。実施例４，５，６が対応する。
してなされたもので、請求項７の構成に加えて、半導体
チップの放熱用にヒートシンクを備えるようにしたもの
である。実施例４，５，６が対応する。
【００１６】請求項１２，１３は請求項１１のヒートシ
ンクの取り付けに関するもので、請求項１２は熱伝導路
を設けた基板に接着するものであり、請求項１３は半導
体チップに接着するものである。実施例４，５が請求項
１２に、実施例６が請求項１３に対応している。
ンクの取り付けに関するもので、請求項１２は熱伝導路
を設けた基板に接着するものであり、請求項１３は半導
体チップに接着するものである。実施例４，５が請求項
１２に、実施例６が請求項１３に対応している。
【００１７】
【作用】各請求項の構成は、半導体チップの実装が保護
層で保護された状態で行なわれるという作用を有してい
る他、次の作用を有する。請求項１は半導体チップと実
装基板との間がワイヤで接続されるので、半導体チップ
に複雑なバンプ形成プロセスが不要となる。また、実装
時の半導体チップと実装基板との位置合わせや実装基板
との接合部の検査が容易となる。
層で保護された状態で行なわれるという作用を有してい
る他、次の作用を有する。請求項１は半導体チップと実
装基板との間がワイヤで接続されるので、半導体チップ
に複雑なバンプ形成プロセスが不要となる。また、実装
時の半導体チップと実装基板との位置合わせや実装基板
との接合部の検査が容易となる。
【００１８】請求項２の接続端子構成によれば、ワイヤ
ボンディングが容易となる。請求項３によれば、半導体
チップの発熱が第２面に接着された実装基板へ逃げるの
で放熱性能が向上する。
ボンディングが容易となる。請求項３によれば、半導体
チップの発熱が第２面に接着された実装基板へ逃げるの
で放熱性能が向上する。
【００１９】請求項４の高誘電率物質は電源電圧の低下
時に半導体チップに電力を供給するコンデンサとして働
くので、電源ノイズが減少する。請求項５は実装基板か
らの電力の供給を半導体チップの第２面の電極端子から
行うので誘電に起因する電源ノイズが減少する。請求項
６は請求項１と同様に作用する。
時に半導体チップに電力を供給するコンデンサとして働
くので、電源ノイズが減少する。請求項５は実装基板か
らの電力の供給を半導体チップの第２面の電極端子から
行うので誘電に起因する電源ノイズが減少する。請求項
６は請求項１と同様に作用する。
【００２０】請求項７は、所定位置に端子を設けた基板
を介して半導体チップと実装基板との電気的接続が行な
われるので、端子位置が規格化され検査が容易となる。
請求項８，９，１０は、請求項７の導電路の形成方法を
提供する。請求項１０のテープ、オートメーテッド、ボ
ンディングによればワイヤボンディングに比し接続部分
をよりコンパクトに出来る。
を介して半導体チップと実装基板との電気的接続が行な
われるので、端子位置が規格化され検査が容易となる。
請求項８，９，１０は、請求項７の導電路の形成方法を
提供する。請求項１０のテープ、オートメーテッド、ボ
ンディングによればワイヤボンディングに比し接続部分
をよりコンパクトに出来る。
【００２１】請求項１１は、半導体チップの放熱用にヒ
ートシンクを設けたので放熱性が向上する。請求項１
２，１３はヒートシンクの取り付け構造を提供する。
ートシンクを設けたので放熱性が向上する。請求項１
２，１３はヒートシンクの取り付け構造を提供する。
【００２２】
【実施例】実施例１．図１は本発明の実装前の半導体素
子を示す断面図であり、図２は実装基板への実装状態を
示す断面図である。１，４，９は上記従来装置と全く同
一のものである。１０は半導体チップ１の第１面の上に
形成されている電極パッド、１１は絶縁性を有する保護
層９から露出しているワイヤボンディングするための接
続端子である電極パッド、１２は電極パッド１０と電極
パッド１１を電気的に接続する下地層、１３は実装基
板、１４は実装基板１３上に形成された実装パッド、１
５は実装パッド１４と電極パッド１１を電気的に接続す
るワイヤ、１６は保護層１１と実装基板１３を機械的に
接合する接着剤である。
子を示す断面図であり、図２は実装基板への実装状態を
示す断面図である。１，４，９は上記従来装置と全く同
一のものである。１０は半導体チップ１の第１面の上に
形成されている電極パッド、１１は絶縁性を有する保護
層９から露出しているワイヤボンディングするための接
続端子である電極パッド、１２は電極パッド１０と電極
パッド１１を電気的に接続する下地層、１３は実装基
板、１４は実装基板１３上に形成された実装パッド、１
５は実装パッド１４と電極パッド１１を電気的に接続す
るワイヤ、１６は保護層１１と実装基板１３を機械的に
接合する接着剤である。
【００２３】上記のように構成された半導体装置の製造
方法は、所謂半導体の製造工程で、ウェハ上に所望の集
積回路を作り込み、前記回路を外部に電気的に引き出す
ための電極パッド１０をアルミニウムで形成し、シリコ
ン酸化膜などのパッシベーション膜４で覆った後、前記
電極パッド１０の上に銅などの下地層１２をめっきによ
り形成し、さらに蒸着やスパッタなどの薄膜形成方法に
より、アルミニウムなどの電極パッド１１を形成する。
その後、トランスファモールド法を用いて、半導体チッ
プ１は電極パッド１１が露出するように保護層９で覆わ
れる。上記の半導体素子は接着剤１６で実装基板１３に
固定され、電極パッド１１と実装パッド１４間がワイヤ
ボンディング法により接続される。
方法は、所謂半導体の製造工程で、ウェハ上に所望の集
積回路を作り込み、前記回路を外部に電気的に引き出す
ための電極パッド１０をアルミニウムで形成し、シリコ
ン酸化膜などのパッシベーション膜４で覆った後、前記
電極パッド１０の上に銅などの下地層１２をめっきによ
り形成し、さらに蒸着やスパッタなどの薄膜形成方法に
より、アルミニウムなどの電極パッド１１を形成する。
その後、トランスファモールド法を用いて、半導体チッ
プ１は電極パッド１１が露出するように保護層９で覆わ
れる。上記の半導体素子は接着剤１６で実装基板１３に
固定され、電極パッド１１と実装パッド１４間がワイヤ
ボンディング法により接続される。
【００２４】この実施例の半導体装置の構造およびその
製造方法は、所謂半導体の製造工程にわずかに工程を加
えるだけの簡単な工程である。これにより、半導体装置
の歩留りも向上し、その品質及び信頼性を高めることが
できる。また、ワイヤボンディング法による実装を前提
としているため、実装後の接合部の目視検査が容易とな
り、実装工程における歩留りも向上する。
製造方法は、所謂半導体の製造工程にわずかに工程を加
えるだけの簡単な工程である。これにより、半導体装置
の歩留りも向上し、その品質及び信頼性を高めることが
できる。また、ワイヤボンディング法による実装を前提
としているため、実装後の接合部の目視検査が容易とな
り、実装工程における歩留りも向上する。
【００２５】実施例２．図３は本発明の他の実施例にお
ける実装基板への実装状態を示す断面図である。上記実
施例１では、絶縁性を有する樹脂から成る保護層９が半
導体チップ１の電極パッドのみを露出するように形成さ
れていたが、本実施例では半導体チップ１の電極パッド
１０が形成された面と反対側の半導体装置の面から半導
体チップ１の裏面（第２面）も保護層９から露出して実
装基板１３に接着されている。これにより、半導体装置
の放熱性が向上する。
ける実装基板への実装状態を示す断面図である。上記実
施例１では、絶縁性を有する樹脂から成る保護層９が半
導体チップ１の電極パッドのみを露出するように形成さ
れていたが、本実施例では半導体チップ１の電極パッド
１０が形成された面と反対側の半導体装置の面から半導
体チップ１の裏面（第２面）も保護層９から露出して実
装基板１３に接着されている。これにより、半導体装置
の放熱性が向上する。
【００２６】実施例３．図４は本発明の他の実施例にお
ける実装基板への実装状態を示す断面図である。１，
４，９〜１６は上記実施例１と全く同一のものである。
１７は半導体チップ１の裏面（第２面）と接触している
高誘電率の絶縁体である。１８は実装基板１３の上に形
成されている電源の正電位をもった電源パッドである。
実装基板１３上の電源の大地電位のパッドはワイヤ１５
を介して半導体チップの接続端子１１に与えられてい
る。
ける実装基板への実装状態を示す断面図である。１，
４，９〜１６は上記実施例１と全く同一のものである。
１７は半導体チップ１の裏面（第２面）と接触している
高誘電率の絶縁体である。１８は実装基板１３の上に形
成されている電源の正電位をもった電源パッドである。
実装基板１３上の電源の大地電位のパッドはワイヤ１５
を介して半導体チップの接続端子１１に与えられてい
る。
【００２７】半導体チップ１は通常ウェハ本体を接地電
位としており、ウェハの裏面の接地電位と電源パッド１
８の正の電源電位の間に高誘電率の絶縁体１７を挟むこ
とにより、この部分が通常は電荷を充電し、電源電位が
一時的に低下したときには放電して半導体チップ１へ供
給される電位の低下を防止するデッカップリングコンデ
ンサの役割を担うことになり、電源系のノイズの少ない
電気特性のすぐれた装置を提供することができる。実装
基板の電源パッド１８は実装基板のワイヤボンディング
パッド、ワイヤ１５を経て半導体チップ１の接続端子に
接続されている。高誘電率の物質としては、チタン酸バ
リウム、チタン酸ジルコン酸鉛等が使用できる。
位としており、ウェハの裏面の接地電位と電源パッド１
８の正の電源電位の間に高誘電率の絶縁体１７を挟むこ
とにより、この部分が通常は電荷を充電し、電源電位が
一時的に低下したときには放電して半導体チップ１へ供
給される電位の低下を防止するデッカップリングコンデ
ンサの役割を担うことになり、電源系のノイズの少ない
電気特性のすぐれた装置を提供することができる。実装
基板の電源パッド１８は実装基板のワイヤボンディング
パッド、ワイヤ１５を経て半導体チップ１の接続端子に
接続されている。高誘電率の物質としては、チタン酸バ
リウム、チタン酸ジルコン酸鉛等が使用できる。
【００２８】実施例４．図５は本発明の他の実施例にお
ける実装基板への実装状態を示す断面図である。１，
９，１１，１３〜１６は上記実施例１と全く同一のもの
である。１９は半導体チップ１と銀ペーストなどの導電
性接着剤１６により機械的、かつ熱的に接続されている
基板で、さらに、半導体チップ１とは金などのワイヤ１
５を介して電気的に接続されている。基板１９は絶縁層
２１にポリイミドを用い、配線導体２２に銅を用い、熱
伝導のためのサーマルバイア２３にも銅を用いている。
２４は基板１７のサーマルバイア２１と接続するヒート
シンクである。
ける実装基板への実装状態を示す断面図である。１，
９，１１，１３〜１６は上記実施例１と全く同一のもの
である。１９は半導体チップ１と銀ペーストなどの導電
性接着剤１６により機械的、かつ熱的に接続されている
基板で、さらに、半導体チップ１とは金などのワイヤ１
５を介して電気的に接続されている。基板１９は絶縁層
２１にポリイミドを用い、配線導体２２に銅を用い、熱
伝導のためのサーマルバイア２３にも銅を用いている。
２４は基板１７のサーマルバイア２１と接続するヒート
シンクである。
【００２９】半導体チップ１の接続端子１１からワイヤ
１５と基板１９の配線とによる導電路を経て基板１９の
パッド２２に接続することにより、半導体チップ１の電
極パッド１１の配置を変更することが可能である。つま
り、半導体チップ１の電極パッド１１の配置によらずに
半導体装置のパッドは基板１９上の所望の配置にでき
る。これにより、半導体装置のパッド２２の配置を規格
化することでテストの容易化が図れる。また、ヒートシ
ンク２４により、半導体装置の放熱性が向上する。基板
１９を貫通する部分の配線はスルーホール中に設けられ
る。
１５と基板１９の配線とによる導電路を経て基板１９の
パッド２２に接続することにより、半導体チップ１の電
極パッド１１の配置を変更することが可能である。つま
り、半導体チップ１の電極パッド１１の配置によらずに
半導体装置のパッドは基板１９上の所望の配置にでき
る。これにより、半導体装置のパッド２２の配置を規格
化することでテストの容易化が図れる。また、ヒートシ
ンク２４により、半導体装置の放熱性が向上する。基板
１９を貫通する部分の配線はスルーホール中に設けられ
る。
【００３０】実施例５．図６は本発明の他の実施例にお
ける実装基板への実装状態を示す断面図である。上記実
施例４では半導体チップ１と基板１９の間の電気的接続
にワイヤ１５を用いたが、本実施例では、ＴＡＢ（テー
プ、オートメーテッド、ボンディング）方式を用い銅箔
のリード２５により接続する。これにより、上記実施例
４と同様の効果が得られる。ＴＡＢ方式とは、樹脂フィ
ルム上に銅箔によって形成されたリード群のインナ部に
半導体チップをボンディングすることにより接続する製
造方法である。
ける実装基板への実装状態を示す断面図である。上記実
施例４では半導体チップ１と基板１９の間の電気的接続
にワイヤ１５を用いたが、本実施例では、ＴＡＢ（テー
プ、オートメーテッド、ボンディング）方式を用い銅箔
のリード２５により接続する。これにより、上記実施例
４と同様の効果が得られる。ＴＡＢ方式とは、樹脂フィ
ルム上に銅箔によって形成されたリード群のインナ部に
半導体チップをボンディングすることにより接続する製
造方法である。
【００３１】実施例６．図７は本発明の他の実施例にお
ける実装基板への実装状態を示す断面図である。番号は
全て上記実施例と全く同一のものである。半導体チップ
１の裏面にはヒートシンク２４が接合され、半導体チッ
プ１の電極パッド１１はＴＡＢの銅リード２５を介し
て、ガラスエポキシなどの絶縁体１９上に銅で形成され
た配線導体２０に接合される。この配線導体２０の他端
は金などのワイヤ１５により実装基板１３上の実装パッ
ド１４と電気的に接続される。また、この基板１９は実
装基板１３上に接着剤１６により接合される。これによ
り、上記実施例４と同様の効果が得られる。
ける実装基板への実装状態を示す断面図である。番号は
全て上記実施例と全く同一のものである。半導体チップ
１の裏面にはヒートシンク２４が接合され、半導体チッ
プ１の電極パッド１１はＴＡＢの銅リード２５を介し
て、ガラスエポキシなどの絶縁体１９上に銅で形成され
た配線導体２０に接合される。この配線導体２０の他端
は金などのワイヤ１５により実装基板１３上の実装パッ
ド１４と電気的に接続される。また、この基板１９は実
装基板１３上に接着剤１６により接合される。これによ
り、上記実施例４と同様の効果が得られる。
【００３２】実施例７．図８は本発明の他の実施例にお
ける実装基板への実装状態を示す断面図であり、図９
は、その斜視図である。１，４，９〜１６は上記実施例
１と全く同一のものである。２６は半導体チップ１の側
面から裏面にかけて形成されたシリコン酸化膜などの絶
縁層、２７，２８はそれぞれ電源用パッド、グランド用
パッド、２９は実装基板１３の上に形成されたグランド
用パッドである。３０は電極パッド１０のうち電源とグ
ランドのパッドを裏面の電源用パッド２７とグランド用
パッド２８に電気的接続をする導体である。
ける実装基板への実装状態を示す断面図であり、図９
は、その斜視図である。１，４，９〜１６は上記実施例
１と全く同一のものである。２６は半導体チップ１の側
面から裏面にかけて形成されたシリコン酸化膜などの絶
縁層、２７，２８はそれぞれ電源用パッド、グランド用
パッド、２９は実装基板１３の上に形成されたグランド
用パッドである。３０は電極パッド１０のうち電源とグ
ランドのパッドを裏面の電源用パッド２７とグランド用
パッド２８に電気的接続をする導体である。
【００３３】電極パッド１０のうち電源、グランドのパ
ッドを裏面にもってくることにより、表面のワイヤボン
ディングするための電極パッドの数を減せるため、他の
実施例に比し実装面積が小さくなり、高密度化が達成で
きる。また、裏面に大きな電源、グランド用のパッドを
もつことにより、半導体チップへの電源配線を短く出
来、電源系の誘電成分を減少させ、電源系のノイズの少
ない半導体装置が得られる。
ッドを裏面にもってくることにより、表面のワイヤボン
ディングするための電極パッドの数を減せるため、他の
実施例に比し実装面積が小さくなり、高密度化が達成で
きる。また、裏面に大きな電源、グランド用のパッドを
もつことにより、半導体チップへの電源配線を短く出
来、電源系の誘電成分を減少させ、電源系のノイズの少
ない半導体装置が得られる。
【００３４】ところで上記説明では、下地層１２は銅を
用いて形成したが、アルミニウムの電極パッド１０と電
極パッド１１との間の密着及び電気的に接続がなされれ
ば他の金属でも構わない。
用いて形成したが、アルミニウムの電極パッド１０と電
極パッド１１との間の密着及び電気的に接続がなされれ
ば他の金属でも構わない。
【００３５】また、電極パッド１１は、アルミニウムを
用いたが、ワイヤ１５と接合可能な金属であれば金など
の他の金属でも構わない。
用いたが、ワイヤ１５と接合可能な金属であれば金など
の他の金属でも構わない。
【００３６】
【発明の効果】本発明は、半導体チップが保護された状
態で基板へ実装され且つ小型薄形化できるという利点は
保持しつつ以下に記載されるような効果を奏する。
態で基板へ実装され且つ小型薄形化できるという利点は
保持しつつ以下に記載されるような効果を奏する。
【００３７】各請求項の発明は、ワイヤボンディング法
による実装を前提としているので、接続端子は半導体の
製造工程にわずかに工程を加えるだけの簡単な工程で製
造できるため、半導体装置の歩留りも向上し、その品質
及び信頼性を高めることができる。また、ワイヤボンデ
ィング法による実装を前提としているため、実装時の位
置合わせや実装後の接合部の目視検査が容易となり、実
装工程における歩留りも向上する。
による実装を前提としているので、接続端子は半導体の
製造工程にわずかに工程を加えるだけの簡単な工程で製
造できるため、半導体装置の歩留りも向上し、その品質
及び信頼性を高めることができる。また、ワイヤボンデ
ィング法による実装を前提としているため、実装時の位
置合わせや実装後の接合部の目視検査が容易となり、実
装工程における歩留りも向上する。
【００３８】請求項７〜１３の発明は、半導体チップと
実装基板との電気的接続が、所定位置に端子を設けた基
板を介して行なわれるので、端子位置が規格化され、検
査が容易となる。
実装基板との電気的接続が、所定位置に端子を設けた基
板を介して行なわれるので、端子位置が規格化され、検
査が容易となる。
【００３９】請求項３，１１，１２，１３の発明は、半
導体チップの熱が効率良く実装基板やヒートシンクに逃
げるため、半導体装置の放熱性が向上する。
導体チップの熱が効率良く実装基板やヒートシンクに逃
げるため、半導体装置の放熱性が向上する。
【００４０】請求項４では、高誘電率の絶縁体の部分が
デッカップリングコンデンサの役割を担うことにより電
源系の誘電成分を減少させることで、電源系のノイズが
少なくなり、半導体装置の電気特性が向上する。請求項
５の発明は実装基板側の半導体チップ面から電力を供給
しているので、誘電に起因する電源ノイズが減少する。
更に、請求項５の発明は、基板へ実装される面から半導
体チップに電力を供給するので、ワイヤボンディング用
の接続端子数を減り、より高密度化が図れる。
デッカップリングコンデンサの役割を担うことにより電
源系の誘電成分を減少させることで、電源系のノイズが
少なくなり、半導体装置の電気特性が向上する。請求項
５の発明は実装基板側の半導体チップ面から電力を供給
しているので、誘電に起因する電源ノイズが減少する。
更に、請求項５の発明は、基板へ実装される面から半導
体チップに電力を供給するので、ワイヤボンディング用
の接続端子数を減り、より高密度化が図れる。
【図１】この発明の実施例１における半導体チップおよ
び保護層のを示す断面図である。
び保護層のを示す断面図である。
【図２】実施例１の実装基板への実装状態を示す断面図
である。
である。
【図３】この発明の実施例２の実装基板への実装状態を
示す断面図である。
示す断面図である。
【図４】この発明の実施例３の実装基板への実装状態を
示す断面図である。
示す断面図である。
【図５】この発明の実施例４の実装基板への実装状態を
示す断面図である。
示す断面図である。
【図６】この発明の実施例５の実装基板への実装状態を
示す断面図である。
示す断面図である。
【図７】この発明の実施例６の実装基板への実装状態を
示す断面図である。
示す断面図である。
【図８】この発明の実施例７の実装基板への実装状態を
示す断面図である。
示す断面図である。
【図９】実施例７の斜視図である。
【図１０】従来の半導体装置を示す断面図である。
１ 半導体チップ ２ 電気配線 ３ 絶縁層 ４ パッシベーション膜 ５ バンプ ６ 第１下地層 ７ 第２下地層 ８ 第３下地層 ９ 保護層 １０ 電極パッド １１ 電極パッド １２ 下地層 １３ 実装基板 １４ 実装パッド １５ ワイヤ １６ 接着剤 １７ 高誘電率絶縁体 １８ 電源パッド １９ 基板 ２０ 導電性接着剤 ２１ 絶縁層 ２２ 配線導体 ２３ サーマルバイア ２４ ヒートシンク ２５ リード ２６ 絶縁層 ２７ 電源用パッド ２８ グランド用パッド ２９ グランド用パッド ３０ 導体
Claims (13)
- 【請求項１】 以下に示す（ａ）ないし（ｃ）を備えた
半導体装置。 （ａ）内部回路を外部に引き出す接続端子を第１面に形
成した半導体チップ。 （ｂ）前記半導体チップを保護する保護層。 （ｃ）前記半導体チップを装着するとともに前記接続端
子とワイヤにより電気的に接続される実装基板。 - 【請求項２】 接続端子が、半導体チップの第１面上に
形成された第１の電極層、ワイヤがボンディングされる
第２の電極層および第１第２の電極層間に設けられた下
地層とを有する請求項１に記載の半導体装置。 - 【請求項３】 半導体チップの第２面が保護層から露出
した状態で実装基板に接着されている請求項１に記載の
半導体装置。 - 【請求項４】 半導体チップの第２面が高誘電率の物質
を介して実装基板から正の電源電位が与えられている請
求項１に記載の半導体装置。 - 【請求項５】 半導体チップは、第２面に実装基板の電
源端子から電力を供給される電源端子を持ち、この電源
端子は第１面の端子に電気的に接続されている請求項１
に記載の半導体装置。 - 【請求項６】 ワイヤをワイヤボンディングにより形成
することにより請求項１に記載の半導体装置を得る半導
体装置の製造方法。 - 【請求項７】 以下に示す（ａ）ないし（ｄ）を備えた
半導体装置。 （ａ）電子回路を外部に引き出す接続端子を形成した半
導体チップ。 （ｂ）前記接続端子と導電路により接続される端子を所
定位置に持つ基板。 （ｃ）前記半導体チップおよび導電路の少なくとも一部
を保護する保護層。 （ｄ）前記半導体チップおよび基板を装着するとともに
前記基板の端子とワイヤにより接続される実装基板。 - 【請求項８】 導電路がワイヤボンディングと基板に設
けられた配線で形成された請求項７に記載の半導体装
置。 - 【請求項９】 導電路が銅箔線と基板に設けられた配線
とで形成された請求項７に記載の半導体装置。 - 【請求項１０】 導電路をテープ、オートメーテッド、
ボンディングにより形成して請求項７に記載の半導体装
置を得る半導体装置の製造方法。 - 【請求項１１】 以下に示す（ａ）ないし（ｅ）を備え
た半導体装置。 （ａ）電子回路を外部へ引き出す接続端子を形成した半
導体チップ。 （ｂ）前記接続端子と導電路により接続される端子を所
定位置に持つ基板。 （ｃ）前記半導体チップおよび導電路の少なくとも一部
を保護する保護層。 （ｄ）前記半導体チップの発熱を放散させるヒートシン
ク。 （ｅ）前記半導体チップ、基板およびヒートシンクを装
着するとともに前記基板の端子とワイヤにより接続され
る実装基板。 - 【請求項１２】 ヒートシンクが基板に接着され、基板
には半導体チップの発熱をヒートシンクへ伝える熱伝導
路を設けた請求項１１に記載の半導体装置。 - 【請求項１３】 ヒートシンクが半導体チップに接着さ
れている請求項１１に記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28688593A JPH07142631A (ja) | 1993-11-16 | 1993-11-16 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28688593A JPH07142631A (ja) | 1993-11-16 | 1993-11-16 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07142631A true JPH07142631A (ja) | 1995-06-02 |
Family
ID=17710266
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28688593A Pending JPH07142631A (ja) | 1993-11-16 | 1993-11-16 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07142631A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100266645B1 (ko) * | 1997-12-20 | 2000-09-15 | 김영환 | 적층용 칩 사이즈 패키지 및 그 제조방법 |
| KR100322154B1 (ko) * | 1997-09-29 | 2002-09-05 | 인터내셔널 비지네스 머신즈 코포레이션 | 전자패키지상에보호피막을형성하는방법및전자패키지 |
| JP2010534949A (ja) * | 2007-07-31 | 2010-11-11 | シーメンス アクチエンゲゼルシヤフト | 電子モジュールの製造方法、および電子モジュール |
-
1993
- 1993-11-16 JP JP28688593A patent/JPH07142631A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100322154B1 (ko) * | 1997-09-29 | 2002-09-05 | 인터내셔널 비지네스 머신즈 코포레이션 | 전자패키지상에보호피막을형성하는방법및전자패키지 |
| KR100266645B1 (ko) * | 1997-12-20 | 2000-09-15 | 김영환 | 적층용 칩 사이즈 패키지 및 그 제조방법 |
| JP2010534949A (ja) * | 2007-07-31 | 2010-11-11 | シーメンス アクチエンゲゼルシヤフト | 電子モジュールの製造方法、および電子モジュール |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2819285B2 (ja) | 積層型ボトムリード半導体パッケージ | |
| US6028358A (en) | Package for a semiconductor device and a semiconductor device | |
| US7485490B2 (en) | Method of forming a stacked semiconductor package | |
| JP3186941B2 (ja) | 半導体チップおよびマルチチップ半導体モジュール | |
| US7374969B2 (en) | Semiconductor package with conductive molding compound and manufacturing method thereof | |
| JP2917868B2 (ja) | 半導体装置およびその製造方法 | |
| US6249046B1 (en) | Semiconductor device and method for manufacturing and mounting thereof, and circuit board mounted with the semiconductor device | |
| US6717252B2 (en) | Semiconductor device | |
| KR20000048471A (ko) | 다수의 전원/접지면을 갖는 볼 그리드 어레이 패키지 | |
| JP2001298115A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| US20070013064A1 (en) | Semiconductor device and electronic apparatus | |
| JPH05326735A (ja) | 半導体装置及びその製造方法 | |
| JPH1056093A (ja) | 半導体装置およびその半導体装置を組み込んだ電子装置 | |
| JP2003007910A (ja) | 半導体装置 | |
| JP2002329836A (ja) | 半導体装置および配線フィルム | |
| JP3569585B2 (ja) | 半導体装置 | |
| JP3912445B2 (ja) | 半導体装置 | |
| JP3549316B2 (ja) | 配線基板 | |
| JPH0864635A (ja) | 半導体装置 | |
| JPH07142631A (ja) | 半導体装置およびその製造方法 | |
| JPH0645504A (ja) | 半導体装置 | |
| JP3297959B2 (ja) | 半導体装置 | |
| US20050082658A1 (en) | Simplified stacked chip assemblies | |
| JP3296168B2 (ja) | 半導体装置 | |
| JPH08213497A (ja) | 半導体装置及びその製造方法 |