-
Die Erfindung betrifft eine integrierte Schaltung.
-
Integrierte Schaltungen sind in einer Vielzahl von Geräten enthalten. Insbesondere für anwendungsspezifische integrierte Schaltungen (ASICs) ist ein hoher Aufwand für den Entwurf und die Entwicklung notwendig. Um integrierte Schaltungen kopieren zu können, eine geheime Funktion einer integrierten Schaltung zu entschlüsseln oder um Schutzmaßnahmen einer integrierten Schaltung umgehen zu können, wird Reverse Engineering eingesetzt. Das Reverse Engineering extrahiert durch optische Untersuchung der verschiedenen Schichten einer integrierten Schaltung einen Schaltplan und damit die Funktion einer betreffenden integrierten Schaltung.
-
Der Prozess des Reverse Engineering lässt sich im Allgemeinen durch die folgenden Schritte beschreiben: Entpacken des Chips, Ablichtung und Abtragung, Schicht für Schicht, von Leitbahnebenen des Leitbahnstapels bis zur Bauelementschicht der integrierten Schaltung, sowie aus der so gewonnenen Information die Extraktion der Netzliste der integrierten Schaltung. Für die Extraktion der Netzliste werden neben den Bildern der einzelnen Schichten Software-Programme genutzt, um die Verbindung der einzelnen in der integrierten Schaltung enthaltenen Bauelemente zu rekonstruieren.
-
Aus dem Stand der Technik sind bereits verschiedene Methoden zum Erschweren des Reverse Engineering bekannt. In
US 6 791 191 B2 wird eine Methode beschrieben, Schaltungen vor einem Reverse Engineering zu schützen, indem in den Leitbahnstapel einer integrierten Schaltung einige verkürzte Vias mit nur einseitigem Metallkontakt eingebracht werden, die vor der nächsten Leitbahnebene im Isolator der Zwischenebenen-Isolationsschicht enden. Ein elektrischer Kontakt zur nächsten Leitbahnebene wird zusätzlich durch eine seitliche Verschiebung der nächsten Leitbahn in Relation zum Via verhindert. Während herkömmliche Vias, auch als Durchkontaktierung bezeichnet, üblicherweise Leitbahnen zweier übereinander liegender Leitbahnebenen verbinden, weisen die in
US 6 791 191 B2 eingesetzten manipulierten Vias einen elektrisch leitfähigen Kontakt zu nur einer der beiden Leitbahnen auf. In
US 2013/0181350 A1 wird eine Methode beschrieben, Schaltungen vor einem Reverse Engineering zu schützen, indem innerhalb einer Standardzelle einer integrierten Schaltung leitende und nichtleitende Vias so positioniert werden, dass eine begrenzte Anzahl verschiedener Logikgatter erhalten wird.
-
Erfindungsgemäß wird eine integrierte Schaltung mit den Merkmalen nach Anspruch 1 vorgeschlagen.
-
Die vorliegende Erfindung stellt eine integrierte Schaltung bereit, die gegen Reverse Engineering schützt. Im Unterschied zum Stand der Technik gemäß
US 6 791 191 B2 , bei dem im Zuge eines Reverse-Engineering-Prozesses nach dem Abtragen einer Leitbahn optisch erkennbar ist, dass die betreffende Leitbahn nicht mit dem manipulierten Via verbunden ist, sondern das Zwischenebenen-Isolationsmaterial vorliegt, stellt die vorliegende Erfindung eine integrierte Schaltung bereit, bei der ein Schein-Via oder manipuliertes Via nicht im Rahmen eines solchen rein Reverse Engineering optisch erkennbar ist. In einer Mikroskopieuntersuchung ergibt sich ein optischer Kontrast zwischen dem Schein-Via und der ihn seitlich umgebenden Zwischenebenenisolationsschicht, so dass der Schein-Via als Durchkontaktierung und nicht als Isolator identifiziert wird.
-
Nachfolgend werden Ausführungsbeispiele der erfindungsgemäßen integrierten Schaltung beschrieben. Die zusätzlichen Merkmale der Ausführungsbeispiele können miteinander kombiniert werden, um weitere Ausführungsbeispiele zu bilden, es sei denn sie sind ausdrücklich als Alternativen zueinander beschrieben.
-
Als erste und zweite Leitbahnebene der integrierten Schaltung, zwischen denen ein Schein-Via angeordnet ist, kommen alle Leitbahnebenen eines Leitbahnstapels in Frage. Da in der Regel mit zunehmender Entfernung einer Leitbahn von der Bauelementschicht einer integrierten Schaltung die Integration zusätzlicher Elemente in den Leitbahnstapel auf Grund größerer Freiheitsgrade in der Fertigung erleichtert wird, werden bevorzugt höhere Leitbahnebenen als die unterste Leitbahnebene eines Leitbahnstapels als erste und zweite Leitbahnebene verwendet.
-
In einer Ausführungsform ist die Isolatorschicht eine Diffusionsbarriere für das Via-Metall oder für ein Metall der Leitbahnebene oder für das Via-Metall und für das Metall der Leitbahnebene. Mit der Funktion der Isolatorschicht als Diffusionsbarriere wird die Langzeitstabilität der Leitbahnstruktur verbessert, da eine Eindiffusion von Metallen in die Isolatorschicht verhindert wird, die zu unerwünschten Überbrückungen der Isolatorschicht führen könnte.
-
In einer bevorzugten Ausführungsform ist in der zweiten Ausnehmung eine von der Isolatorschicht verschiedene Diffusionsbarrierenschicht zwischen der Isolatorschicht und dem Via-Metall oder zwischen der Isolatorschicht und dem Metall der Leitbahnebene oder zwischen der Isolatorschicht und dem Via-Metall und zwischen der Isolatorschicht und dem Metall der Leitbahnebene angeordnet, wobei die Diffusionsbarrierenschicht eine Diffusionsbarriere für das Via-Metall oder für das Metall der Leitbahnebene oder für das Via-Metall und für das Metall der Leitbahnebene bildet. Die Diffusionsbarrierenschicht kann eine Diffusionsbarrierenfunktion der Isolatorschicht ergänzen, aber auch als alleiniger Diffusionsschutz wirken.
-
Es ist vorteilhaft, wenn die Diffusionsbarrierenschicht Titannitrid, Titan, Wolfram oder Wolframnitrid aufweist. Diese Materialien weisen einerseits eine gute elektrische Leitfähigkeit auf und stellen andererseits Diffusionsbarrieren für gängige Via-Metalle und Leitbahn-Metalle, wie beispielsweise Aluminium, Kupfer, Aluminium-Kupfer dar. In einigen Ausführungsbeispielen wird als Via-Metall Wolfram verwendet. Bevorzugte Ausführungsbeispiele der integrierten Schaltung verwenden Siliziumoxid, insbesondere Siliziumdioxid als Material der Zwischenebenen-Isolationsschicht.
-
Die Schichtdicke der Isolatorschicht ist grundsätzlich nach unten hin nur dadurch begrenzt, dass die elektrische Isolationswirkung gegeben sein muss. Nach oben hin ist es vorteilhaft, eine typische Auflösungsgrenze von optischen Mikroskopen nicht zu überschreiten. Diese liegt etwa bei 100 nm. Vorteilhaft weist die Isolatorschicht eine Schichtdicke im Bereich von 40 bis 80 nm, vorzugsweise im Bereich von 55 bis 65 nm auf. Schichtdicken in diesem Bereich weisen zum Einen eine ausreichende Isolationswirkung auf und sind also zum Anderen ausreichend dünn, um optisch im Reverse Engineering Prozess nicht erfasst zu werden.
-
Bevorzugt werden für die Isolatorschicht Materialien eingesetzt, deren Herstellung als dünne Schichten realisierbar ist und die darüber hinaus auch als dünne Schicht ihre Isolationswirkung entfalten. Geeignete Materialien für die Isolatorschicht sind beispielsweise Siliziumnitrid und Siliziumkarbid.
-
Die Isolatorschicht ist in einer Ausführungsform angrenzend an eine erste Leitbahn der ersten Leitbahnebene oder angrenzend an eine zweite Leitbahn der zweiten Leitbahnebene angeordnet. Aber auch die Anordnung der Isolatorschicht beabstandet von beiden Leitbahnen ist möglich, also auch beispielsweise in der Mitte eines Vias. In einer solchen Ausführungsform ist der Abstand zwischen Isolatorschicht und Leitbahn jeweils mit Via-Metall verfüllt.
-
In weiteren Ausführungsformen der integrierten Schaltung weist die Leitbahn oder die zweite Leitbahn angrenzend an die Zwischenebenen-Isolationsschicht eine Leitbahn-Diffusionsbarrierenschicht auf, an die die Isolatorschicht unmittelbar angrenzend angeordnet ist. In diesen Ausführungsformen kann die Leitbahn-Diffusionsbarrierenschicht, die herkömmlich zwischen Leitbahn und Zwischenebenen-Isolationsschicht zur Vermeidung von Diffusion von Metallen aus der Leitbahnebene in die Zwischenebenen-Isolationsschicht eingesetzt wird, an der Stelle der zweiten Ausnehmung gleichzeitig als Diffusionsbarriere zum Schutz der Isolatorschicht dienen. Vorteilhaft weist die Leitbahn-Diffusionsbarrierenschicht Titannitrid, Titan, Wolframnitrid oder Wolfram auf. Geeignet sind die genannten Materialien jeweils allein, aber auch in Mischungen miteinander oder in Schichtstrukturen.
-
Die erfindungsgemäße integrierte Schaltung weist eine Bauelementschicht mit einer Mehrzahl von elektronischen Bauelementen sowie eine Leitbahnstruktur auf, über die die Bauelemente verschaltet sind.
-
Die integrierte Schaltung kann in verschiedenen Varianten zur Verarbeitung digitaler, analoger oder gemischter Signale ausgebildet sein.
-
Erfindungsgemäß weist die Bauelementschicht Standardzellen mit einer Schaltungsfunktion und Scheinstandardzellen ohne Schaltungsfunktion auf, wobei mindestens eine Standardzelle und mindestens eine Scheinstandardzelle über einen Schein-Via miteinander verbunden sind. Die Scheinstandardzelle ist also inhaltlich in Bezug auf die enthaltenen Bauelemente und funktional einer Standardzelle gleich, jedoch nicht angeschlossen, so dass sie in der integrierten Schaltung keine Schaltungsfunktion hat. Scheinstandardzellen können beispielsweise durch so genannte Sparezellen gebildet werden.
-
Die Verwendung von Scheinstandardzellen hat den Vorteil, dass diese beim Reverse Engineering nicht als nicht funktionsfähige, also funktionsfreie Zellen identifiziert werden und somit eine Schaltung mit zusätzlichen Standardzellen suggeriert wird. Die Scheinstandardzellen können vorteilhaft realisiert werden, indem ein Teil von in der Regel ohnehin in einer Schaltung vorhandenen sogenannten Fillerzellen als Standardzellen ausgebildet werden, welche dann wiederum die Scheinstandardzellen bilden. Fillerzellen sind an sich bekannt und dienen zum Füllen oder zur Auflockerung des Chip-Layouts, um so das Routing zu vereinfachen, indem sie Platz zwischen den eigentlichen, also aktiven Standardzellen der Schaltung schaffen. Werden diese Fillerzellen oder ein Teil der Fillerzellen nun durch die Scheinstandardzellen ersetzt und ebenfalls untereinander mit Leitungen verbunden, so suggerieren diese zusätzliche Schaltungsbestandteile. Es ist dabei vorteilhaft, wenn die Scheinstandardzellen untereinander eine echte elektrische Verbindung besitzen und Verbindungen der Scheinstandardzellen zu den regulären Standardzellen über die Schein-Vias realisiert sind, sodass die Scheinstandardzellen keinen elektrischen Kontakt zur eigentlichen Schaltung haben.
-
Bei einem Reverse Engineering Prozess würde die eigentlich unterbrochene Verbindung zwischen Standardzellen und Scheinstandardzellen nicht als solche erkannt werden, und es ergäbe sich somit vorteilhafterweise eine gegenüber der tatsächlichen Schaltung veränderte Schaltungsinformation.
-
Durch geschickte Auswahl der jeweiligen mit Hilfe der Schein-Vias unterbrochenen Verbindungen kann beim Design der geschützten Schaltung eine gezielte Täuschung erreicht werden, die auf eine andere als die tatsächliche Schaltungsfunktion schließen lässt.
-
Ein weiterer Vorteil der Verwendung von Scheinstandardzellen ist, dass die zusätzlich eingefügten Scheinstandardzellen nicht nur zum Schutz der Schaltung gegenüber Reverse Engineering dienen, sondern wie oben erwähnt auch im Sinne sogenannter Sparezellen wie nachfolgend erläutert genutzt werden können. Die Produktion eines Chips müsste bei Fehlern im Entwurf der Logik ohne Verwendung von Sparezellen komplett von vorne begonnen werden. Eine Anpassung und Einbindung von Sparezellen, also funktionsfähigen Standardzellen, die anfänglich jedoch über keine Anbindung an die entworfene Schaltung verfügen kann dagegen zur Logikkorrektur verwendet werden. Es müssen auf diese Weise keine neuen, korrigierten Masken für die unteren Schichten einschließlich der Bauelementebene hergestellt werden, sondern nur für die oberen Leitbahnebenen. Der gleiche Effekt kann mit den Scheinstandardzellen erzielt werden. Hier müssen nur die ursprünglich mit Schein-Vias vorgetäuschten Verbindungen der Leitbahnebenen entfernt werden und durch eine neue Verdrahtung ersetzt werden. Es können so in der Produktion Zeit und Kosten gespart werden.
-
Weitere Ausführungsbeispiele der erfindungsgemäßen integrierten Schaltung werden nachfolgend anhand der Figuren erläutert. Es zeigen:
- 1 eine Mikroskopieaufnahme eines Teils einer Ausführungsform einer Leitbahnstruktur einer integrierten Schaltung gemäß der Erfindung mit einem Via und einem Schein-Via;
- 2 eine Rasterelektronenmikroskopieaufnahme einer schrägen Draufsicht auf einen Chip mit einer Ausführungsform einer integrierten Schaltung gemäß der Erfindung;
- 3 eine Detailaufnahme einer Ausführungsform der Leitbahnstruktur aus 2;
- 4 eine schematische Darstellung von Ausschnitten einer Leitbahnstruktur der integrierten Schaltung mit einem Via (4a) und einem Schein-Vias ( 4b);
- 5 eine schematische Darstellung eines Ausschnitts einer weiteren Ausführungsform einer Leitbahnstruktur der integrierten Schaltung mit einem Schein-Via;
- 6 eine schematische Darstellung einer integrierten Schaltung gemäß dem Stand der Technik (6a) sowie eine schematische Darstellung einer integrierten Schaltung gemäß der Erfindung (6b).
-
1 zeigt einen mittels optischer Mikroskopie aufgenommenen Ausschnitt aus einer Ausführungsform einer Leitbahnstruktur der integrierten Schaltung gemäß der Erfindung. Die Aufnahme zeigt eine Draufsicht auf die Zwischenebene zwischen der zweiten und dritten Leitbahnebene der Leitbahnstruktur, nachdem die dritte Metallebene im Rahmen eines Reverse Engineering Prozesses abgetragen wurde. In der linken Markierung ist ein Schein-Via SV in einer Draufsicht gezeigt, das in einer Ausnehmung einer Zwischenebenen-Isolationsschicht gebildet ist und ein Via-Metall sowie eine Isolatorschicht und eine Diffusionsbarrierenschicht aus Titannitrid zwischen dem Via-Metall, hier Kupfer, und der Isolatorschicht aus Siliziumnitrid enthält, die eine elektrische Verbindung zwischen zwei Leitbahnen verhindert. In der vorliegenden Ausführungsform grenzt die Isolatorschicht unmittelbar an eine Leitbahn-Diffusionsbarrierenschicht aus Titannitrid an. In der rechten Markierung ist ein normales Via V in einer weiteren Ausnehmung der Zwischenebenen-Isolationsschicht zu sehen. Die weitere Ausnehmung ist vollständig mit dem Via-Metall verfüllt. Optisch sind das normale Via und das Schein-Via nicht voneinander zu unterscheiden. Auch weitere optische Untersuchungen mehrerer Schein-Vias unter Verwendung unterschiedlicher Belichtungen und einer bis zu 187,5-fachen Vergrößerung ergaben keine Auffälligkeiten, die auf eine Manipulation der Schein-Vias schließen lassen könnten.
-
Nachfolgend wird parallel auf die 2 und 3 Bezug genommen. 2 zeigt zum besseren Verständnis der 3 eine mittels Rasterelektronenmikroskopie schräge Draufsicht auf einen Chip mit einer Ausführungsform einer integrierten Schaltung gemäß der Erfindung, nachdem mittels FIB (Focussed Ion Beam) Gräben an mit Markierungen 1 und 2 gekennzeichneten Stellen in den Chip eingearbeitet worden sind. Die Gräben wurden dabei in einem schrägen Winkel erstellt. 3 zeigt eine ebenfalls mit Hilfe der Rasterelektronenmikroskopie erstellte Schnittansicht der integrierten Schaltung aus 2 in Form einer Detailaufnahme an der Markierung 2 aus 2.
-
An dieser Stelle, die einen vertikalen Bereich zwischen einer unteren, gerade noch sichtbaren Leitbahnebene mit Leitbahnen L, hier aus Aluminium-Kupfer (AICu), alternativ möglich aber auch Kupfer oder Aluminium, und einer oberen, nicht dargestellten Leitbahnebene erfasst, liegen ein reguläres Via V ohne Isolatorschicht (links) und ein Schein-Via SV mit einer Isolatorschicht (rechts) nebeneinander und sind seitlich durch Isolationsmaterial voneinander getrennt. Das reguläre Via ist als Verfüllung einer ersten Ausnehmung mit einem Via-Metall VM, hier Aluminium-Kupfer, ausgebildet. Das Schein-Via SV enthält neben dem Via- Metall VM eine Isolatorschicht aus Siliziumnitrid sowie eine Diffusionsbarrierenschicht aus Titannitrid, die zwischen der Isolatorschicht und dem Via-Metall angeordnet ist. Die Isolatorschicht grenzt unmittelbar an eine Leitbahn-Diffusionsbarrierenschicht.
-
Wie 3 zeigt, ist ohne Vorwissen praktisch nicht zu erkennen, dass der Schein-Via SV (rechts) in der Messmarkierung eine minimal dickere Schicht zwischen der Leitbahnebene unten und dem Via-Metall VM darüber aufweist. Im Fall des regulären Vias V ist diese Schicht eine zwischen Leitbahn und Zwischenebenen-Isolationsschicht aufgebrachte elektrisch leitfähige Leitbahn-Diffusionsbarrierenschicht, im Fall des Schein-Vias weist die Schicht zusätzlich die nicht im Detail mikroskopisch auflösbare Isolatorschicht sowie die ebenfalls nicht auflösbare Diffusionsbarrierenschicht auf.
-
Mit einer im Reverse Engineering zur Identifikation der Schaltungseinzelheiten praktisch relevanten Analysetechnik jedoch ist die Information, ob die Isolatorschicht und somit ein Schein-Via vorliegt oder nicht, nicht erschließbar. Prinzipiell ist es zwar durch eine FIB-Untersuchung sowie durch eine eventuell anschließende Materialanalyse möglich, die Isolatorschicht des Schein-Vias zu erkennen. Dazu müssen jedoch alle Vias einer Schaltung mit Hilfe einer solchen aufwändigen FIB-Untersuchung geprüft werden, um feststellen zu können, ob ein betreffendes einzelnes Via eine elektrische Verbindung zwischen zwei Leitbahnen herstellt oder nicht. Solch eine Untersuchung aller Vias ist eine sehr aufwendige und vor allen Dingen langwierige Prozedur, da eine FIB-Untersuchung eines einzelnen Vias für einen geübten Ingenieur bereits rund eine halbe Stunde braucht.
-
Beispielsweise besitzt ein Clockwatchdog, welcher mit 166 Standardzellen eine sehr kleine Schaltung ist, schon ohne Schein-Vias bereits rund 350 Signal-Vias. Schon bei Hinzufügen von Schein-Vias zu einer solchen Schaltung entstünde ein sehr hoher Analyseaufwand im Reverse Engineering. Der Clockwatchdog besitzt jedoch nur drei Leitbahnebenen. Heutige integrierte Schaltungen haben nicht selten über zehn Leitbahnebenen, zwischen welchen ebenfalls Vias die Verbindung herstellen. Schaltungen mit einigen Tausend bis Millionen Standardzellen besitzen dementsprechend eine weit größere Zahl von Vias, welche für die Verdrahtung notwendig sind. Eine Untersuchung aller Vias zur Unterscheidung von Schein-Vias gemäß dem vorliegenden Ausführungsbeispiel ist in diesen Dimensionen praktisch nicht möglich.
-
Nachfolgend wird auf die 4a und 4b parallel Bezug genommen. 4a zeigt schematisch einen ersten Ausschnitt aus einer Leitbahnstruktur 100 mit einer ersten Leitbahn 110 einer ersten Leitbahnebene 115 sowie einer zweiten Leitbahn 120 einer zweiten Leitbahnebene 125. Die Leitbahnen 110, 120 weisen dabei einen metallischen Kern 111, 121 sowie jeweils zwei Leitbahn-Diffusionsbarrierenschichten 112, 113, 122, 123 auf. Die Leitbahnen 110, 120 sind über ein Via 130 elektrisch miteinander verbunden. Das Via 130 erstreckt sich in einer Ausnehmung 131 einer Zwischenebenen-Isolationsschicht 135, typischerweise SiO2. Dabei ist die Ausnehmung mit einem Via-Metall 132 verfüllt. 4b zeigt schematisch einen weiteren Ausschnitt der Leitbahnstruktur 100 mit einem Schein-Via 230, das sich ebenso wie das Via 130 zwischen einer Leitbahn 210 der ersten Leitbahnebene 115 und einer Leitbahn 220 der zweiten Leitbahnebene 125 erstreckt. Das Schein-Via 230 ist in einer zweiten Ausnehmung 231 der Zwischenebenen-Isolationsschicht 135 angeordnet. Das Schein-Via 230 in der zweiten Ausnehmung 231 weist neben einem Via-Metall 232, hier Aluminium-Kupfer, eine Isolatorschicht 240 sowie eine Diffusionsbarrierenschicht 250 für das Via-Metall. Die Isolatorschicht 240 verhindert eine elektrische Verbindung zwischen der ersten Leitbahn 110 und der zweiten Leitbahn 120. Die Leitbahn-Diffusionsbarrienschicht 212 bildet hier eine Diffusionsbarriere für das Metall 211 der Leitbahn 210. Das Schein-Via ist mit Verfahren der optischen Mikroskopie nicht von einem Via 130 unterscheidbar. Im Falle eines Reverse Engineering-Prozesses wird somit eine elektrische Verbindung zwischen der ersten Leitbahn 210 und der zweiten Leitbahn 220 suggeriert, ohne dass eine solche elektrische Verbindung besteht. In der Analyse der Leitbahnstruktur führt dies zu falschen Ergebnissen und somit dazu, dass der eigentliche Aufbau der Leitbahnstruktur nicht reproduziert werden kann. In der gezeigten Ausführungsform hat die Isolatorschicht 240 eine Schichtdicke von 58 nm. Sie besteht in der gezeigten Ausführungsform aus Siliziumnitrid. Das Material der Diffusionsbarrierenschicht 250 sowie der Leitbahn-Diffusionsbarrierenschichten 112, 113, 122, 123 ist vorliegend Titannitrid.
-
5 zeigt schematisch einen Ausschnitt aus einer weiteren Ausführungsform einer Leitbahnstruktur 300. Hier ist ein Schein-Via 330 dargestellt, bei dem die Isolatorschicht 340 nicht direkt angrenzend an eine Leitbahnebene 315, 325, sondern mittig in der Höhe der Zwischenebenen-Isolationsschicht 335 angeordnet ist. Zwischen den Leitbahnen 310, 320 und der Isolatorschicht 340 ist die Ausnehmung 331 mit Via-Metall 332 verfüllt. Die Isolatorschicht 340 bildet in diesem Ausführungsbeispiel zugleich eine Diffusionsbarriere für das Via-Metall 332. Diese Ausführungsform der Isolatorschicht 340 kann auch in der in 4 gezeigten Leitbahnstruktur verwendet werden. Diese Ausführungsform hat gegenüber Ausführungsformen, bei denen die Isolatorschicht unmittelbar angrenzend an eine Leitbahnebene angeordnet ist, den Vorteil, dass insbesondere bei der Entfernung der Zwischenebenen-Isolationsschicht im Rahmen des Reverse Engineering-Prozesses sichergestellt ist, dass durch das Abtragen der Zwischenebenen-Isolationsschicht auch die Isolatorschicht vollständig entfernt wird und damit keinerlei Rückschlüsse mehr auf ihr Vorhandensein gezogen werden können. Hingegen sind Isolatorschichten, die angrenzend an die Leitbahnebene integriert werden, leichter in einen Herstellungsprozess zu integrieren, da hier die Verfüllung der Ausnehmung in einem Schritt erfolgen kann.
-
6 zeigt eine Ausführungsform einer integrierten Schaltung gemäß dem Stand der Technik in 6a und im Vergleich dazu eine integrierte Schaltung gemäß der Erfindung in 6b. Die Beispielschaltung gemäß dem Stand der Technik in 6a zeigt drei Standardzellen 401, 402, 403 einer Bauelementschicht 470, die über eine Leitbahnstruktur 475 miteinander verschaltet sind. Im Vergleich zur in 6a dargestellten Beispielschaltung besitzt die integrierte Schaltung gemäß der Erfindung eine zusätzliche Scheinstandardzelle 510, in der Bauelementschicht 570, die über die Leitbahnstruktur 575 mit den weiteren Standardzellen 501, 502, 503 verbunden ist. Die Scheinstandardzelle 510 hat zum einen den Standardausgang 561 der Schaltung als Eingang und einen Input der Schaltung 562 als weiteren Eingang. Weitere Eingänge, beispielsweise von zusätzlichen Scheinstandardzellen sind möglich. Der zweite Eingang 562 ist durch eine Isolatorschicht 540 elektrisch getrennt und hat somit keinen Einfluss auf die Schaltvorgänge der Scheinstandardzelle. Der Ausgang 563 der Scheinstandardzelle 510 gibt somit das Signal des Standardausgangs 561 der Schaltung unverändert weiter. Die Schaltung behält damit ihre designspezifische Funktion. Bei einem Reverse Engineering würde das Signal durch den zweiten Eingang, der dann elektrisch mit der Scheinstandardzelle 510 verbunden wäre, beeinflusst und würde ein abweichendes Schaltungsverhalten verursachen. Es steht dem Designer der Schaltung dabei offen, ein beliebiges Signal der Schaltung für die Manipulation auszuwählen, sodass dieser mit Kenntnis der Schaltungsfunktion ein geeignetes Signal für den Zweck des Schutzes auswählen kann.
