DE102006039877B4 - Chip mit einer vertikalen Dummy-Kontakt-Struktur - Google Patents

Chip mit einer vertikalen Dummy-Kontakt-Struktur Download PDF

Info

Publication number
DE102006039877B4
DE102006039877B4 DE102006039877A DE102006039877A DE102006039877B4 DE 102006039877 B4 DE102006039877 B4 DE 102006039877B4 DE 102006039877 A DE102006039877 A DE 102006039877A DE 102006039877 A DE102006039877 A DE 102006039877A DE 102006039877 B4 DE102006039877 B4 DE 102006039877B4
Authority
DE
Germany
Prior art keywords
contact structure
vertical
track
active area
dummy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102006039877A
Other languages
English (en)
Other versions
DE102006039877A1 (de
Inventor
Michael Sommer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102006039877A priority Critical patent/DE102006039877B4/de
Priority to US11/845,338 priority patent/US7939946B2/en
Publication of DE102006039877A1 publication Critical patent/DE102006039877A1/de
Application granted granted Critical
Publication of DE102006039877B4 publication Critical patent/DE102006039877B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/57—Protection from inspection, reverse engineering or tampering
    • H01L23/573—Protection from inspection, reverse engineering or tampering using passive means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

Chip mit einer Chipebene, mit folgenden Merkmalen:
einem Funktionsbereich (103, 105, 111, 115), der folgende Merkmale aufweist:
einen ersten aktiven Bereich (103) und einen zweiten aktiven Bereich (105), der von dem ersten aktiven Bereich (103) beabstandet ist;
eine erste Leiterbahn (111), die den ersten (103) und den zweiten aktiven Bereich (105) kreuzt, wobei zwischen dem ersten aktiven Bereich (103) und/oder dem zweiten aktiven Bereich (105) und der ersten Leiterbahn (111) eine erste isolierende Schicht (107, 109) angeordnet ist; und
eine zweite Leiterbahn (115), die über der ersten Leiterbahn (111) angeordnet ist, wobei eine zweite isolierende Schicht (113) zwischen der zweiten Leiterbahn (115) und der ersten Leiterbahn (111) angeordnet ist;
wobei ein Verhältnis einer vertikalen Dicke der zweiten isolierenden Schicht (113) zu einer vertikalen Dicke der ersten Leiterbahn (111) in einem Bereich unterhalb 0,5 liegt und die erste isolierende Schicht eine Gate-Oxid-Schicht ist,
einer Mehrzahl...

Description

  • Hintergrund
  • Die vorliegende Erfindung bezieht sich auf einen Chip mit einer vertikalen Kontakt-Struktur zum Kontaktieren eines Funktionsbereichs in dem Chip.
  • An Chips bzw. ChipCards (ChipCard Chipkarte), werden hohe Anforderungen bezüglich der Datensicherheit und ihrer programmierten Funktionsweise gestellt. Beispiele für Chipkarten sind hierbei die sog. „Pay-TV”-Karte (Pay-TV-Karte = Bezahl-Fernseh-Karte), die Geldkarte oder die Kreditkarte, die jedoch nur exemplarisch für eine Vielzahl weiterer Karten stehen. Bei Chipkarten, an die hohe Anforderungen bezüglich der Datensicherheit gestellt werden, ist zu verhindern, dass die Daten einer solchen Karte oder ihre Funktionsweise in irgendeiner Form reproduzierbar sind, so dass zum Beispiel ein Fälscher eine Chipkarte mit ähnlichen bzw. gleichen Merkmalen nicht herstellen kann.
  • Eine Reproduktion einer Karte könnte bei einem Endvertreiber der Karte bzw. Chipkarte erhebliche Verluste verursachen, deren Umfang nicht kalkulierbar ist. Zum Beispiel könnte ein Fälscher bzw. Angreifer eine Telefonkarte dahingehend reproduzieren oder so umarbeiten bzw. in ihrem Design verändern, so dass sich die Telefonkarte von selber wiederaufladen lässt und damit einer Telefongesellschaft, die die Telefonkarten in diesem Design vertreibt, unkalkulierbaren Schaden zufügen.
  • Um eine Chipkarte erfolgreich vermarkten zu können, ist eine entsprechende Zertifizierung der Karte bzw. des Designs des Chips auf der Chipkarte erforderlich. Eine möglichst hochwertige Zertifizierung einer Karte ist dabei z. B. für einen Hersteller der Karte ein wesentliches Unterscheidungsmerkmal, um sich von seiner Konkurrenz zu differenzieren. Dabei ist es für die Hersteller der Karte von entscheidender Bedeutung, dass ein Design einer Chipkarte trotz der vielfältigen technischen Möglichkeiten bzw. der umfangreichen technischen Mittel, mit denen die Karte angegriffen werden kann, so ausgeführt ist, dass die Chipkarte dennoch maximal gegen Angriffe auf sie geschützt ist. Hierbei gilt, dass je vielfältiger die in einem Design einer Chipkarte implementierten Schutzmechanismen sind, umso wettbewerbsfähiger sich die Chipkarte z. B. bei den Kartenbetreibern vermarkten lässt.
  • Ein wichtiger Schutzmechanismus ist dabei auf einer Karte gegen Angriffe auf die Hardware selbst bzw. sog. „Invasive Attacks” (Invasive Attack = eindringender Angriff) vorzusehen. Bei einer invasiven Attacke wird ein Baustein bzw. Chip geöffnet, um Informationen über dessen Aufbau, seine Architektur oder die implementierten Schaltungen bzw. das Design zu erlangen. Darüber hinaus wird eine invasive Attacke ausgeführt, um Informationen über die Funktionen des Chips, wie z. B. einen implementierten Verschlüsselungsalgorithmus, oder über Daten, die z. B. kundenspezifisch sein können und in einem ROM (ROM Read-Only-Memory = Nur-Lese-Speicher) hinterlegt sein können, zu erlangen. Dabei haben sich sogar eine Reihe von Firmen auf ein sog. Reverse Engineering (Reverse Engineering = Nachbauen) spezialisiert. Mittels des Reverse Engineerings wird z. B. ein Chip basierend auf den Informationen, die aus einer invasiven Attacke gewonnen wurden, von einer Fremdfirma nachgebaut.
  • Bei der invasiven Attacke wird z. B. ein Baustein systematisch abgeschliffen, eine Modifikation der in einem Chip implementierten Schaltung vollzogen oder eine Spannungs- oder Signalmessung durchgeführt. Für eine invasive Attacke kann dabei eine Reihe von Werkzeugen, wie z. B. EBEAMs (EBEAM = Elementarbeschleuniger), die z. B. in Elektronenmikroskopen Verwendung finden, FIBs (FIB = Focus Ion Beam = konzentrierter Ionenbeschleuniger) oder AFMs (AFM = Atomic Force Microscope = Rasterkraftmikroskop), verwendet werden, wobei die genannten Werkzeuge nur beispielhaft für eine Vielzahl von Tools bzw. Werkzeugen stehen, die zur Durchführung einer invasiven Attacke eingesetzt werden.
  • Im Rahmen der invasiven Attacke werden flächendeckend über die gesamte Chipfläche Aufnahmen von einem Baustein gemacht, wobei häufig jede Metallebene und Transistorebene in einer Aufnahme festgehalten wird. Wenn die so gemachten Bilder anschließend wieder übereinandergelegt werden bzw. die vertikale Struktur des untersuchten Bausteins mittels der Aufnahmen der verschiedenen Ebenen rekonstruiert wird, lässt sich damit ein Schaltplan eines Chips extrahieren bzw. anfertigen. Mittels einfacher Annahmen hinsichtlich des Prozesses und einem anschließenden Ermitteln der Abmessungen der einzelnen Bauelemente, wie z. B. der Transistoren, lassen sich dabei Simulationsmodelle der einzelnen Bauelemente erstellen, mit Hilfe derer der Chip bzw. die Funktionsweise des Chips simuliert bzw. nachgebaut werden kann. Ein derartiger Nachbau ermöglicht einem Fälscher eine Kopie bzw. eine Modifikation eines auf Datensicherheit ausgerichteten Chips und damit einer auf Datensicherheit ausgerichteten Chipkarte zu erstellen, und damit einem Endvertreiber z. B. riesige unkalkulierbare Verluste zuzufügen. Daher ist ein Nachbauen eines Chips unter Zuhilfenahme einer invasiven Attacke zu erschweren, besser noch zu verhindern bzw. unmöglich zu machen.
  • Die DE 103 35 813 A1 umfasst einen IC-Chip mit Nano-Wires in einem ROM-Speicherzellenfeld, wobei bestimmte Nano-Wires dielektrische Bereiche umfassen, welche einen solchen Nano-Wire zu einer Attrappe machen, während die anderen Nano-Wires pn-Übergänge haben, die dann, wenn sie in Flussrichtung gepolt werden, eine Kontaktierung darstellen.
  • Die DE 197 13 173 C2 offenbart einen ROM-Speicher, bei dem drei Leitungsbahnebenen vorgesehen sind. Insbesondere sind auch Kontaktlöcher vorgesehen, wobei in einem Kontaktloch ein Tunneloxid aufgebracht wird, und der darüberliegende Platz mit einem aus Wolfram oder Aluminium bestehenden VIA-Plug gefüllt wird. Eine Kontaktierung zwischen zwei Leiterbahnen findet über ein Kontaktloch, das mit Metall gefüllt ist, über das Tunneloxid statt. Dort wo kein Kontakt sein soll, wird auch kein Kontaktloch erzeugt.
  • Die EP 1 193 758 A1 offenbart wahre Kontakte und falsche Kontakte, wobei die falschen Kontakte nicht ganz bis zu einem zu kontaktierenden Bereich ausgeführt sind, sondern in einer Isolationsschicht enden und daher keinen Kontakt darstellen.
  • Die DE 102 21 657 A1 offenbart eine Informationsmatrix, die aus ersten und zweiten Leitungsstrukturen besteht, die an ihren Kreuzungspunkten Verbindungselemente aufweist. Diese Verbindungselemente können leitend bzw. nicht-leitend ausgebildet sein.
  • Die Aufgabe der vorliegenden Erfindung besteht darin, einen gegen Angriffe geschützten Chip zu schaffen.
  • Diese Aufgabe wird durch einen Chip gemäß Patentanspruch 1 gelöst.
  • Ein Chip mit einer Chipebene umfasst einen Funktionsbereich, eine bezüglich der Chipebene vertikale Kontaktstruktur zum Kontaktieren des Funktionsbereichs, die ein leitfähiges Material umfasst, das eine vorbestimmte Länge hat, und eine vertikale Dummykontakt-Struktur, wobei die vertikale Dummykontakt-Struktur sich vertikal in den Funktionsbereich erstreckt und ein elektrisch leitfähiges Material und eine Isolationsschicht aufweist, und die Isolationsschicht so ausgebildet ist, dass ein Stromfluss von einem oberen Ende der Dummykontakt-Struktur zu dem Funktionsbereich unterbunden ist.
  • Figurenkurzbeschreibung
  • Nachfolgend werden Ausführungsbeispiele der vorliegenden Erfindung, bezugnehmend auf die beiliegenden Zeichnungen näher erläutert. Es zeigen:
  • 1 eine Gegenüberstellung einer vertikalen Dummykontakt-Struktur und einer vertikalen Kontakt-Struktur in einem Chip gemäß einem Ausführungsbeispiel der vorliegenden Erfindung;
  • 2 eine schematische Ansicht einer Implementierung eines Transistors, die dazu dient, die Funktionsweise eines Transistors auf einem Chip gemäß einem Ausführungsbeispiel der vorliegenden Erfindung zu erläutern;
  • 3A eine schematische Ansicht eines Transistors auf einem Chip gemäß einem Ausführungsbeispiel der vorliegenden Erfindung, wobei der Transistor eine Direktkontaktierung auf einer unteren Poly-Schicht aufweist;
  • 3B eine Draufsicht von unten auf den strukturellen Aufbau des Transistors aus 3A;
  • 4 eine schematische Ansicht eines Transistors auf einem Chip zur Erläuterung der Funktionsweise des Transistors in 3A;
  • 5 eine schematische Ansicht eines Transistors auf einem Chip gemäß einem Ausführungsbeispiel der vorliegenden Erfindung, wobei der Transistor mittels einer Durchkontaktierung von einer oberen Polysilizium-Schicht kontaktiert wird;
  • 6 eine schematische Ansicht eines Transistors auf einem Chip gemäß einem Ausführungsbeispiel der vorliegenden Erfindung, wobei der Transistor ebenfalls über eine Durchkontaktierung von einer oberen Polysilizium-Schicht kontaktiert wird;
  • 7 eine schematische Ansicht eines Transistors auf einem Chip gemäß einem Ausführungsbeispiel der vorliegenden Erfindung, wobei bei dem Transistor eine Steuerelektrode über einen aktiven Bereich der Transistor-Struktur kontaktiert wird;
  • 8 eine schematische Ansicht einer Transistor-Struktur auf einem Chip gemäß einem Ausführungsbeispiel der vorliegenden Erfindung, wobei die Transistor-Struktur zur Implementierung eines Ohmschen Widerstands eingesetzt wird;
  • 9 eine schematische Ansicht einer Transistor-Struktur auf einem Chip gemäß einem Ausführungsbeispiel der vorliegenden Erfindung, die zur Implementierung eines Ohmschen Widerstands mit einer gegenläufigen Stromführung in zwei übereinander angeordneten Leiterbahnen dient; und
  • 10 eine schematische Ansicht einer Implementierung eines Kondensators mittels einer Transistor-Struktur auf einem Chip gemäß einem Ausführungsbeispiel der vorliegenden Erfindung.
  • Detaillierte Beschreibung der Ausführungsbeispiele
  • 1 erläutert anhand einer Prinzipskizze einen Vergleich einer vertikalen Dummykontakt-Struktur mit zwei vertikalen Kontakt-Strukturen, die auf einem Chip gemäß einem Ausführungsbeispiel der vorliegenden Erfindung eingesetzt werden, um einen in der 1 nicht gezeigten Funktionsbereich in dem Chip zu kontaktieren. Eine in der 1 gezeigte Kontakt-Struktur-Anordnung 11 weist eine erste vertikale Kontakt-Struktur 13 mit einer ersten Kontakt-Struktur-Länge L13, eine zweite vertikale Kontakt-Struktur 15 mit einer zweiten Kontakt-Struktur-Länge L15 und eine Dummykontakt-Struktur 17 mit einer Dummykontakt-Struktur-Länge L17 auf.
  • Die erste vertikale Kontakt-Struktur 13 erstreckt sich von einem oberen Ende 13A der ersten vertikalen Kontakt-Struktur 13 bis zu einem unteren Ende 13B der ersten vertikalen Kontakt-Struktur 13, während sich die zweite vertikale Kontakt-Struktur 15 von einem oberen Ende 15A bis zu einem unteren Ende 15B der zweiten Kontakt-Struktur 15 erstreckt. Die erste Kontaktstruktur 13 weist dabei auf einem Weg von dem oberen Ende 13A bis zu dem unteren Ende 13B entlang der gesamten Länge L13 der Kontakt-Struktur 13 ein leitfähiges Material auf, so dass die erste vertikale Kontaktstruktur 13 eingesetzt werden kann, um das obere Ende 13A mit einem nicht gezeigten Funktionsbereich in dem Chip gemäß einem Ausführungsbeispiel der vorliegenden Erfindung elektrisch zu verbinden, wobei der Funktionsbereich des Chips an das untere Ende 13B angrenzt. Selbiges gilt auch für die zweite Kontakt-Struktur 15, die auf einem Weg von dem oberen Ende 15A bis zu dem unteren Ende 15B auf der gesamten zweiten Kontakt-Struktur-Länge L15 ein leitfähiges Material aufweist, so dass auch die zweite vertikale Kontakt-Struktur 15 eine leitende Verbindung erzeugen kann zwischen dem oberen Ende 15A und dem Funktionsbereich, der an das untere Ende 15B angrenzt.
  • Die Dummykontakt-Struktur 17 weist einen oberen Kontaktbereich 17a, eine Isolationsschicht 17b und einen unteren Kontaktbereich 17c auf, wobei die Isolationsschicht 17b an den oberen Kontaktbereich 17a und an den unteren Kontaktbereich 17c angrenzt und zwischen diesen angeordnet ist. Der obere Kontaktbereich 17a weist eine Dicke t17a bzw. eine vertikale Ausdehnung t17a auf, während die Isolationsschicht 17b durch eine Dicke t17b bzw. eine vertikale Ausdehnung t17b charakterisiert ist. Der untere Kontaktbereich 17c hat eine Dicke t17c, die einer vertikalen Ausdehnung t17c des unteren Kontaktbereichs entspricht.
  • Die Isolationsschicht 17b dient in der Dummykontakt-Struktur 17 dazu, den oberen Kontaktbereich 17a, der ein leitfähiges Material aufweist, von dem unteren Kontaktbereich 17c, der ebenfalls ein leitfähiges Material aufweist, elektrisch zu trennen, so dass ein Stromfluss von einem oberen Ende 17A der Dummykontakt-Struktur 17 zu einem unteren Ende 17B der Dummykontakt-Struktur 17, an die der nicht gezeigte Funktionsbereich des Chips angrenzt, unterbunden ist.
  • Vorteilhaft ist an der Kontakt-Struktur-Anordnung 11 auf einem Chip gemäß einem Ausführungsbeispiel der vorliegenden Erfindung, dass ein Angreifer, der eine invasive Attacke durchführt, und eine Aufnahme der Kontakt-Struktur-Anordnung an den oberen Enden 13A, 15A, 17A macht, anhand dieser Aufnahme nicht erkennen kann, über welche Kontakt-Strukturen 13, 15, 17 der Funktionsbereich des Chips kontaktiert ist, und über welche Kontakt-Strukturen der Funktionsbereich des Chips nicht kontaktiert ist. Denn die Isolationsschicht 17b in der Dummykontakt-Struktur 17 ist in der Aufnahme bzw. dem Foto von oben auf die Kontakt-Strukturen 13, 15, 17 nicht zu erkennen. Somit würde ein Angreifer, der eine invasive Attacke ausführt, annehmen, falls er z. B. nicht weiß, dass auf dem untersuchten Chip die Dummykontakt-Struktur 17 angeordnet ist, dass sämtliche Kontakt-Strukturen 13, 15, 17 dazu dienen, jeweils die oberen Enden 13A, 15A, 17A über die unteren Enden 13B, 15B, 17B mit dem Funktionsbereich in dem Chip elektrisch zu verbinden.
  • Wenn der Angreifer dann basierend auf der Aufnahme der oberen Enden 13A, 15A, 17A Rückschlüsse auf eine Funktionalität einer in dem Chip implementierten Schaltung zieht, und versucht, deren Funktion z. B. in einer Simulation nachzuvollziehen, so würde er dabei zu falschen Ergebnissen bzw. Rückschlüssen kommen. Somit erschwert bzw. verhindert die Anordnung der Dummykontakt-Struktur 17 in der Kontakt-Struktur-Anordnung 11 eine Analyse der Funktionalität der auf dem Chip implementierten Schaltung und erschwert bzw. verhindert damit einen Nachbau des Chips gemäß einem Ausführungsbeispiel der vorliegenden Erfindung mit der Kontakt-Struktur-Anordnung 11.
  • Die Isolationsschicht 17b ist dabei z. B. während einem Verfahrensschritt, bei dem eine hier nicht gezeigte sich horizontal erstreckende Schicht aus einem isolierenden Material in dem Chip erzeugt worden ist, durch ein Strukturieren der Schicht mit dem isolierend Material gebildet worden. Dadurch entfällt dann bei der Herstellung des Chips ein weiterer Verfahrensschritt, der dazu dienen würde, ausschließlich die Isolationsschicht 17b herzustellen.
  • Die Isolationsschicht 17b kann damit z. B. identisch zu einem Isolationsmaterial zwischen zwei verschiedenen Metallebenen auf dem Chip ausgeführt sein, wobei hier z. B. bei einem Chip gemäß einem Ausführungsbeispiel der vorliegenden Erfindung die Isolationsmaterialien PSG (PSG = Phosphor-Silikat-Glas), BPSG (BPSG = Bor-Phosphor-Silikat-Glas) oder TEOS (TEOS = Tetra-Ethyl-Ortho-Silikat), die als Isolationsmaterial zwischen den Metallebenen auf dem Chip eingesetzt werden, Anwendung finden. Weiterhin können aber auch zu den oben genannten Isolationsmaterialien chemisch ähnlich aufgebaute Materiale verwendet werden.
  • Besonders vorteilhaft ist bei einem Chip gemäß einem Ausführungsbeispiel der vorliegenden Erfindung, bei dem die Isolationsschicht 17b bzw. das Interface-Lager (Interface-Layer = Schnittstellen-Schicht) aus den genannten Isolationsmaterialien ausgeführt ist, dass diese Isolationsmaterialien sehr leicht ätzbar sind, so dass ein selektives Ätzen, bei dem die Isolationsschicht als Fehlstelle verbleiben würde und damit in einer Aufnahme von oben auf den Chip erkennbar wäre, erschwert ist. Somit ist ein Erkennen eines Unterschieds zwischen den vertikalen Kontakt-Strukturen 13, 15 und der Dummykontakt-Struktur 17 für einen Angreifer, der eine invasive Attacke durchführt, erschwert bzw. unmöglich. Eine Draufsicht auf den geöffneten Chip selbst nach einem selektiven Ätzen führt damit wiederum nur zu einer Täuschung des Angreifers, der eine invasive Attacke durchführt, und erschwert ihm zugleich Informationen über den Schaltungsaufbau zu erlangen.
  • Besonders vorteilhaft ist der Einsatz der Dummykontakt-Strukturen 17, bei einem Chip, gemäß einem Ausführungsbeispiel der vorliegenden Erfindung, wenn die Dummykontakte bzw. nicht-genutzten bzw. falschen Kontakte in einer Art eines modifizierten Place und Route-Algorithmusses (Place and Route-Algorithmus = Platziere- und Verbinde-Algorithmus) nach dem Zufallsprinzip miteinander verbunden werden. Ähnlich einer Erzeugung von Füllstrukturen werden dabei die Dummykontakt-Strukturen 17 mit für einen Angreifer verwirrenden Dummy-Signalen nach dem Zufallsprinzip bzw. stochastisch verbunden. Dies erschwert einem Angreifer eine Analyse bzw. einen Nachbau des Chips gemäß einem Ausführungsbeispiel der vorliegenden Erfindung, auf dem die vertikalen Dummykontakt-Strukturen 17 zusammen mit den vertikalen Kontakt-Strukturen 13, 15 angeordnet sind.
  • Bei einem Chip gemäß einem Ausführungsbeispiel der vorliegenden Erfindung ist die Dicke t17b vorteilhafterweise klein im Verhältnis zu der Länge L15 der vertikalen Kontakt-Struktur 15, wobei ein Verhältnis der Dicke t17b der Isolationsschicht zu der Länge L15 der Kontakt-Struktur 15 sogar z. B. kleiner als 0,5 ist bei einem Chip gemäß einem Ausführungsbeispiel der vorliegenden Erfindung oder sogar bei einem Chip gemäß einem weiteren Ausführungsbeispiel der vorliegenden Erfindung kleiner als 0,2 ist. Um dem Angreifer, der eine invasive Attacke durchführt, ein Erkennen der vertikalen Dummykontakt-Struktur 17 zusätzlich zu erschweren, ist es vorteilhaft bei dem Chip gemäß einem Ausführungsbeispiel der vorliegenden Erfindung die Abmessungen bzw. Dimensionen der Dummykontakt-Struktur 17 so festzulegen, dass eine Dimension der Dummykontakt-Struktur innerhalb einer Abweichung von 10% gleich der Abmessung bzw. Dimension der vertikalen Kontakt-Struktur 13, 15 ist.
  • Vorteilhafterweise lässt sich bei einem Chip gemäß einem Ausführungsbeispiel der vorliegenden Erfindung die in 1 erläuterte Kontakt-Struktur-Anordnung 11 mit einer Reihe weiterer Maßnahmen zur Abwehr einer invasiven Attacke kombinieren. Eine dieser weiteren Maßnahmen ist, die Schaltung bei dem Chip gemäß einem Ausführungsbeispiel der vorliegenden Erfindung in einer Technologie der kleinsten Feature Size (Feature Size = Strukturgröße) zu implementieren, so dass ein Aufnehmen von Strukturbildern erschwert wird. Eine weitere Maßnahme, die in Kombination mit der Kontakt-Struktur-Anordnung 11 bei dem Chip gemäß einem Ausführungsbeispiel der vorliegenden Erfindung angewendet werden kann, ist ein sog. Active Shielding (Active Shielding = aktive Abschirmung). Bei einem Active Shielding ist auf dem Chip eine Metallebene implementiert, nach deren Beschädigung bzw. Zerstörung der Chip nicht mehr in seiner spezifizierten Funktionalität betrieben werden kann. Wenn ein Angreifer dabei im Rahmen einer invasiven Attacke diese Metallebene z. B. bei einem Ätzen oder Schleifen angreift, so ist der Chip nicht mehr gemäß seiner spezifizierten Funktionalität betreibbar, so dass der Angreifer keine Rückschlüsse mehr auf die Funktionalität ziehen kann.
  • Eine weitere Maßnahme, die in Kombination mit der in 1 gezeigten Kontakt-Struktur-Anordnung 11 eine Analyse der Funktionalität des Chips erschwert, liegt in einer Verschlüsselung der auf den Datenbusen auf dem Chip übermittelten Daten bzw. einem Übertragen oder Senden von sog. Dummy-Daten auf solchen Bussen, sodass ein Angreifer, der einen solchen Datenbus mit einer Messelektrode bzw. Kontaktelektrode kontaktiert, keine Daten erfassen bzw. messen kann, die ihm Rückschlüsse auf die Funktionalität des Chips ermöglichen. Vorteilhaft ist dabei zusätzlich, die auf dem Chip gemäß einem Ausführungsbeispiel der vorliegenden Erfindung angeordneten Datenleitungen dahingehend zu überprüfen, ob von außen, wie z. B. über die Messelektroden oder Kontaktelektroden, Daten auf den Datenleitungen bzw. dem Bus eingeprägt wurden.
  • Anders ausgedrückt werden dabei die Datenleitungen bzw. die auf ihnen transportierten Daten auf ihre zufällige Verteilung hin überprüft, um ein Einprägen von Daten auf dem Bus von außen zu unterbinden. Somit entfällt für einen Angreifer die Möglichkeit mittels Messelektroden zu verifizieren, ob es sich bei der mit der Messelektrode elektrisch verbundenen Kontakt-Struktur um eine vertikale Kontakt-Struktur zum Kontaktieren des Funktionsbereichs oder um eine Dummykontakt-Struktur handelt.
  • Dabei sind die hier aufgeführten Maßnahmen nur beispielhaft für eine Reihe weiterer Maßnahmen, die z. B. bei einem Chip gemäß einem Ausführungsbeispiel der vorliegenden Erfindung neben der in 1 gezeigten Kontakt-Struktur-Anordnung 11 implementiert sind. So sind z. B. in einem Smartcard-Controller (Smartcard-Controller = Chip-Karten-Steuereinheit) auf einem Chip gemäß einem Ausführungsbeispiel der vorliegenden Erfindung fünfzig weitere Sicherheitsvorkehrungen realisiert.
  • Zur Erläuterung der Funktionsweise der in 1 gezeigten Kontakt-Struktur-Anordnung 11 bei einem Chip gemäß einem Ausführungsbeispiel der vorliegenden Erfindung ist in 2 in einer schematischen Ansicht ein Aufbau einer Transistor-Struktur 50 ohne eine Dummykontakt-Struktur gezeigt. Bei der Transistor-Struktur 50 ist auf einem Substrat 51 ein aktiver Bereich 53 angeordnet, auf dem wiederum ein Gate-Oxid 55 angeordnet ist. Oberhalb des Gate-Oxids 55 ist eine Gateelektrode bzw. Gate-Leiterbahn 57 angeordnet.
  • Auf dem aktiven Bereich 53 sind ein erster vertikaler Anschlusskontakt 59 und ein zweiter vertikaler Anschlusskontakt 61 angeordnet, die mit dem aktiven Bereich 53 elektrisch verbunden sind, und sich von dem aktiven Bereich nach oben erstrecken, wobei zwischen dem ersten vertikalen Anschlusskontakt 59 und dem zweiten vertikalen Anschlusskontakt 61 die Gateelektrode 57 angeordnet ist. Ein vertikaler Steuerkontakt 63 ist auf der Gateelektrode 57 angeordnet und dient zur Kontaktierung der Gateelektrode 57. Die Transistor-Struktur 50 ist dabei mittels eines sog. STI (STI = Shallow-Trench-Isolation = Grabenisolation) von dem Substrat 51 elektrisch getrennt bzw. isoliert. Die STI ist hierbei so zwischen dem aktiven Bereich 53, dem Gate-Oxid 55, der Gateelektrode 57 und den Kontakten 61, 63 einerseits und dem Substrat 51 andererseits angeordnet, dass kein Stromfluss durch das Substrat 51 hindurch möglich ist.
  • Bei der Transistor-Struktur 50 wird über den mit der Gateelektrode 57 leitend verbundenen Steuerkontakt 63 ein Potential an der Gateelektrode eingestellt. Das Potential an der Gateelektrode 57 dient dazu, ein elektrisches Feld in dem aktiven Bereich 53 unterhalb der Gateelektrode 57 bzw. in einem Kanalbereich des so ausgeführten Feldeffekttransistors zu beeinflussen und damit einen Stromfluss zwischen den Anschlusskontakten 59, 61 zu steuern.
  • Wenn nun einer der Kontakte 59, 61, 63 durch die in 1 gezeigte vertikale Dummykontakt-Struktur 17 ersetzt ist, so ist dieser Unterschied zu der in 2 gezeigten Transistor-Struktur 50 für einen Angreifer, der eine Aufnahme von oben auf die Transistor-Struktur 50 erstellt, nicht erkennbar. Zugleich wird aber durch das Ersetzen einer Kontakt-Struktur durch eine Dummykontakt-Struktur die Funktionalität der Transistor-Struktur 50 verändert, so dass die Transistor-Struktur nicht mehr in ihrer ursprünglich spezifizierten Funktionalität betreibbar ist. Denn, wenn die Anschlusskontakte 59, 61 durch die Dummykontakt-Struktur 17 ersetzt sind, ist ein Stromfluss in dem aktiven Bereich 53 unterbunden, oder wenn der vertikale Steuerkontakt 63 durch die Dummykontakt-Struktur 17 ersetzt ist, kann das Potential an der Gateelektrode nicht mehr hinreichend genau eingestellt werden, um eine Funktionalität für eine mit diesen Abmessungen und Materialien typische Transistor-Struktur zu erzielen.
  • Da der Angreifer jedoch in einer Aufnahme bzw. einem Photo von oben die Dummykontakt-Struktur 17 nicht erkennen kann, zieht er den Rückschluss, dass auf dem Chip gemäß einem Ausführungsbeispiel der vorliegenden Erfindung die in 2 gezeigte Transistor-Struktur 50 implementiert ist. Aufgrund der daraus resultierenden falschen Rückschlüsse führt der Angreifer dann basierend auf den Ergebnissen der invasive Attacke z. B. eine fehlerhafte Simulation durch, wodurch eben ein Nachbau des untersuchten bzw. analysierten Chips erschwert ist.
  • 3A zeigt eine schematische Ansicht eines Transistors 101 auf einem Chip gemäß einem Ausführungsbeispiel der vorliegenden Erfindung. Der Transistor 101 ist auf einem Substrat 102 angeordnet. Auf dem Substrat 102 sind dabei zwei voneinander beabstandete aktive Bereiche 103, 105, nämlich der erste aktive Bereich 103 und der zweite aktive Bereich 105 angeordnet. Die aktiven Bereiche 103 und 105 sind dabei durch eine Ausnehmung zwischen dem ersten aktiven Bereich 103 und dem zweiten aktiven Bereich 105 voneinander getrennt. Oberhalb des ersten aktiven Bereichs 103 ist ein erstes Gate-Oxid 107 angeordnet, das einen Teil des ersten aktiven Bereichs 103 bedeckt, und oberhalb des bzw. auf dem zweiten aktiven Bereich 105 ist ein zweites Gate-Oxid 109 angeordnet, das einen Teil des zweiten aktiven Bereichs 105 bedeckt.
  • Oberhalb der Gate-Oxide 107, 109 ist eine erste Polysilizium-Leiterbahn 111 angeordnet, die die beiden aktiven Bereiche 103, 105 kreuzt, und so gegenüber den beiden aktiven Bereichen 103, 105 positioniert ist, so dass das erste Gate-Oxid 107 und das zweite Gate-Oxid 109 zwischen den aktiven Bereichen 103, 105 und der ersten Polysilizium-Leiterbahn 111 angeordnet sind. Oberhalb der ersten Polysilizium-Leiterbahn 111 ist eine isolierende Schicht 113 gebildet, oberhalb der wiederum eine zweite Polysilizium-Leiterbahn 115 angeordnet ist, so dass die isolierende Schicht 113 zwischen der ersten Polysilizium-Leiterbahn 111 und der zweiten Polysilizium-Leiterbahn 115 positioniert ist. Bei einem Chip gemäß einem Ausführungsbeispiel der vorliegenden Erfindung ist die isolierende Schicht 113 als ONO-Schicht (ONO-Schicht = Oxid-Nitrid-Oxid-Schicht) ausgeführt. Die aktiven Bereiche 103, 105 sind durch die hier nicht dargestellte STI voneinander getrennt.
  • Die aktiven Bereiche 103, 105 untergliedern sich in Teilbereiche 103a–103c, 105a–105c, wobei der erste Teilbereich 103a des aktiven Bereichs 103 in einer Draufsicht von unten, also von dem Substrat 102 aus, die in 3B gezeigt ist, von einem zweiten Teilbereich 103b hervorsteht, der sich mit der ersten Polysiliziumleiterbahn 111 überlappt.
  • Aus der in 3B gezeigten Draufsicht von unten ist außerdem zu erkennen, dass der erste Teilbereich 103a an den zweiten Teilbereich 103b angrenzt und nicht mit der ersten Polysiliziumleiterbahn 111 überlappt. Der dritte Teilbereich 103c ist auf einer dem ersten Teilbereich 103a abgewandten Seite des zweiten Teilbereichs 103b angeordnet, grenzt an den zweiten Teilbereich 103b an und überlappt in der Draufsicht von unten ebenfalls nicht mit der ersten Leiterbahn 111.
  • Der erste Teilbereich 105a des zweiten aktiven Bereichs 105 ist als der Teilbereich des zweiten aktiven Bereichs 105 definiert, in dem der zweite aktive Bereich 105 nicht mit der ersten Polysilizium-Leiterbahn 111 überlappt und ist in der Draufsicht von unten in 3B somit als der Bereich des zweiten aktiven Bereichs 105 definiert, der von dem zweiten Teilbereich 105b des zweiten aktiven Bereichs 105 hervorsteht. Der zweite Teilbereich 105b des zweiten aktiven Bereichs 105 überlappt in der Draufsicht von unten mit der ersten Polysilizium-Leiterbahn 111 und grenzt an den ersten Teilbereich 105a an. Der dritte Teilbereich 105c des zweiten aktiven Bereichs 105 ist auf einer dem ersten Teilbereich 105a abgewandten Seite des zweiten Teilbereichs 105b angeordnet und grenzt an den zweiten Teilbereich 105b an, wobei der dritte Teilbereich 105c des zweiten aktiven Bereichs 105 in der in 3B gezeigten Ansicht nicht mit der ersten Polysilizium-Leiterbahn 111 überlappt.
  • In einer Draufsicht von oben auf die Transistor-Struktur 101 in einer Richtung 117 vertikal zu einer Chipebene, sind die Teilbereiche 103a, 103c, 105a, 105c zu erkennen, während die Teilbereiche 103b, 105b von den Polysilizium-Leiterbahnen 111, 115 überdeckt werden. Die Richtung 117 der Draufsicht ist dabei so definiert, dass sie einer Frontalansicht auf eine dem Transistor 101 zugewandte Oberfläche des Substrats 102 entspricht oder anders ausgedrückt einer Blickrichtung von oben auf den in 3A gezeigten Transistor 101 entspricht.
  • Die erste Polysilizium-Leiterbahn 111 untergliedert sich in drei Teilbereiche 111a–c, wie in 3A gezeigt ist, von denen der erste Teilbereich 111a der Bereich ist, in dem die Leiterbahn 111 von einem zweiten Teilbereich 111b, der mit der zweiten Polysiliziumleiterbahn 115 überlappt, in der Draufsicht in der Richtung 117 vertikal zu der Chipebene hervorsteht, und somit nicht mit der zweiten Polysiliziumleiterbahn überlappt. Der erste Teilbereich 111a grenzt dabei an den zweiten Teilbereich 111b an. Der dritte Teilbereich 111c der ersten Polysilizium-Leiterbahn 111 grenzt an den zweiten Teilbereich 111b der ersten Polysilizium-Leiterbahn 111 an, und ist dadurch definiert, dass der dritte Teilbereich 111c der Teilbereich er ersten Polysilizium-Leiterbahn 111 ist, der in der Draufsicht in der vertikalen Richtung 117 von der zweiten Polysiliziumleiterbahn 115 hervorsteht, so dass der dritte Teilbereich 111c der ersten Polysiliziumleiterbahn 111 in der Draufsicht in der Richtung 117 vertikal zu der Chipebene nicht mit der zweiten Polysilizium-Leiterbahn 115 überlappt.
  • Genauer gesagt, könnte man sogar von einer Unterteilung der ersten Polysilizium-Leiterbahn 111 in sieben Teilbereiche bzw. Abschnitte sprechen, von denen ein erster Abschnitt dem ersten Teilbereich 111a entspricht, ein zweiter Abschnitt an den ersten Abschnitt angrenzt, mit der zweiten Polysilizium-Leiterbahn 115 überlappt und nicht mit dem zweiten Gate-Oxid 109 überlappt, und ein dritter Abschnitt mit dem zweiten Gate-Oxid 109 überlappt. Ein vierter Abschnitt der ersten Polysilizium-Leiterbahn 111 ist dann zwischen dem dritten Abschnitt und einem fünften Abschnitt angeordnet, wobei der fünfte Abschnitt der ersten Polysilizium-Leiterbahn 111 mit dem ersten Gate-Oxid 107 überlappt, während ein sechster Abschnitt der ersten Polysilizium-Leiterbahn 111 zwischen dem fünften Abschnitt und einem siebten Abschnitt der ersten Polysilizium-Leiterbahn angeordnet ist, wobei der siebte Abschnitt dem dritten Teilbereich 111c entspricht.
  • Auf der ersten Polysilizium-Leiterbahn 111 ist eine untere vertikale Leiterbahn-Kontakt-Struktur 119 angeordnet, die sich so in der Richtung 117 vertikal zu der Chipebene erstreckt, dass sie an den dritten Teilbereich 111c der ersten Polysilizium-Leiterbahn 111 angrenzt und diesen kontaktiert. Auf dem ersten Teilbereich 103a des ersten aktiven Bereichs 103 ist eine erste vertikale Kontakt-Struktur 121 angeordnet, die sich von oben in der Richtung 117 vertikal zu der Chipebene nach unten zu dem ersten Teilbereich 103a des ersten aktiven Bereichs 103 erstreckt und diesen kontaktiert. Auf dem dritten Teilbereich 103c des ersten aktiven Bereichs 103 ist eine zweite vertikale Kontakt-Struktur 123 angeordnet, die sich so in der Richtung 117 von oben zu dem ersten aktiven Bereich 103 erstreckt, dass sie an den ersten aktiven Bereich 103a angrenzt und den ersten aktiven Bereich 103 kontaktiert.
  • Über die untere vertikale Leiterbahn-Kontaktstruktur 119 wird ein Potential an der ersten Polysilizium-Leiterbahn 111 eingestellt, die in dem Transistor 101 als Gateelektrode dient. Man spricht in diesem Fall auch von einer Direktkontaktierung der unteren bzw. untersten Polyschicht der beiden Polysilizium-Leiterbahnen 111, 115, da sich die Leiterbahn-Kontakt-Struktur 119 bis zu der unteren bzw. ersten Polysilizium-Leiterbahn 111 erstreckt. Über das an der ersten Polysilizium-Leiterbahn 111 eingestellte Potential lässt sich ein Stromfluss, dessen Richtung durch Pfeile 125 gezeigt ist, steuern, wobei bei dem in 3A gezeigten Transistor die vertikalen Kontakt-Strukturen 121, 123, wie bereits erläutert, zur Kontaktierung des in dem ersten aktiven Bereichs 103 gebildeten Source- bzw. Drainbereichs dienen. Dabei ist unterhalb des ersten Gate-Oxids 107 bei dem in 3A gezeigten Transistor 101 auf einem Chip gemäß einem Ausführungsbeispiel der vorliegenden Erfindung ein hier nicht gezeigter Kanalbereich angeordnet, dessen Widerstand über das Potential an der ersten Polysilizium-Leiterbahn 111 eingestellt wird, so dass damit die Größe des Stromflusses von der zweiten vertikalen Kontakt-Struktur 123 zu der ersten vertikalen Kontakt-Struktur 121 gesteuert werden kann.
  • Ein Pfeil 127 erläutert eine Richtung eines Stromflusses, der auftritt, wenn z. B. das Potential an der ersten Polysilizium-Leiterbahn 111 und damit an der Gateelektrode des Transistors 101 verändert wird.
  • Auf der zweiten Polysilizium-Leiterbahn 115 sind zwei vertikale Dummykontakt-Strukturen 129 gebildet, die sich von oben bis zu der zweiten Polysilizium-Leiterbahn 115 erstrecken und an diese angrenzen. Des Weiteren ist die vertikale Dummykontakt-Struktur 129 auf dem ersten Teilbereich 111a der ersten Polysilizium-Leiterbahn 111 angeordnet, und grenzt an die erste Polysilizium-Leiterbahn 111 an. Darüber hinaus ist die Dummykontakt-Struktur 129 auf dem ersten Teilbereich 103a des ersten aktiven Bereichs 103 und auf dem dritten Teilbereich 103c des ersten aktiven Bereichs 103 angeordnet, wobei die erste vertikale Kontakt-Struktur 121 auf dem ersten Teilbereich 103a des ersten aktiven Bereichs 103 zwischen der vertikalen Dummykontakt-Struktur 129 und der ersten Polysilizium-Leiterbahn 111 positioniert ist. Die zweite vertikale Kontakt-Struktur 123 ist zwischen der vertikalen Dummykontakt-Struktur 129 auf dem dritten Teilbereich 103c des ersten aktiven Bereichs 103 und der ersten Polysilizium-Leiterbahn 111 angeordnet. Die auf dem ersten Teilbereich 103 und auf dem dritten Teilbereich 103c angeordneten vertikalen Dummykontakt-Strukturen 129 sind dabei von der ersten Polysilizium-Leiterbahn 111 und den vertikalen Kontakt-Strukturen 121, 123 beabstandet.
  • Auf dem zweiten aktiven Bereich 105 sind auf dem ersten Teilbereich 105a die beiden vertikalen Dummykontakt-Strukturen 129 und auf dem dritten Teilbereich 105c ebenfalls die beiden vertikalen Dummykontakt-Strukturen 129 angeordnet. Der Abstand der inneren Dummykontakt-Struktur 129, die auf dem ersten Teilbereich 105a des zweiten aktiven Bereichs 105 zwischen der ersten Polysilizium-Leiterbahn 111 und der äußeren Dummykontakt-Struktur 129 angeordnet ist, von der ersten Polysilizium-Leiterbahn 111 ist dabei innerhalb einer Abweichung von 10% gleich dem Abstand der ersten vertikalen Kontakt-Struktur 121 von der ersten Polysilizium-Leiterbahn 111. Der Abstand der äußeren Dummykontakt-Struktur 129 auf dem ersten Teilbereich 105a des zweiten aktiven Bereichs 105 von der inneren Dummykontakt-Struktur 129 ist innerhalb einer Abweichung von 10% gleich einem Abstand der Dummykontakt-Struktur 129 auf dem ersten Teilbereich 103a des ersten aktiven Bereichs 103 von der ersten vertikalen Kontakt-Struktur 121. Selbiges gilt auch für die Anordnung der zweiten vertikalen Kontakt-Struktur 123 und der Dummykontakt-Strukturen 129 in den dritten Teilbereichen 103c, 105c. Ein Abstand der inneren Dummykontakt-Struktur 129, die auf dem dritten Teilbereich 105c des zweiten aktiven Bereichs 105 zwischen der ersten Polysilizium-Leiterbahn 111 und der äußeren Dummykontakt-Struktur 129 angeordnet ist, von der ersten Polysilizium-Leiterbahn 111 ist dabei innerhalb einer Abweichung von 10% gleich dem Abstand der zweiten vertikalen Kontakt-Struktur 123 von der ersten Polysilizium-Leiterbahn 111. Der Abstand der äußeren Dummykontakt-Struktur 129 von der inneren Dummykontakt-Struktur 129 auf dem dritten Teilbereich 105c des zweiten aktiven Bereichs 105 ist innerhalb einer Abweichung von 10% gleich einem Abstand der Dummykontakt-Struktur 129 auf dem dritten Teilbereich 103c des ersten aktiven Bereichs 103 von der zweiten vertikalen Kontakt-Struktur 121.
  • Da auf dem zweiten aktiven Bereich 105 nur die Dummykontakt-Strukturen 129 angeordnet sind, ist eine Kontaktierung des zweiten aktiven Bereichs 105 von oben nicht möglich. Besonders vorteilhaft ist an dem in 3A gezeigten Transistor 101, dass ein Angreifer, der eine invasive Attacke durchführt, in einer Aufnahme von oben nicht die besonderen Merkmale des Transistors 101, nämlich dass eine Direktkontaktierung der untersten Polyschicht bzw. der ersten Polysilizium-Leiterbahn existiert, und nur ein Stromfluss in dem ersten aktiven Bereich 103 möglich ist, erkennen kann.
  • Dies wird besonders an einem Vergleich mit einem Transistor 151 ohne Dummykontakt-Strukturen 129 deutlich, der in 4 gezeigt ist. Im Folgenden werden gleiche oder gleich wirkende Elemente mit den gleichen Bezugszeichen versehen. Des Weiteren beschränkt sich die Beschreibung des in 4 gezeigten Transistors 151 ohne Dummykontakt-Struktur 129 lediglich auf eine Beschreibung der Unterschiede zu dem in 3A gezeigten Transistor 101.
  • Im Gegensatz zu dem in 3A gezeigten Transistor 101 sind bei dem in 4 gezeigten Transistor 151 die Dummykontakt-Strukturen 129 durch weitere Kontakt-Strukturen 131 ersetzt. Von entscheidender Bedeutung ist dabei, dass ein Betrachter, der bei einer invasiven Attacke eine Aufnahme von oben in der Blickrichtung 117 macht, in dieser Aufnahme die identische Struktur bzw. Projektion erkennt, wie bei dem in 3A gezeigten Transistor. Der in 4 gezeigte Transistor 151 ist in seinem strukturellen Aufbau bzw. seinem Prozessaufbau ähnlich einem Speichertransistor bzw. einer Floating-Gate-Zelle (Floating-Gate-Zelle = schwebende Steueranschluss-Zelle), die zur Implementierung eines nichtflüchtigen Speichers dient. Bei dem Speichertransistor ersetzen die beiden Polysiliziumleiterbahnen 111, 115, die als Gate-Leiterbahn-Schichten dienen, ein in einem Feldeffekt-Transistor angeordnetes Control-Gate (Control-Gate = Steuer-Gate). Somit weist der Transistor 101 in 3A mit einer Direktkontaktierung der untersten Poly-Schicht 111 einen einer NVM-Zelle (NVM-Zelle = Non-volatile-Memory-Zelle = Nicht-flüchtige Speicher-Zelle) ähnlichen Aufbau auf, wobei die Unterschiede in einer photographischen Aufnahme von oben nicht erkannt werden können.
  • 5 zeigt eine schematische Ansicht eines Transistors 161 der auf einem Chip gemäß einem Ausführungsbeispiel der vorliegenden Erfindung implementiert ist, und eine Kontaktierung über einen Durchkontakt aufweist. Im Folgenden werden gleiche oder gleich wirkende Elemente zu dem in 3A gezeigten Transistor 101 mit den gleichen Bezugszeichen versehen. Des Weiteren beschränkt sich eine Beschreibung des in 5 gezeigten Transistors 161 mit der Kontaktierung der Gateelektrode über den Durchkontakt auf eine Beschreibung des Unterschieds des Aufbaus und der Funktionsweise zu dem in 3A gezeigten Transistor 101. Zugleich wird die Definition der Teilbereiche 103a–c, 105a–c, 111a–c der aktiven Bereiche 103, 105 und der ersten Polysilizium-Leiterbahn 111 beibehalten, wobei die Teilbereiche in der 5 aus Gründen der Übersichtlichkeit nicht mehr dargestellt sind.
  • Im Gegensatz zu dem in 3A gezeigten Transistor 101 ist die vertikale Leiterbahn-Kontakt-Struktur 119 durch die Dummykontakt-Struktur 129 ersetzt. Ferner ist die Dummykontakt-Struktur 129 auf der zweiten Polysilizium-Leiterbahn 115 nahe dem dritten Teilbereich 111c der ersten Polysilizium-Leiterbahn 111 durch eine obere vertikale Leiterbahnkontakt-Struktur 163 ersetzt, die sich von oben bis zu der zweiten Polysilizium-Leiterbahn 115 erstreckt und die zweite Polysilizium-Leiterbahn 115 kontaktiert. Zugleich ist in der isolierenden Schicht 113 eine Ausnehmung 165 gebildet, die mit einem elektrisch leitenden Material gefüllt ist, so dass die erste Polysilizium-Leiterbahn 111 und die zweite Polysilizium-Leiterbahn 115 über die Ausnehmung 165 elektrisch miteinander verbunden sind.
  • Wie bei dem in 3A gezeigten Transistor 101 fließt bei dem in 5 gezeigten Transistor wiederum ein Strom von der zweiten vertikalen Kontakt-Struktur 123 zu der ersten vertikalen Kontakt-Struktur 121, dessen Richtung wiederum durch die Pfeile 125 dargestellt ist. Im Gegensatz jedoch zu dem Transistor 101 erfolgt die Einstellung des Potentials der Steuerelektrode des Transistors 161 nicht über die untere vertikale Leiterbahn-Kontakt-Struktur 119, sondern die Einstellung des Potentials an der Gateelektrode erfolgt über die obere vertikale Leiterbahn-Kontakt-Struktur 163.
  • Da die erste Polysilizium-Leiterbahn 111 und die zweite Polysilizium-Leiterbahn 115 über das elektrisch leitende Material in der Ausnehmung 165 miteinander verbunden sind, liegen die erste Polysilizium-Leiterbahn 111 und die zweite Polysilizium-Leiterbahn 115 auf demselben Potential. Dies wird auch als Kontaktierung der oberen Poly-Schicht 115 bzw. indirekte Gate-Kontaktierung bezeichnet.
  • Besonders vorteilhaft ist dabei an dem Transistor 161, der auf einem Chip gemäß einem Ausführungsbeispiel der vorliegenden Erfindung implementiert ist, dass auch die Ausnehmung 165 in der isolierenden Schicht 113 bei einer Topdown Analayse nicht oder nur sehr schwer wahrgenommen werden kann. Speziell in Verbindung mit den schwer zu detektierenden Unterschieden zwischen den Dummykontakt-Strukturen 129 und den Kontakt-Strukturen 121, 123, 163 kann ein Angreifer, der eine invasive Attacke durchführt, durch die vermeintlichen Mehrfachkontaktierungen so getäuscht werden, dass ihm eine Analyse des Aufbaus und der Funktionalität des Chips gemäß einem Ausführungsbeispiel der vorliegenden Erfindung mit dem Transistor 161 nicht mehr möglich ist.
  • An dieser Stelle sei noch einmal zusammenfassend darauf hingewiesen, dass sich die Transistoren 101, 151, 161, bei einer Aufnahme in der Blickrichtung 117 von oben in ihrer strukturellen Darstellung auf dem Foto nicht unterscheiden. Dennoch weisen die Transistoren 101, 151, 161, wie bereits erläutert, deutlich abweichende Funktionalitäten auf.
  • In 6 ist eine schematische Ansicht eines Transistors 171 auf einem Chip gemäß einem Ausführungsbeispiel der vorliegenden Erfindung gezeigt, der ebenfalls mit einer Kontaktierung über einen Durchkontakt von der oberen Polysilizium-Schicht 115 zu der unteren Polysilizium-Schicht 111 versehen ist. Jedoch unterscheidet sich der in 6 gezeigte Transistor 171 von dem Transistor 161 in 5 durch eine Ausführungsform der Kontaktierungen der aktiven Bereiche 103, 105.
  • Im Folgenden werden gleiche oder gleichwirkende Elemente zu dem in 5 gezeigten Transistor 161 mit dem gleichen Bezugszeichen versehen. Des Weiteren wird die Definition der Teilbereiche 103a–c, 105a–c, 111a–c der aktiven Bereiche 103, 105 und der ersten Polysilizium-Leiterbahn 111 beibehalten, wobei die Teilbereiche in der 6 aus Gründen der Übersichtlichkeit nicht mehr dargestellt sind. Insbesondere werden im Folgenden bei der Beschreibung des Transistors 171 in 6 nur die Unterschiede in dem Aufbau und in der Funktionsweise zu dem in 5 gezeigten Transistor 161 auf einem Chip gemäß einem Ausführungsbeispiel der vorliegenden Erfindung erläutert.
  • Der Transistor 171 unterscheidet sich von dem Transistor 161 zum Einen dadurch, dass bei dem Transistor 171 die vertikalen Kontakt-Strukturen 121, 123 durch die vertikalen Dummykontakt-Strukturen 129 ersetzt sind. Des Weiteren ist die innere Dummykontakt-Struktur 129, die sich bei dem Transistor 161 bis zu dem dritten Teilbereich 105c des zweiten aktiven Bereichs 105 erstreckt, und zwischen der ersten Polysilizium-Leiterbahn 111 und der äußeren Dummykontakt-Struktur 129 angeordnet ist, durch eine dritte vertikale Kontakt-Struktur 173 ersetzt, während die äußere Dummykontakt-Struktur 129, die sich bis zu dem ersten Teilbereich 105a des zweiten aktiven Bereichs 105 erstreckt, durch die vierte vertikale Kontakt-Struktur 175 ersetzt ist.
  • Pfeile 177 in 6 erläutern eine Richtung des Stromflusses durch den zweiten aktiven Bereich 105. Von besonderer Bedeutung ist hierbei, dass im Gegensatz zu dem Transistor 161 bei dem Transistor 171 jetzt über das Potential an der oberen vertikalen Leiterbahn-Kontakt-Struktur 163 ein Stromfluss von der dritten vertikalen Kontakt-Struktur 173 zu der vierten vertikalen Kontakt-Struktur 175 durch den zweiten aktiven Bereich 105 beeinflusst bzw. gesteuert werden kann. Obwohl bei einer Topdown-Analyse bzw. einer Aufnahme der Transistoren 161, 171 von oben keine Unterschiede zu erkennen sind, unterscheidet sich der Transistor 161 von dem Transistor 171 eben dadurch, dass bei dem Transistor 161 der zweite aktive Bereich 105 nur mit den Dummykontakt-Strukturen 129 verbunden ist, so dass nur der Strom durch den ersten aktiven Bereich 103 gesteuert wird, und bei dem Transistor 171 der erste aktive Bereich nur mit den Dummykontakt-Strukturen 129 verbunden ist, so dass nur der Strom durch den zweiten aktiven Bereich 105 gesteuert wird. Aufgrund identischer Aufnahmen bzw. Strukturabbildungen auf dem Foto von oben bzw. bei der Topdown-Analyse ist es, wie bereits erläutert, für einen Angreifer, der eine invasive Attacke durchführt, unmöglich, die Unterschiede in der Funktionalität der Transistoren 161, 171 aus den photographischen Abbildungen zu erkennen.
  • In 7 wird eine weitere Möglichkeit gezeigt, ein Potential an einer Gateelektrode eines Transistors einzustellen, wobei die Kontaktierung der Gateelektrode über eine Diffusionszone in einem der aktiven Bereiche 103, 105. erfolgt. Ziel ist wiederum, einen Angreifer der eine invasive Attacke durchführt, zu täuschen. In 7 ist hierzu eine schematische Ansicht eines Transistors 181 mit einer Gatekontaktierung über den ersten aktiven Bereich 103 auf einem Chip gemäß einem Ausführungsbeispiel der vorliegenden Erfindung gezeigt. Im Folgenden werden gleiche oder gleich wirkende Elemente zu dem in 6 gezeigten Transistor 171 mit denselben Bezugszeichen versehen. Des Weiteren wird die Definition der Teilbereiche 103a–c, 105a–c, 111a–c der aktiven Bereiche 103, 105 und der ersten Polysilizium-Leiterbahn 111 beibehalten, wobei die genannten Teilbereiche in der 7 aus Gründen der Übersichtlichkeit nicht mehr dargestellt sind. Des Weiteren beschränkt sich eine Beschreibung des in 7 gezeigten Transistors 181 auf eine Beschreibung der Unterschiede des Aufbaus und der Funktion zu dem Transistor 171, der in 6 gezeigt ist.
  • Im Gegensatz zu dem Transistor 171 ist bei dem Transistor 181 zwischen der ersten Polysilizium-Leiterbahn 111 und dem ersten aktiven Bereich 103 nicht das erste Gate-Oxid 107 angeordnet, sondern zwischen dem ersten aktiven Bereich 103 und der ersten Polysilizium-Leiterbahn 111 ist ein elektrisch leitendes Material angeordnet, über das die erste Polysilizium-Leiterbahn 111 und der erste aktive Bereich 103 miteinander verbunden sind. Des Weiteren ist die äußere Dummykontakt-Struktur 129 in dem ersten Teilbereich 103a des ersten aktiven Bereichs 103 durch eine fünfte vertikale Kontakt-Struktur 183 ersetzt, die sich bis zu dem ersten aktiven Bereich 103 erstreckt und dazu dient, den ersten aktiven Bereich 103 von oben zu kontaktieren. Des Weiteren ist die obere vertikale Leiterbahn-Kontakt-Struktur 163 durch die Dummykontakt-Struktur 129 ersetzt.
  • Über die fünfte vertikale Kontakt-Struktur 183 kann das Potential in dem ersten aktiven Bereich 103 eingestellt werden, wobei der erste aktive Bereich 103 ja elektrisch leitend mit der ersten Polysilizium-Leiterbahn 111 verbunden ist, die bei dem Transistor 181 als Gateelektrode dient. Somit erfolgt eine Kontaktierung der untersten Poly-Schicht bzw. der Gateelektrode z. B. über eine Kontaktierung einer Diffusionszone in dem aktiven Bereich 103. Man spricht deshalb auch von einer indirekten Gate-Kontaktierung.
  • Ein Angreifer, der eine invasive Attacke durchführt, kann dabei in einer Aufnahme von oben nicht erkennen, dass im Gegensatz zu dem Transistor 171 jetzt nicht mehr die Kontaktierung der ersten Polysilizium-Leiterbahn 111 über die dort angeordnete obere vertikale Leiterbahn-Kontakt-Struktur 163 erfolgt, sondern über die mit dem ersten aktiven Bereich 103 elektrisch leitend verbundene fünfte vertikale Kontakt-Struktur 183. Dies erschwert dem Angreifer, die Funktionalität des Chips gemäß einem Ausführungsbeispiel der vorliegenden Erfindung mit dem Transistor 181 in der Aufnahme von oben zu analysieren und ggf. den Chip mit dem Transistor 181 nachzubauen.
  • Aus den in 3A, 5–7 dargestellte Transistoren 101, 161, 171, 181, wird deutlich, dass sich durch die unterschiedlichen Anordnungen der Dummykontakt-Strukturen 129 in den jeweiligen Transistoren 101, 161, 171, 181 eine Reihe von Kontaktierungsmöglichkeiten und damit viele verschiedene Funktionalitäten der Transistoren ergeben. Dabei ergeben sich schon drei mögliche Kontaktierungspfade der Gateelektrode, nämlich einmal durch eine Durchkontaktierung von der oberen Polysilizium-Schicht 115 zu der unteren Polysilizium-Schicht 111, ferner eine Direktkontaktierung der untersten Polysilizium-Schicht 111, wie bei dem Transistor 101 in 3A, und außerdem eine Kontaktierung über die Diffusionszone in dem ersten aktiven Bereich 103, wie in 7 gezeigt.
  • Die möglichen Kontaktierungspfade nicht nur der Gateelektrode sondern auch der aktiven Bereiche 103, 105 spannen dabei einen beliebigen Raum an Kontaktierungsmöglichkeiten auf bzw. ermöglichen eine beliebige Anzahl an Kontaktierungsimplementierungen. Dabei ist eine Zuordnung, welcher der Kontakte bzw. Kontakt-Strukturen jetzt als Source-Drain- oder Gatekontakt dient, bei den Transistoren 101, 161, 171, 181 durch eine Topdown-Analyse bzw. eine Aufnahme von oben erschwert bzw. nicht mehr möglich. Somit ist auch der Verlauf von Signalen auf dem Chip bzw. in dem Silizium-Substrat nicht mehr mit einer Topdown-Betrachtung, sondern nur noch mittels vieler Querschnittsaufnahmen nachvollziehbar.
  • Die Aufdopplung der Kontakte in die Dummykontakt-Strukturen 129 und die vertikalen Kontakt-Strukturen 119, 121, 123, 133, 163, 173, 175, 183 und die damit verbundenen unterschiedlichen Varianten einen Transistoraufbau und dessen Funktion zu implementieren, sind einfach durchzuführen und verursachen dabei nur eine geringe Vergrößerung der Chipfläche sowie eine unerhebliche Erhöhung des Fertigungsaufwands. Denn um die jeweiligen Strukturanpassungen bei den Transistoren 101, 161, 171, 181 in den 3A, 5–7 zu implementieren, ist bei einer Fertigung des Chips gemäß einem Ausführungsbeispiel der vorliegenden Erfindung, der z. B. in einer Chipkarte implementiert ist, die Komplexität der Prozessierung bzw. die Zahl der Fertigungsschritte nur um einen weiteren Kontaktmaskenschritt und einen Fertigungsschritt einer dünnen Schichtabscheidung sowie um einen Schritt einer Strukturierung der Gate-Oxide 107, 109 und der isolierenden Schicht 113 zwischen den Polysilizium-Leiterbahnen 111, 115 bzw. des Poly-Poly-Interfaces (Poly-Poly-Interface = Poly-Poly-Schnittstelle) gestiegen. Dies entspricht lediglich einem Einsatz von drei zusätzlichen Masken bei einer Fertigung eines Chips gemäß einem Ausführungsbeispiel der vorliegenden Erfindung und den entsprechenden Verfahrensschritten zur respektiven Strukturierung.
  • Vorteilhaft ist dabei zusätzlich dass bei einer Redesing-Maßnahme die Dummykontakt-Strukturen 129 nicht benutzter Transistoren aktiviert werden können und damit der Synthesealgorithmus angepasst werden kann. Somit werden sog. SOS-Zellen bzw. redundante Strukturen, die für den Fall einer Nachbesserung vorgesehen sind, überflüssig. Damit kann die Funktion eines Chips gemäß einem Ausführungsbeispiel der vorliegenden Erfindung auf dem die Transistoren mit den Dummykontakt-Strukturen 129 eingesetzt werden, verändert werden, ohne dass hierfür bei dem Re-Design weitere Transistoren zu dem ursprünglichen Schaltungsentwurf hinzugefügt werden müssen, und ohne dass hierfür die Struktur der implementierten Transistoren in erheblichem Umfang angepasst werden müsste.
  • Im Folgenden wird anhand der Implementierung von Dummy-Transistoren mit den Dummykontakt-Strukturen 129 erläutert, wie bei einem Angreifer, der eine invasive Attacke durchführt, ein Eindruck einer Transistor-Struktur vorgetäuscht werden kann, obwohl das implementierte Bauelement als ein Ohmscher Widerstand oder ein Kondensator fungiert.
  • In 8 ist hierzu in einer schematischen Ansicht ein Ohmscher Widerstand 191 mit einer Kontaktierung der untersten Poly-Schicht 111 sowie einer Stromführung durch den zweiten aktiven Bereich 105 gezeigt. Im Folgenden werden gleiche oder gleich wirkende Elemente zu dem Transistor 101 in 3A mit den gleichen Bezugszeichen versehen. Des Weiteren wird die Definition der Teilbereiche 103a–c, 105a–c, 111a–c der aktiven Bereiche 103, 105 und der ersten Polysilizium-Leiterbahn 111 beibehalten, wobei die Teilbereiche in der 8 aus Gründen der Übersichtlichkeit nicht mehr dargestellt sind. Des Weiteren beschränkt sich die Beschreibung des Ohmschen Widerstands 191 lediglich auf eine Beschreibung der Unterschiede in der Funktion und des Aufbaus zu dem Transistor 101.
  • Im Gegensatz zu dem Transistor 101 sind die erste vertikale Kontakt-Struktur 121 und die zweite vertikale Kontakt-Struktur 123, durch die Dummykontakt-Strukturen 129 ersetzt. Somit weist der Ohmsche Widerstand 101 keine vertikalen Kontaktstrukturen zum Kontaktieren des ersten aktiven Bereichs 103 mehr auf. Auf dem ersten Teilbereich 105a des zweiten aktiven Bereichs 105 ist statt der äußeren Dummykontakt-Struktur 129 die sechste vertikale Kontakt-Struktur 192 angeordnet, die sich von oben bis zu dem zweiten aktiven Bereich 105, erstreckt, an diesen angrenzt und mit dem zweiten aktiven Bereich 105 elektrisch verbunden ist. Des Weiteren ist zwischen dem zweiten aktiven Bereich 105 und der ersten Polysilizium-Leiterbahn 111 nicht mehr das zweite Gate-Oxid 109 angeordnet, sondern stattdessen ist in dem Bereich zwischen der ersten Polysilizium-Leiterbahn 111 und dem zweiten aktiven Bereich 105 ein elektrisch leitendes Material angeordnet, das z. B. über eine Ausdiffusion bei der Erzeugung unterschiedlicher Dotierungszonen in dem aktiven Bereich gebildet wird. Das elektrische leitende Material dient dazu, die erste Polysilizium-Leiterbahn 111 und den zweiten aktiven Bereich 105 elektrisch miteinander zu verbinden. Somit sind die unter Leiterbahn-Kontakt-Struktur 119 und die sechste vertikale Kontakt-Struktur 192 über die erste Polysilizium-Leiterbahn 111 und den zweiten aktiven Bereich 105 sowie das zwischen dem zweiten aktiven Bereich 105 und der ersten Polysilizium-Leiterbahn 111 angeordnete leitende Material elektrisch miteinander verbunden.
  • Dadurch ergibt sich bei dem Ohmschen Widerstand 191, der in einem Chip gemäß einem Ausführungsbeispiel der vorliegenden Erfindung implementiert ist, ein Stromverlauf, der durch Pfeile 193 dargestellt ist.
  • Ein Angreifer, der eine Topdown-Analyse durchführt, erkennt in seiner Aufnahme von oben nur eine Struktur eines Bauelements, die den vorher gezeigten Transistoren 101, 151, 161, 171, 181 ähnlich ist bzw. für ihn sogar identisch ist, und schließt aus dieser Aufnahme nicht auf die Implementierung eines Ohmschen Widerstands, der z. B. bei einer Reihe von Chips als eine schwach dotierte Zone mit vorbestimmten Abmessungen ausgeführt ist. Somit wird ihm die Analyse der Schaltungsstruktur und deren Funktionalität erschwert.
  • Eine schematische Ansicht einer weiteren Implementierungsform eines weiteren Ohmschen Widerstands 201 auf einem Chip gemäß einem Ausführungsbeispiel der vorliegenden Erfindung ist in 9 gezeigt.
  • Im Folgenden werden gleiche oder gleich wirkende Elemente zu dem Ohmschen Widerstand 191 mit den gleichen Bezugszeichen versehen. Des Weiteren wird die Definition der Teilbereiche 103a–c, 105a–c, 111a–c der aktiven Bereiche 103, 105 und der ersten Polysilizium-Leiterbahn 111 beibehalten, wobei die Teilbereiche in der 9 aus Gründen der Übersichtlichkeit nicht mehr dargestellt sind. Zugleich beschränkt sich eine Beschreibung des Aufbaus und der Funktionalität lediglich auf eine Beschreibung der Unterschiede des Aufbaus und der Funktionalität zu dem in 8 gezeigten Ohmschen Widerstand 191.
  • Im Gegensatz zu dem Ohmschen Widerstand 191 ist bei dem weiteren Ohmschen Widerstand 201 die sechste vertikale Kontakt-Struktur 192 durch die Dummykontakt-Struktur 129 ersetzt. Somit sind auf den aktiven Bereichen 103, 105 nur die Dummykontakt-Strukturen 129 angeordnet, so dass bei dem Ohmschen Widerstand 201 keine Kontaktierungsmöglichkeiten für die aktiven Bereiche 103, 105 vorgesehen sind. Zusätzlich ist nahe einem dem dritten Teilbereich 111c zugewandten Ende der zweiten Polysilizium-Leiterbahn 115 die obere vertikale Kontakt-Struktur 163 angeordnet, während bei dem Ohmschen Widerstand 191 an dieser Stelle die Dummykontakt-Struktur 129 angeordnet ist. Darüber hinaus ist zwischen dem zweiten aktiven Bereich 105 und der ersten Polysilizium-Leiterbahn 111 das Gate-Oxid 109 angeordnet, und in der isolierenden Schicht 113 eine Ausnehmung 203 gebildet. Die Ausnehmung 203 weist ein elektrisch leitendes Material auf, so dass die erste Polysilizium-Leiterbahn 111 und die zweite Polysilizium-Leiterbahn 115 über das elektrisch leitende Material in der Ausnehmung 203 miteinander elektrisch verbunden sind.
  • Dadurch, dass auf den aktiven Bereichen 103, 105 nur die Dummykontakt-Strukturen 129 angeordnet sind, und die aktiven Bereiche 103, 105 durch die Gate-Oxide 107, 109 von den Polysilizium-Leiterbahnen 111, 115 getrennt sind, fließt kein Strom in den aktiven Bereichen 103, 105 bei dem Ohmschen Widerstand 201. Stattdessen fließt beim Anlegen einer Spannung zwischen der unteren Leiterbahn-Kontaktstruktur 119 und der oberen Leiterbahn-Kontakt-Struktur 163 ein Strom über die erste Polysilizium-Leiterbahn 111, die Ausnehmung 203 und die zweite Polysilizium-Leiterbahn 115, wobei eine Richtung des Stromflusses durch Pfeile 205 gekennzeichnet ist.
  • Der Vorteil an der so gewählte Implementierung des Ohmschen Widerstand 201 bei einem Chip gemäß einem Ausführungsbeispiel der vorliegenden Erfindung besteht darin, dass die dort realisierte Widerstandskette in Form des durch die Polysilizium-Leiterbahnen 111, 115 erläuterten Signalwegs bzw. Stromwegs in einer Bauelementestruktur implementiert ist, die von einem synthetisierten Gattergrab bzw. einer redundanten Logikzelle in der Topdown-Analyse nicht zu unterscheiden ist.
  • Vorteilhaft ist bei einem Ohmschen Widerstand 201, der auf einem Chip gemäß einem weiteren Ausführungsbeispiel der vorliegenden Erfindung implementiert ist, dass die Ausnehmung 203 in einem Bereich angeordnet ist, der weniger als das 0,3-fache einer Länge der zweiten Polysilizium-Leiterbahn 115 von den Enden der zweiten Polysilizium-Leiterbahn 115 entfernt ist. Die Länge der Leiterbahn 115 ist dabei definiert, als die Strecke, um die sich die zweite Polysilizium-Leiterbahn 115 senkrecht zu der vertikalen Blickrichtung 117 von einem ersten Ende der Polysilizium-Leiterbahn 115 nahe dem ersten Teilbereich 111a der ersten Polysilizium-Leiterbahn 111 zu einem zweiten Ende der Polysilizium-Leiterbahn 115 nahe dem dritten Teilbereich 111c der ersten Polysilizium-Leiterbahn 111 erstreckt.
  • Bei einem Chip gemäß einem weiteren Ausführungsbeispiel der vorliegenden Erfindung ist dabei der Ohmsche Widerstand 201 so implementiert, dass die Polysilizium-Leiterbahnen 111, 115 eine längliche Form aufweisen, so dass eine Länge bzw. eine horizontale Ausdehnung senkrecht zu der Richtung 117 der ersten Polysilizium-Leiterbahnen 111 bzw. der zweiten Polysilizium-Leiterbahn 115 um mehr als fünf Mal höher ist als eine Dicke der Polysilizium-Leiterbahn 111 bzw. der Polysilizium-Leiterbahn 115, wobei eine Dicke der Polysilizium-Leiterbahnen 111, 115 als eine Ausdehnung in der vertikalen Richtung 117 definiert ist. Zugleich ist dabei die Länge der Polysilizium-Leiterbahnen 115 höher als eine Breite senkrecht zu der Richtung 117. Durch die so gewählten Abmessungen lässt sich ein erforderlicher Widerstandwert des Ohmschen Widerstands realisieren.
  • Ein weiteres elektrisches Bauelement, das auf einem Chip gemäß einem Ausführungsbeispiel der vorliegenden Erfindung implementiert ist, ist ein Kondensator 211, dessen Aufbau in einer schematischen Ansicht in 10 gezeigt ist. Im Folgenden werden gleiche oder gleich wirkende Elemente zu dem in 9 gezeigten weiteren Ohmschen Widerstand mit dem gleichen Bezugszeichen versehen. Des Weiteren wird die Definition der Teilbereiche 103a–c, 105a–c, 111a–c der aktiven Bereiche 103, 105 und der ersten Polysilizium-Leiterbahn 111 beibehalten, wobei die Teilbereiche in der 10 aus Gründen der Übersichtlichkeit nicht mehr dargestellt sind. Zugleich beschränkt sich eine Beschreibung des Aufbaus und der Funktionsweise des Kondensators 211 auf eine Beschreibung der Unterschiede des Aufbaus und der Funktionsweise zu dem Ohmschen Widerstand 201 in 9.
  • Im Gegensatz zu dem in 9 gezeigten Ohmschen Widerstand 201 weist die isolierende Schicht 113 keine Ausnehmung auf. Die isolierende Schicht 113 erstreckt sich dabei, wie in 10 gezeigt, von dem ersten Ende der zweiten Polysilizium-Leiterbahn 115 zu dem zweiten Ende der Polysilizium-Leiterbahn 115, und ist so zwischen den Polysilizium-Leiterbahnen 111, 115 angeordnet, dass sie die Polysilizium-Leiterbahnen 111, 115 elektrisch voneinander trennt. Eine leitende Verbindung bzw. eine unmittelbare leitende Verbindung über ein elektrisch leitendes Material, das an die beiden Polysilizium-Leiterbahnen 111, 115 angrenzt, ist somit nicht möglich. Daher bildet sich bei der in 10 gezeigten Bauelemente-Struktur eine Kapazität bzw. ein Kondensator aus, wobei das kapazitive Verhalten der Polysilizium-Leiterbahnen 111, 115, die zwei eng beabstandete Elektroden einer großen Fläche bilden, genutzt werden kann. Pfeile 213 erläutern eine Richtung eines Stromflusses bei einem Ladevorgang bzw. Entladevorgang des so gebildeten Kondensators 211. Wie bereits oben erläutert, gilt auch für den Kondensator 211, dass die Struktur des Kondensators 211 in einer Top-Down-Analyse nicht von einem synthetisierten Gattergrab zu unterscheiden ist, so dass ein Angreifer, der ein invasive Attacke durchführt, nicht den so implementierten Kondensator in der Topdown-Analyse erkennen kann.
  • Bei der Kontakt-Struktur-Anordnung 11 sowie bei den in 3A, 5–10 gezeigten Bauelementen auf einem Chip gemäß einem Ausführungsbeispiel der vorliegenden Erfindung weisen die Dummykontakt-Strukturen 17 zwei Kontaktbereiche auf, nämlich einen oberen Kontaktbereich 17a, und einen unteren Kontaktbereich 17c auf, die durch die Isolationsschicht 17b voneinander getrennt sind. Jedoch könnte die Dummykontakt-Struktur 17, 129 bei einem Chip gemäß einem weiteren Ausführungsbeispiel der vorliegenden eine beliebige Anzahl an Kontaktbereichen aufweisen, und auch eine beliebige Zahl an Isolationsschichten aufweisen, die die Kontaktbereiche jeweils voneinander trennen. Außerdem könnte auch die Isolationsschicht 17b an dem oberen Ende oder an dem unteren Ende der Dummykontakt-Struktur 17, 129 angeordnet sein, also damit an dem Funktionsbereich des Chips abgewandten Ende oder an dem dem Funktionsbereich zugewandten Ende der Dummykontakt-Struktur 17.
  • Des Weiteren weist die Dummykontakt-Struktur 17, 129 ein leitfähiges Material auf, das zu dem leitfähigen Material der vertikalen Kontakt-Struktur 13, 15, 119, 121, 123, 163, 173, 175, 183, 192 identisch ist. Jedoch könnte bei Chips gemäß einem weiteren Ausführungsbeispiel der vorliegenden Erfindung die Dummy-Kontakt-Struktur auch leitfähige Materialien aufweisen, die zu den leitfähigen Materialien der vertikalen Kontakt-Strukturen 13, 15, 119, 121, 123, 163, 173, 175, 183, 192 unterschiedlich sind. Bei einem Chip gemäß einem Ausführungsbeispiel der vorliegenden Erfindung ist eine Dimension der Dummykontakt-Struktur 17, 129 innerhalb einer Toleranz von 10% gleich einer Dimension der vertikalen Kontakt-Strukturen zum Kontaktieren des Funktionsbereichs 103, 105, 111, 115, wobei z. B. die vorbestimmte Länge bzw. die Dummykontakt-Struktur-Länge L17 gleich der Länge L13 bzw. der vorbestimmten Länge der ersten Kontakt-Struktur oder der Länge L15 der zweiten Kontakt-Struktur ist. Oder ein Durchmesser der kreisförmigen Dummy-Kontakt-Struktur 17 ist z. B. innerhalb einer Toleranz von 10% gleich einem Durchmesser der vertikalen Kontakt-Struktur 13 oder der vertikalen Kontakt-Struktur 15. Jedoch könnte bei einem Chip gemäß einem weiteren Ausführungsbeispiel der vorliegenden Erfindung eine Dimension der Dummykontakt-Struktur 17, 129 unterschiedlich zu einer Dimension der vertikalen Kontakt-Strukturen zum Kontaktieren des Funktionsbereichs sein.
  • Bei dem Chip gemäß einem Ausführungsbeispiel der vorliegenden Erfindung, der die Dummykontakt-Strukturen 17, 129 aufweist, ist eine Dicke t17b kleiner als 50% der Länge L13, L15 der vertikalen Kontakt-Strukturen zum Kontaktieren des Funktionsbereichs. Jedoch sind bei Chips gemäß einem weiteren Ausführungsbeispiel der vorliegenden Erfindung beliebige Verhältnisse der Dicke t17b der Isolationsschicht 17b zu der Länge L13, L15 der vertikalen Kontakt-Strukturen zum Kontaktieren des Funktionsbereichs hierzu Alternativen. Bei einem Chip gemäß einem Ausführungsbeispiel der vorliegenden Erfindung mit den Dummykontakt-Strukturen 17, 129 weist die vertikale Kontakt-Struktur 13 die Länge L13 bzw. die vorbestimmte Länge L13 auf, die größer ist als eine Wurzel aus einer Fläche eines Lochs, in dem die vertikale Kontakt-Struktur 13 angeordnet ist oder größer ist als eine Wurzel aus einer Fläche eines Lochs, in dem die vertikale Dummykontakt-Struktur 17 angeordnet ist. Jedoch sind bei einem Chip gemäß einem weiteren Ausführungsbeispiel der vorliegenden Erfindung beliebige Verhältnisse einer Wurzel aus der Fläche des Lochs, in dem die vertikale Kontakt-Struktur oder die Dummykontakt-Struktur angeordnet ist, zu einer vorbestimmten Länge der vertikalen Kontakt-Struktur hierzu Alternativen.
  • Bei dem Chip gemäß einem Ausführungsbeispiel der vorliegenden Erfindung weist die Isolationsschicht 17b der vertikalen Dummykontakt-Struktur 17, 129 ein Phosphorsilikatglas-Material oder ein Tetra-Ethyl-Ortho-Silikatmaterial auf, jedoch können bei einem Chip gemäß einem weiteren Ausführungsbeispiel der vorliegenden Erfindung die Isolationsschichten in den Dummykontakt-Strukturen 17, 129 ein beliebiges isolierendes Material aufweisen.
  • Bei dem Chip gemäß einem Ausführungsbeispiel der vorliegenden Erfindung ist die Isolationsschicht 17b zwischen zwei Metallschichten angeordnet, die sich z. B. horizontal und damit parallel zu der Chipebene erstrecken, wobei die Dummykontakt-Struktur 17, 129 sich in einer vorbestimmten Toleranz von 80° bis 100° vertikal zu den beiden Metallschichten bzw. zu der Ebene, die die Metallschichten aufspannen, erstreckt. Jedoch können die beiden Metallschichten bei einem Chip gemäß einem weiteren Ausführungsbeispiel der vorliegenden Erfindung weggelassen werden, oder die Metallschichten können in einem beliebigen Winkel zu der Dummykontakt-Struktur 17 angeordnet sein, wobei die beiden Metallschichten selbst auch nicht parallel zueinander angeordnet sein können.
  • Bei den gezeigten Dummykontakt-Strukturen 17, 129 auf einem Chip gemäß einem Ausführungsbeispiel der vorliegenden Erfindung ist die Länge L17 der Dummykontakt-Struktur 17 bzw. ein Abstand L17 des oberen Endes 17A der Dummykontakt-Struktur 17 von dem unteren Ende 17B der Dummykontakt-Struktur 17 innerhalb einer Toleranz von 10% gleich der Länge L13 der ersten Kontakt-Struktur bzw. der Länge des leitenden Materials in der ersten Kontakt-Struktur 13, jedoch sind bei einem Chip gemäß einem weiteren Ausführungsbeispiel der vorliegenden Erfindung beliebige Verhältnisse der Dummykontakt-Struktur-Länge L17 zu der Länge L13, L15 hierzu Alternativen.
  • Bei einem Chip gemäß einem Ausführungsbeispiel der vorliegenden Erfindung sind die vertikale Dummykontakt-Struktur 17, 129 und die vertikalen Kontakt-Strukturen 13, 15, 119, 121, 123, 163, 173, 175, 183, 192 im Wesentlichen nebeneinander angeordnet bzw. im Wesentlichen nicht vertikal versetzt zueinander angeordnet, so dass z. B. ein Abstand einer horizontalen Ebene, in der das obere Ende 13A der ersten vertikalen Kontakt-Struktur 13 angeordnet ist, von einer horizontalen Ebene, in der das obere Ende 17A der vertikalen Dummykontakt-Struktur 17 angeordnet ist, in einem Bereich unterhalb von 10% der Länge L13 der ersten vertikalen Kontakt-Struktur liegt. Jedoch sind beliebige Anordnungen der vertikalen Kontakt-Strukturen 13, 15, 119, 121, 123, 163, 173, 175, 183, 192 und der vertikalen Dummykontakt-Struktur 17, 129 zueinander hierzu Alternativen.
  • Bei den Bauelementen 101, 161, 171, 181, 191, 201, 211 auf dem Chip gemäß einem Ausführungsbeispiel der vorliegenden Erfindung sind jeweils zwei Polysilizium-Leiterbahnen 111, 115 übereinander angeordnet. Denkbar ist jedoch bei Chips, gemäß einem weiteren Ausführungsbeispiel der vorliegenden Erfindung, die beiden Leiterbahnen in einem beliebigen Material, wie z. B. Aluminium auszuführen, oder die beiden Polysilizium-Leiterbahnen 111, 115 durch eine einzige Polysilizium-Leiterbahn zu ersetzen oder durch mehrere Polysilizium-Leiterbahnen zu ersetzen.
  • Die aktiven Bereiche 103, 105 sind bei einem Chip gemäß einem Ausführungsbeispiel der vorliegenden Erfindung beabstandet, und weisen eine Zone bzw. einen Bereich auf, in dem die Dotierung gegenüber dem Substrat 102 erhöht ist, oder der einen anderen Dotierungstyp als das Substrat 102 bzw. eine höhere Leitfähigkeit als das Substrat 102 aufweist. Jedoch könnten die beiden aktiven Bereiche 103, 105 bei einem Chip gemäß einem weiteren Ausführungsbeispiel der vorliegenden Erfindung auch als ein durchgehender aktiver Bereich ausgeführt sein, oder die aktiven Bereiche 103, 105 könnten bei einem Chip gemäß einem weiteren Ausführungsbeispiel der vorliegenden Erfindung auch ganz weggelassen werden.
  • Denkbar ist auch, die Anordnung der vertikalen Kontakt-Strukturen 119, 121, 123, 163, 173, 175, 192 und der Dummykontakt-Strukturen 129 bei einem Chip gemäß einem weiteren Ausführungsbeispielen der vorliegenden Erfindung in beliebiger Weise in Ihrer Anzahl oder in Ihrer Position zu verändern, wobei z. B. sich auch nur eine einzige vertikale Kontakt-Struktur und eine einzige vertikale Dummykontakt-Struktur in den Funktionsbereich 103, 105 111, 115 des Chips erstrecken können. Somit lassen sich Bauelemente mit beliebigen weiteren Kontaktierungsmöglichkeiten und Funktionalitäten auf einem Chip gemäß einem weiteren Ausführungsbeispiel der vorliegenden Erfindung erzeugen.
  • Insbesondere könnte bei einem Chip gemäß einem weiteren Ausführungsbeispiel der vorliegenden Erfindung der in 8 gezeigte Ohmsche Widerstand dahingehend modifiziert werden, dass die Dummykontakt-Struktur 119 auf der zweiten Polysilizium-Leiterbahn 115 nahe dem dritten Teilbereich 111c durch die obere vertikale Leiterbahn-Kontakt-Struktur 163 ersetzt wird, und die untere Leiterbahn-Kontakt-Struktur 119 durch die Dummykontakt-Struktur 129 ersetzt wird. Wenn dann zusätzlich in der isolierenden Schicht 113 die Ausnehmung 123 erzeugt wird, die mit dem leitenden Material gefüllt ist, so dass die erste Polysilizium-Leiterbahn 111 und die zweite Polysilizium-Leiterbahn 115 elektrisch verbunden sind, könnte damit eine Durchkontaktierung von der oberen Polysilizium-Schicht 115 zu der unteren Polysilizium-Schicht 111 bei dem Ohmschen Widerstand 191 erzeugt werden.
  • Des Weiteren ist denkbar, das Gate-Oxid 107 oder das Gate-Oxid 109 soweit vorhanden, bei den Bauelementen 101, 161, 171, 181, 191, 201, 211 wegzulassen bzw. durch ein leitfähiges Material zu ersetzen, wodurch sich die Funktionalität der Bauelemente u. U. ändern würde, oder auch statt des Gate-Oxids ein beliebiges isolierendes Material zu verwenden. Das erste Gate-Oxid 107 oder das zweite Gate-Oxid 109 weist dabei bei den Bauelementen 101, 161, 171, 181, 191, 201, 211 eine Dicke auf, die in einem Bereich von weniger als dem 0,5-fachen der Dicke der ersten Polysilizium-Leiterbahn oder der Dicke der zweiten Polysilizium-Leiterbahn liegt bei einem Chip gemäß einem Ausführungsbeispiel der vorliegenden Erfindung. Bei einem Chip gemäß einem weiteren Ausführungsbeispiel der vorliegenden Erfindung liegt eine Dicke des ersten Gate-Oxids oder des zweiten Gate-Oxids sogar in einem Bereich von weniger als dem 0,1-fachen der Dicke der ersten Polysilizium-Leiterbahn oder der Dicke der zweiten Polysilizium-Leiterbahn. Jedoch sind beliebige Verhältnisse der Dicke des ersten Gate-Oxids oder des zweiten Gate-Oxids zu der Dicke der ersten Polysilizium-Leiterbahn 111 oder der Dicke der zweiten Polysilizium-Leiterbahn 115 hierzu Alternativen.
  • Bei den Bauelementen 101, 161, 171, 181, 191, 201, 211 auf einem Chip gemäß einem Ausführungsbeispiel der vorliegenden Erfindung weist die isolierende Schicht 113 ein isolierendes Material, wie z. B. ein sog. ONO-Material auf, jedoch könnte die isolierende Schicht 113 bei einem Chip gemäß einem weiteren Ausführungsbeispiel der vorliegenden Erfindung aus einem beliebigen nicht-elektrisch leitenden Material ausgeführt sein. Ein Verhältnis einer Dicke der isolierenden Schicht 113 zu der Länge der vertikalen Kontakt-Struktur 13, 15, 119, 121, 123, 163, 173, 175, 183, 192 liegt dabei in einem Bereich von weniger als 0,5 bei einem Chip gemäß einem Ausführungsbeispiel der vorliegenden Erfindung und sogar bei einem Chip gemäß einem weiteren Ausführungsbeispiel der vorliegenden Erfindung in einem Bereich von weniger als 0,1 jedoch sind beliebige Verhältnisse der Dicke der isolierenden Schicht 113 zu der Länge L13, L15 der vertikalen Kontakt-Struktur hierzu Alternativen.
  • Des Weiteren weisen die elektrischen Bauelemente 161, 171, 201 die Ausnehmung 203 in der isolierenden Schicht 113 auf. Die Ausnehmung 203 weist dabei ein beliebiges elektrisch leitendes Material auf und kann bei Chips gemäß einem weiteren Ausführungsbeispiel der vorliegenden Erfindung beliebige horizontale Abmessungen, die kleiner als die Länge der zweiten Polysilizium-Leiterbahn 115 sind, aufweisen. Auch kann bei einem Chip gemäß einem weiteren Ausführungsbeispiel der vorliegenden Erfindung die Ausnehmung 203 an beliebigen Stellen in der isolierenden Schicht 113 angeordnet sein oder es können sogar eine Mehrzahl von Ausnehmungen in der isolierenden Schicht 113 gebildet sein.
  • Der erste aktive Bereich 103 oder der zweite aktive Bereich 105 weisen eine längliche Form auf, wobei eine Länge in einer Richtung senkrecht zu der Polysilizium-Leiterbahn 111, 115 von einem ersten Ende des aktiven Bereichs 105, 103 zu einem zweiten dem ersten Ende abgewandten Ende des aktiven Bereichs 103, 105, um mehr als ein fünffaches höher ist, als eine Dicke des aktiven Bereichs 103, 105 in der vertikalen Richtung 117. Denkbar sind jedoch beliebige Formen des ersten aktiven Bereichs 103 und des zweiten aktiven Bereichs 105 bei einem Chip gemäß einem weiteren Ausführungsbeispiel der vorliegenden Erfindung.
  • Der erste aktive Bereich 103 oder der zweite aktive Bereich 105 kreuzen die Polysilizium-Leiterbahnen 111, 115 bei den Bauelementen 101, 161, 171, 181, 201, 211, in vorbestimmten Toleranzen bzw. im Wesentlichen senkrecht, so dass die erste Polysilizium-Leiterbahnen 111, und der erste aktive Bereich 103 oder die zweite Polysilizium-Leiterbahn 115 und der zweite aktive Bereich 105 jeweils einen Winkel in einem Bereich von 80° bis 100° einschließen, jedoch sind beliebige Anordnungen des ersten aktiven Bereichs 103 zu dem zweiten aktiven Bereich 105 und beliebige Winkel zwischen dem ersten aktiven Bereich 103 und den Polysilizium-Leiterbahnen 111, 115 oder dem zweiten aktiven Bereich 105 und den Polysilizium-Leiterbahnen 111, 115 bei Chips gemäß einem weiteren Ausführungsbeispiel der vorliegenden Erfindung denkbar. Auch könnte die parallele Anordnung der aktiven Bereiche 103, 105 bei den Bauelementen 101, 161, 171, 181, 191, 201, 211 bei einem Chip gemäß einem weiteren Ausführungsbeispiel der vorliegenden Erfindung durch eine beliebige Anordnung der aktiven Bereiche 103, 105 zueinander ersetzt werden.
  • Die Polysilizium-Leiterbahnen 111, 115 weisen bei den Bauelementen 101, 161, 171, 181, 191, 201, 211 eine längliche Form auf, wobei eine Länge in einer Richtung senkrecht zu den aktiven Bereichen 103, 105 und senkrecht zu der Richtung 117 der Draufsicht bzw. ein Abstand eines ersten Endes der Polysilizium-Leiterbahnen 111, 115 von einem zweiten dem ersten Ende abgewandten Ende der Polysilizium-Leiterbahnen 111, 115 fünfmal höher ist, als eine Dicke der Polysilizium-Leiterbahnen 111, 115 in der Richtung 117 vertikal zu der Chipebene. Jedoch sind bei Chips gemäß einem weiteren Ausführungsbeispiel der vorliegenden Erfindung beliebige Formen der Polysilizium-Leiterbahnen denkbar, oder auch nur einzige Polysilizium-Leiterbahn könnte die oben angegebenen Verhältnisse der Abmessungen aufweisen.
  • Bei den elektrischen Bauelementen 101, 161, 171, 181, 191, 201, 211 weist die erste Polysilizium-Leiterbahn 111 in der Draufsicht in der Richtung 117 vertikal zu der Chipebene eine größere Fläche auf als die zweite Polysilizium-Leiterbahn 115, die oberhalb der ersten Polysilizium-Leiterbahn 111 angeordnet ist, so dass der gesamte Bereich der zweiten Polysilizium-Leiterbahn 115 mit der ersten Polysilizium-Leiterbahn 111 überlappt in der Draufsicht in der Richtung 117. Zugleich sind die erste Polysilizium-Leiterbahn 111 und die zweite Polysilizium-Leiterbahn 115 im Wesentlichen parallel zueinander angeordnet. Jedoch sind beliebige Anordnungen der zweiten Polysilizium-Leiterbahn 115 zu der ersten Polysilizium-Leiterbahn 111 in der Draufsicht in der Richtung 117 bei einem Chip gemäß einem weiteren Ausführungsbeispielen der vorliegenden Erfindung denkbar, so dass die erste Polysilizium-Leiterbahn 111 und die zweite Polysilizium-Leiterbahn 115 auch nicht parallel zueinander angeordnet sein können. Denkbar wäre auch bei einem Chip gemäß einem weiteren Ausführungsbeispiel der vorliegenden Erfindung ein horizontaler Versatz der ersten Polysilizium-Leiterbahn 111 zu der zweiten Polysilizium-Leiterbahn 115.
  • Bei den Bauelementen 101, 161, 171, 181, 191, 201, 211 auf einem Chip gemäß einem Ausführungsbeispiel der vorliegenden Erfindung sind die aktiven Bereiche 103, 105 und die Polysilizium-Leiterbahnen 111, 115 durch die STI von dem Substrat 102 elektrisch getrennt. Denkbar ist jedoch bei einem Chip gemäß einem weiteren Ausführungsbeispiel der vorliegenden Erfindung beliebige Materialien oder Schichten einzusetzen, um den Funktionsbereich 103, 105, 111, 115 von dem Substrat 102 elektrisch zu trennen.
  • Bei den obigen Bauelementen 11, 101, 161, 171, 181, 191, 201, 211 ist die Isolationsschicht 17b während einem Erzeugen einer sich horizontal erstreckenden Schicht aus einem isolierenden Material in dem Chip erzeugt worden. Alternativ hierzu könnte die Isolationsschicht 17b auch dadurch hergestellt werden, dass die vertikale Kontakt-Struktur 13, 15, 19, 21, 23, 63, 73, 75, 83, 92 bzw. das leitende Material der vertikalen Kontakt-Strukturen teilweise abgetragen wird, und in einem sich so ausbildenden Grabenbereich anschließend eine Isolationsschicht auf dem verbleibenden leitenden Material aufgebracht wird, auf der danach wiederum ein leitendes Material aufgebracht wird. Jedoch sind beliebige Verfahren zur Herstellung der Isolationsschicht in der Dummykontakt-Struktur hierzu Alternativen.
  • Bei den Bauelementen 101, 161, 171, 181, 191 könnten der erste aktive Bereich 103 oder der zweite aktive Bereich 105 eine derartige Breite in einer Richtung parallel zu den Polysilizium-Leiterbahnen 111, 115 aufweisen, so dass neben den vertikalen Kontakt-Strukturen 122, 123, 175, 183, 192 parallel zu den Polysilizium-Leiterbahnen 111, 115 die Dummykontakt-Struktur 129 bzw. eine Mehrzahl von Dummykontakt-Strukturen von 129 angeordnet werden kann, wobei die Dummykontakt-Struktur 129 bzw. die Mehrzahl der Dummykontakt-Strukturen sich bis zu dem ersten aktiven Bereich 103 oder dem zweiten aktiven Bereich 105 erstreckt. Anders ausgedrückt kann die Dummy-Kontakt-Struktur 129 dann so zu der vertikalen Kontakt-Struktur angeordnet werden, dass die Dummy-Kontakt-Struktur 129 und die vertikale Kontakt-Struktur auf einer Linie senkrecht zu der vertikalen Richtung 117 und parallel zu der ersten Polysiliziumleiterbahn 111 oder der zweiten Polysiliziumleiterbahn 115 angeordnet sind.
  • Des weiteren könnte auch bei einem Chip gemäß einem weiteren Ausführungsbeispiel der vorliegenden Erfindung bei dem Transistor 101 die untere Leiterbahn-Kontakt-Struktur 119 durch die Dummykontakt-Struktur 129 ersetzt sein, und eine der Dummykontakt-Strukturen 129, die sich bis zu der zweiten Polysilizium-Leiterbahn 115 erstrecken, durch eine durchgehend mit elektrisch leitendem Material gefüllte vertikale Kontakt-Struktur ersetzt sein. In dem so aufgebauten Transistor könnte ähnlich einer Funktionsweise wie bei einer Flash-Zelle mittels des Fowler-Northeim-Effekts oder des Channel-Hot-Electron-Effekts (Channel-Hot-Electron-Effekt = Kanal-Heißer-Elektronen Effekt) über eine Einstellung eines Potentials an der sich bis zu der zweiten Polysilizium-Leiterbahn 115 erstreckenden vertikalen Kontakt-Struktur eine Ladung in der ersten Polysilizium-Leiterbahn 111 erzeugt werden.
  • Die so in der ersten Polysilizium-Leiterbahn 111 erzeugte Ladung und das von ihr hervorgerufene elektrische Feld könnte dann z. B. einen Stromfluss in dem aktiven Bereich 103 oder dem aktiven Bereich 105 beeinflussen. Besonders vorteilhaft wäre an einer derartigen Modifizierung des Transistors 101, dass die Programmierung bzw. die Einstellung der Ladung in der ersten Polysilizium-Leiterbahn 111 bereits bei der Fertigung des Chips gemäß einem weiteren Ausführungsbeispiel der vorliegenden Erfindung erfolgen könnte, was einem möglichen Angreifer ein Nachvollziehen der auf dem Chip gemäß einem weiteren Ausführungsbeispiel der vorliegenden Erfindung implementierten Schaltungsfunktionalität zusätzlich erschweren würde.
  • Bezugszeichenliste
    • 11
    Kontakt-Struktur-Anordnung
    13
    erste vertikale Kontakt-Struktur
    15
    zweite vertikale Kontakt-Struktur
    17
    Dummykontakt-Struktur
    13A
    oberes Ende der ersten Kontakt-Struktur
    13B
    unteres Ende der ersten Kontakt-Struktur
    17a
    oberer Kontaktbereich
    17b
    Isolationsschicht
    17c
    unterer Kontaktbereich
    17A
    oberes Ende des Dummykontakt-Struktur
    17B
    unteres Ende der Dummykontakt-Struktur
    50
    Transistor-Struktur
    51
    Substrat
    53
    aktiver Bereich
    55
    Gate-Oxid
    57
    Gateelektrode
    59
    erster vertikaler Anschlusskontakt
    61
    zweiter vertikaler Anschlusskontakt
    63
    Steuerkontakt
    101
    Transistor mit einer Direktkontaktierung
    102
    Substrat
    103
    erster aktiver Bereich
    103a
    erster Teilbereich des ersten aktiven Bereichs
    103b
    zweiter Teilbereich des ersten aktiven Bereichs
    103c
    dritter Teilbereich des ersten aktiven Bereichs
    105
    zweiter aktiver Bereich
    105a
    erster Teilbereich des zweiten aktiven Bereichs
    105b
    zweiter Teilbereich des zweiten aktiven Bereichs
    105c
    dritter Teilbereich des zweiten aktiven Bereichs
    107
    erstes Gate-Oxid
    109
    zweites Gate-Oxid
    111
    erste Polysilizium-Leiterbahn
    111a
    erster Teilbereich der ersten Polysilizium-Leiterbahn
    111b
    zweiter Teilbereich der ersten Polysilizium-Leiterbahn
    111c
    dritter Teilbereich der ersten Polysiliziumleiter-Leiterbahn 111
    113
    isolierende Schicht
    115
    zweite Polysilizium-Leiterbahn
    117
    Blickrichtung
    119
    untere Leiterbahn-Kontakt-Struktur
    121
    erste vertikale Kontakt-Struktur
    123
    zweite vertikale Kontakt-Struktur
    125
    Richtung eines Stromflusses in dem aktiven Bereichs
    127
    Richtung eines Stromflusses beim Einstellen des Potentials
    129
    vertikale Dummykontakt-Struktur
    131
    weitere vertikale Kontakt-Struktur
    151
    Transistor mit NVM-Zellen ähnlicher Struktur
    161
    Transistor mit Durchkontaktierung zu der untersten Polyschicht und einem Stromfluss in dem ersten aktiven Bereich
    163
    obere vertikale Leiterbahn-Kontakt-Struktur
    165
    Ausnehmung in der isolierenden Schicht
    171
    Transistor mit Durchkontaktierung zu der untersten Polyschicht und einem Stromfluss in dem zweiten aktiven Bereich
    173
    dritte vertikale Kontakt-Struktur
    175
    vierte vertikale Kontakt-Struktur
    177
    Richtung des Stromflusses in dem zweiten aktiven Bereich
    181
    Transistor mit Gate-Kontaktierung über den ersten aktiven Bereich
    183
    fünfte vertikale Kontakt-Struktur
    185
    Richtung eines Stromflusses bei der Potentialeinstellung des ersten aktiven Bereichs
    191
    Ohmscher Widerstand mit Stromführung durch den zweiten aktiven Bereich
    192
    sechste vertikale Kontakt-Struktur
    201
    weiterer Ohmscher Widerstand
    203
    Ausnehmung in der isolierenden Schicht
    205
    Stromfluss durch den weiteren Ohmschen Widerstand
    211
    Kondensator
    213
    Stromfluss beim Laden bzw. Entladen des Kondensators
    L13
    erste Kontakt-Struktur-Länge
    L15
    zweite Kontakt-Struktur-Länge
    L17
    Dummykontakt-Struktur-Länge
    t17a
    Dicke des oberen Kontaktbereich
    t17b
    Dicke der Isolationsschicht
    t17c
    Dicke des unteren Kontaktbereichs

Claims (22)

  1. Chip mit einer Chipebene, mit folgenden Merkmalen: einem Funktionsbereich (103, 105, 111, 115), der folgende Merkmale aufweist: einen ersten aktiven Bereich (103) und einen zweiten aktiven Bereich (105), der von dem ersten aktiven Bereich (103) beabstandet ist; eine erste Leiterbahn (111), die den ersten (103) und den zweiten aktiven Bereich (105) kreuzt, wobei zwischen dem ersten aktiven Bereich (103) und/oder dem zweiten aktiven Bereich (105) und der ersten Leiterbahn (111) eine erste isolierende Schicht (107, 109) angeordnet ist; und eine zweite Leiterbahn (115), die über der ersten Leiterbahn (111) angeordnet ist, wobei eine zweite isolierende Schicht (113) zwischen der zweiten Leiterbahn (115) und der ersten Leiterbahn (111) angeordnet ist; wobei ein Verhältnis einer vertikalen Dicke der zweiten isolierenden Schicht (113) zu einer vertikalen Dicke der ersten Leiterbahn (111) in einem Bereich unterhalb 0,5 liegt und die erste isolierende Schicht eine Gate-Oxid-Schicht ist, einer Mehrzahl von bezüglich der Chipebene vertikalen Kontakt-Strukturen (13, 15; 119, 121, 123, 163, 173, 175, 183, 192), die den ersten aktiven Bereich (103), den zweiten aktiven Bereich (105), die erste Leiterbahn (111) oder die zweite Leiterbahn (115) kontaktieren, wobei die vertikalen Kontakt-Strukturen ein leitfähiges Material enthalten; und mindestens einer vertikalen Dummy-Kontakt-Struktur (17; 129), die sich vertikal in den Funktionsbereich (103, 105, 111, 115) bis zu dem ersten aktiven Bereich (103), dem zweiten aktiven Bereich (105), der ersten Leiterbahn (111) oder der zweiten Leiterbahn (115) erstreckt, und die ein elektrisch leitfähiges Material und eine Isolationsschicht (17b) aufweist, wobei die Isolationsschicht (17b) so ausgebildet ist, dass ein Stromfluss von einem oberen Ende (17A) der Dummy-Kontakt-Struktur (17) zu dem Funktionsbereich (103, 105, 111, 115) unterbunden ist; wobei der erste aktive Bereich und der zweite aktive Bereich jeweils Kontaktierungen aufweisen, die entweder als Kontakt-Struktur oder als Dummy-Kontakt-Struktur ausgebildet sind, und wobei mit der ersten Leiterbahn, der zweiten Leiterbahn, dem ersten aktiven Bereich und/oder dem zweiten aktiven Bereich ein funktionelles Bauelement des Chips implementiert ist.
  2. Chip gemäß Anspruch 1, bei dem die Dummy-Kontakt-Struktur (17; 129) folgendes Merkmal aufweist: einen ersten Bereich (17c) des leitfähigen Materials, der mit dem Funktionsbereich (103, 105, 111, 115) leitfähig verbunden ist, und einen zweiten Bereich (17a) des leitfähigen Materials, der auf der Isolationsschicht (17b) angeordnet ist, und durch die Isolationsschicht (17b) von dem ersten Bereich (17c) elektrisch isoliert ist.
  3. Chip gemäß Anspruch 1, bei dem die Isolationsschicht (17b) auf dem Funktionsbereich (103, 105, 111, 115) angeordnet ist, und den Funktionsbereich (103, 105, 111, 115) zumindest teilweise bedeckt, und das leitfähige Material auf einer dem Funktionsbereich (103, 105, 111, 115) abgewandten Seite der Isolationsschicht (17b) angeordnet ist.
  4. Chip gemäß einem der Ansprüche 1 bis 3, bei dem das leitfähige Material der vertikalen Dummy-Kontakt-Struktur (17; 129) zu dem leitfähigen Material der vertikalen Kontakt-Strukturen (13, 15; 119, 121, 123, 163, 173, 175, 183, 192) identisch ist.
  5. Chip gemäß einem der Ansprüche 1 bis 4, bei dem eine horizontale Abmessung der vertikalen Dummy-Kontakt-Struktur (17; 129) zu einer horizontalen Abmessung der vertikalen Kontakt-Strukturen (13, 15; 119, 121, 123, 163, 173, 175, 183, 192) innerhalb einer Toleranz von 10% gleich ist.
  6. Chip gemäß einem der Ansprüche 1 bis 5, bei dem die Isolationsschicht (17b) ein Phosphor-Silikatglas-Material oder ein Tetra-Ethyl-Ortho-Silikat-Material aufweist.
  7. Chip gemäß einem der Ansprüche 1 bis 6, bei dem die vertikale Dummy-Kontakt-Struktur (17; 129) parallel zu der vertikalen Kontakt-Struktur (13, 15; 119, 121, 123, 163, 175, 183, 192) angeordnet ist.
  8. Chip gemäß einem der Ansprüche 1 bis 7, bei dem die vertikalen Kontakt-Strukturen (13, 15; 119, 121, 123, 163, 173, 175, 183, 192) und die vertikale Dummy-Kontakt-Struktur (17; 129) jeweils eine Zylinderform aufweisen.
  9. Chip gemäß einem der Ansprüche 1 bis 8, bei dem die vertikalen Kontakt-Strukturen eine erste vertikale Kontakt-Struktur (119), die sich bis zu der ersten Leiterbahn (111) erstreckt, von der zweiten Leiterbahn (115) beabstandet ist und einen Gate-Kontakt eines Transistors (101) darstellt, der durch den Funktionsbereich implementiert wird, eine zweite vertikale Kontakt-Struktur (123), die sich bis zu dem ersten oder zweiten aktiven Bereich (103, 105) erstreckt, von der ersten Kontakt-Struktur (119) und der ersten Leiterbahn (111) beabstandet ist und einen Source/Drain-Kontakt des Transistors darstellt, und eine dritte vertikale Kontakt-Struktur (125) aufweisen, die sich bis zu dem ersten oder zweiten aktiven Bereich (103, 105) erstreckt, von der ersten Kontakt-Struktur (119) und der ersten Leiterbahn (111) beabstandet ist und einen weiteren Source/Drain-Kontakt des Transistors darstellt; und bei dem die mindestens eine Dummy-Kontakt-Struktur eine erste Dummy-Kontakt-Struktur (129), die sich bis zu der ersten Leiterbahn (111) oder der zweiten Leiterbahn (115) erstreckt und von der anderen Leiterbahn (111, 115) beabstandet ist, und eine zweite Dummy-Kontakt-Struktur (129) umfasst, die sich bis zu dem ersten aktiven Bereich (103) oder dem zweiten aktiven Bereich (105) erstreckt.
  10. Chip gemäß Anspruch 9, mit einer dritten Dummy-Kontakt-Struktur (129), die von der ersten Dummy-Kontakt-Struktur (129) und der Leiterbahn (111, 115) zu der sich die erste Dummy-Kontakt-Struktur (129) erstreckt, beabstandet ist und sich bis zu der anderen Leiterbahn (111, 115) erstreckt.
  11. Chip gemäß einem der Ansprüche 9 bis 10, bei dem die erste Leiterbahn (111) in einen ersten Teilbereich (111a), einen zweiten Teilbereich (111b) und einen dritten Teilbereich (111c) untergliedert ist; wobei in Aufsicht in einer Richtung (117) vertikal zu der Chipebene der zweite Teilbereich (111b) der ersten Leiterbahn (111) mit der zweiten Leiterbahn (115) überlappt, der erste Teilbereich (111a) an einem ersten Ende der ersten Leiterbahn (111) nicht mit der zweiten Leiterbahn (115) überlappt, und der dritte Teilbereich (111c) der ersten Leiterbahn (111) nicht mit der zweiten Leiterbahn (115) überlappt und sich bis zu einem dem ersten Ende der ersten Leiterbahn (111) abgewandten zweiten Ende der ersten Leiterbahn (111) erstreckt; wobei sich die erste vertikale Kontakt-Struktur (119) bis zu dem dritten Teilbereich (111c) der ersten Leiterbahn (111) erstreckt und die erste vertikale Dummy-Kontakt-Struktur (129) sich bis zu dem ersten Teilbereich (111a) der ersten Leiterbahn (111) erstreckt.
  12. Chip gemäß einem der Ansprüche 9 bis 11, bei dem die zweite isolierende Schicht (113) so durchgehend zwischen der ersten Leiterbahn (111) und der zweiten Leiterbahn (115) angeordnet ist, dass die erste Leiterbahn (111) von der zweiten Leiterbahn (115) getrennt ist.
  13. Chip gemäß Anspruch 12, bei dem die erste Leiterbahn (111) und die zweite Leiterbahn (115) die Elektroden eines Kondensators bilden.
  14. Chip gemäß einem der Ansprüche 1 bis 8, bei dem die vertikalen Kontakt-Strukturen eine erste vertikale Kontakt-Struktur (163), die sich bis zu der zweiten Leiterbahn (115) erstreckt, und einen Gate-Kontakt eines Transistors (161, 171) darstellt, der durch den Funktionsbereich implementiert wird, eine zweite vertikale Kontakt-Struktur (173), die sich bis zu dem ersten oder zweiten aktiven Bereich (103, 105) erstreckt, von der ersten Kontakt-Struktur (119) und der ersten Leiterbahn (111) beabstandet ist, und einen Source/Drain-Kontakt des Transistors darstellt, und eine dritte vertikale Kontakt-Struktur (175) aufweisen, die sich bis zu dem ersten oder zweiten aktiven Bereich (103, 105) erstreckt, von der ersten Kontakt-Struktur (119) und der ersten Leiterbahn (111) beabstandet ist und einen weiteren Source/Drain-Kontakt des Transistors darstellt; bei dem die mindestens eine Dummy-Kontakt-Struktur eine erste Dummy-Kontakt-Struktur (129), die sich entweder bis zu der ersten Leiterbahn (111) oder bis zu der zweiten Leiterbahn (115) erstreckt und von der anderen Leiterbahn (111, 115) beabstandet ist, und eine zweite Dummy-Kontakt-Struktur (129) umfasst, die sich bis zu dem ersten aktiven Bereich (103) oder dem zweiten aktiven Bereich (105) erstreckt, wobei die zweite isolierende Schicht (113) eine Ausnehmung (165) aufweist, so dass die erste Leiterbahn (111) und die zweite Leiterbahn (115) über die Ausnehmung (165) in der zweiten isolierenden Schicht (113) elektrisch verbunden sind.
  15. Chip gemäß Anspruch 14, bei dem die zweite Leiterbahn (115) ein erstes Ende und ein dem ersten Ende abgewandtes zweites Ende aufweist, wobei die Ausnehmung in der zweiten isolierenden Schicht (113) in einem Bereich der zweiten Leiterbahn (115) an die zweite Leiterbahn (115) angrenzt, der weniger als das 0,3-fache eines Abstands zwischen dem ersten Ende und dem zweiten Ende der zweiten Leiterbahn (115) von dem ersten Ende der zweiten Leiterbahn (115) oder dem zweiten Ende der zweiten Leiterbahn (115) beabstandet ist.
  16. Chip gemäß einem der Ansprüche 1 bis 8, wobei zwischen dem ersten aktiven Bereich (103) und der ersten Leiterbahn (111) die erste isolierende Schicht (109) nicht angeordnet ist, so dass der erste aktive Bereich (103) mit der ersten Leiterbahn (111) verbunden ist; und wobei die vertikalen Kontakt-Strukturen eine erste vertikale Kontakt-Struktur (183), die sich bis zu dem ersten aktiven Bereich (103, 105) erstreckt und einen Gate-Kontakt eines Transistors (181) darstellt, der durch den Funktionsbereich implementiert wird, eine zweite vertikale Kontakt-Struktur (173), die sich bis zu dem zweiten aktiven Bereich (103, 105) erstreckt, von der ersten Kontakt-Struktur (183) beabstandet ist und einen Source/Drain-Kontakt des Transistors darstellt, und eine dritte vertikale Kontakt-Struktur (185) aufweisen, die sich bis zu dem zweiten aktiven Bereich (103, 105) erstreckt, von der ersten Kontakt-Struktur (119) beabstandet ist und einen weiteren Source/Drain-Kontakt des Transistors darstellt; und bei dem die mindestens eine Dummy-Kontakt-Struktur eine erste Dummy-Kontakt-Struktur (129), die sich bis zu einer der ersten Leiterbahn (111) oder der zweiten Leiterbahn (115) erstreckt, und von der anderen Leiterbahn (111, 115) beabstandet ist, und eine zweite Dummy-Kontakt-Struktur (129) umfasst, die sich bis zu dem ersten aktiven Bereich (103) oder dem zweiten aktiven Bereich (105) erstreckt.
  17. Chip gemäß Anspruch 16, bei dem die zweite isolierende Schicht (113) so zwischen der ersten Leiterbahn (111) und der zweiten Leiterbahn (115) angeordnet ist, dass die erste Leiterbahn (111) vollständig von der zweiten Leiterbahn (115) getrennt ist.
  18. Chip gemäß einem der Ansprüche 1 bis 8, wobei zwischen dem zweiten aktiven Bereich (105) die erste isolierende Schicht (109) nicht angeordnet ist, so dass der zweite aktive Bereich (103, 105) mit der ersten Leiterbahn (111) verbunden ist, wobei die vertikalen Kontakt-Strukturen eine erste vertikale Kontakt-Struktur (119), die sich bis zu der ersten Leiterbahn (111) erstreckt, und einen ersten Kontakt eines ohmschen Widerstands (191) darstellt, der durch den Funktionsbereich implementiert wird, und eine zweite vertikale Kontakt-Struktur (192) aufweist, die sich bis zu dem zweiten aktiven Bereich (103, 105) erstreckt, von der ersten Kontakt-Struktur (183) beabstandet ist, und einen zweiten Kontakt des ohmschen Widerstands darstellt, und bei dem die mindestens eine Dummy-Kontakt-Struktur eine erste Dummy-Kontakt-Struktur (129), die sich bis zu der ersten Leiterbahn (111) oder der zweiten Leiterbahn (115) erstreckt und von der anderen Leiterbahn (111, 115) beabstandet ist, und eine zweite Dummy-Kontakt-Struktur (129) umfasst, die sich bis zu dem ersten aktiven Bereich (103) oder dem zweiten aktiven Bereich (105) erstreckt.
  19. Chip gemäß einem der Ansprüche 1 bis 8, bei dem die zweite isolierende Schicht (113) eine Ausnehmung (203) aufweist,, so dass die erste Leiterbahn (111) über die Ausnehmung (203) mit der zweiten Leiterbahn (115) elektrisch verbunden ist, wobei die vertikalen Kontakt-Strukturen eine erste vertikale Kontakt-Struktur (119), die sich bis zu der ersten Leiterbahn (111) erstreckt und einen ersten Kontakt eines ohmschen Widerstands (201) darstellt, der durch den Funktionsbereich implementiert wird, und eine zweite vertikale Kontakt-Struktur (163) aufweisen, die sich bis zu der zweiten Leiterbahn (115) erstreckt, von der ersten Kontakt-Struktur (119) beabstandet ist, und einen zweiten Kontakt des ohmschen Widerstands darstellt, und bei dem die mindestens eine Dummy-Kontakt-Struktur eine erste Dummy-Kontakt-Struktur (129), die sich bis zu der ersten Leiterbahn (111) oder der zweiten Leiterbahn (115) erstreckt, und von der anderen Leiterbahn (111, 115) beabstandet ist, und eine zweite Dummy-Kontakt-Struktur (129) umfasst, die sich bis zu dem ersten aktiven Bereich (103) oder dem zweiten aktiven Bereich (105) erstreckt.
  20. Chip gemäß einem der Ansprüche 1 bis 8, bei dem die vertikalen Kontakt-Strukturen eine erste vertikale Kontakt-Struktur (119), die sich bis zu der ersten Leiterbahn (111) erstreckt, und einen ersten Kontakt eines Kondensators (211) darstellt, der durch den Funktionsbereich implementiert wird, und eine zweite vertikale Kontakt-Struktur (163) aufweisen, die sich bis zu der zweiten Leiterbahn (115) erstreckt, von der ersten Kontakt-Struktur (119) beabstandet ist und einen zweiten Kontakt des Kondensators darstellt, und bei dem die mindestens ein Dummy-Kontakt-Struktur eine erste Dummy-Kontakt-Struktur (129), die sich bis zu der ersten Leiterbahn (111) oder der zweiten Leiterbahn (115) erstreckt und von der anderen Leiterbahn (111, 115) beabstandet ist, und eine zweite Dummy-Kontakt-Struktur (129) umfasst, die sich bis zu dem ersten aktiven Bereich (103) oder dem zweiten aktiven Bereich (105) erstreckt.
  21. Chip nach einem der vorhergehenden Ansprüche, bei dem der erste aktive Bereich (103) und der zweite aktive Bereich (105) auf beiden Seiten der ersten Leiterbahn (111) jeweils zwei Kontaktierungen aufweisen, die entweder als Kontakt-Strukturen oder als Dummy-Kontakt-Strukturen ausgebildet sind.
  22. Chip nach einem der vorhergehenden Ansprüche, bei dem die erste Leiterbahn (111) und die zweite Leiterbahn (115) jeweils zwei Kontaktierungen aufweisen; die entweder als Kontakt-Strukturen oder als Dummy-Kontakt-Strukturen ausgebildet sind.
DE102006039877A 2006-08-25 2006-08-25 Chip mit einer vertikalen Dummy-Kontakt-Struktur Expired - Fee Related DE102006039877B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102006039877A DE102006039877B4 (de) 2006-08-25 2006-08-25 Chip mit einer vertikalen Dummy-Kontakt-Struktur
US11/845,338 US7939946B2 (en) 2006-08-25 2007-08-27 Chip with a vertical contact structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102006039877A DE102006039877B4 (de) 2006-08-25 2006-08-25 Chip mit einer vertikalen Dummy-Kontakt-Struktur

Publications (2)

Publication Number Publication Date
DE102006039877A1 DE102006039877A1 (de) 2008-03-13
DE102006039877B4 true DE102006039877B4 (de) 2011-03-31

Family

ID=39046925

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102006039877A Expired - Fee Related DE102006039877B4 (de) 2006-08-25 2006-08-25 Chip mit einer vertikalen Dummy-Kontakt-Struktur

Country Status (2)

Country Link
US (1) US7939946B2 (de)
DE (1) DE102006039877B4 (de)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19713173C2 (de) * 1997-03-27 2001-02-15 Siemens Ag ROM-Speicher
EP1193758A1 (de) * 2000-10-02 2002-04-03 STMicroelectronics S.r.l. Entschlüsselung erschwerende Kontakte
EP1202353A1 (de) * 2000-10-27 2002-05-02 STMicroelectronics S.r.l. Masken-programmiertes ROM und dessen Herstellungsverfahren
WO2002059967A2 (en) * 2001-01-24 2002-08-01 Hrl Laboratories, Llc Integrated circuits protected against reverse engineering and method for fabricating the same using vias without metal terminations
DE69715472T2 (de) * 1997-06-13 2003-04-30 Tomasz Kowalski Herstellungsverfahren für einen integrierten schaltkreis und der damit hergetellte integrierte schaltkreis
DE10221657A1 (de) * 2002-05-15 2003-11-27 Infineon Technologies Ag Informationsmatrix
DE10335813A1 (de) * 2003-08-05 2005-03-17 Infineon Technologies Ag IC-Chip mit Nanowires
US7008873B2 (en) * 2002-05-14 2006-03-07 Hrl Laboratories, Llc Integrated circuit with reverse engineering protection

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5835396A (en) * 1996-10-17 1998-11-10 Zhang; Guobiao Three-dimensional read-only memory
US6670642B2 (en) * 2002-01-22 2003-12-30 Renesas Technology Corporation. Semiconductor memory device using vertical-channel transistors
US6919637B2 (en) * 2002-09-30 2005-07-19 Intel Corporation Interconnect structure for an integrated circuit and method of fabrication

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19713173C2 (de) * 1997-03-27 2001-02-15 Siemens Ag ROM-Speicher
DE69715472T2 (de) * 1997-06-13 2003-04-30 Tomasz Kowalski Herstellungsverfahren für einen integrierten schaltkreis und der damit hergetellte integrierte schaltkreis
EP1193758A1 (de) * 2000-10-02 2002-04-03 STMicroelectronics S.r.l. Entschlüsselung erschwerende Kontakte
US6528885B2 (en) * 2000-10-02 2003-03-04 Stmicroelectronics S.R.L. Anti-deciphering contacts
EP1202353A1 (de) * 2000-10-27 2002-05-02 STMicroelectronics S.r.l. Masken-programmiertes ROM und dessen Herstellungsverfahren
WO2002059967A2 (en) * 2001-01-24 2002-08-01 Hrl Laboratories, Llc Integrated circuits protected against reverse engineering and method for fabricating the same using vias without metal terminations
US7008873B2 (en) * 2002-05-14 2006-03-07 Hrl Laboratories, Llc Integrated circuit with reverse engineering protection
DE10221657A1 (de) * 2002-05-15 2003-11-27 Infineon Technologies Ag Informationsmatrix
DE10335813A1 (de) * 2003-08-05 2005-03-17 Infineon Technologies Ag IC-Chip mit Nanowires

Also Published As

Publication number Publication date
US7939946B2 (en) 2011-05-10
DE102006039877A1 (de) 2008-03-13
US20080048341A1 (en) 2008-02-28

Similar Documents

Publication Publication Date Title
DE4219854C2 (de) Elektrisch löschbare und programmierbare Halbleiterspeichereinrichtung und ein Verfahren zur Herstellung derselben
DE10146013B4 (de) Halbleitervorrichtungsherstellungsverfahren
DE10104082C2 (de) Halbleiterspeichervorrichtung mit einer auf einer Oberfläche von Dotierstoffdiffusionszonen gebildeten Silizidschicht und deren Herstellungsverfahren
DE60132152T2 (de) Herstellungsverfahren von einem randlosen Kontakt auf Bitleitungskontaktstutzen mit einer Ätzstopschicht
DE19533709A1 (de) Nicht-flüchtige Halbleiterspeichervorrichtung und Herstellungsverfahren derselben
DE102008047616A1 (de) Halbleitervorrichtung mit Speicherknoten an aktiven Regionen und Verfahren zum Herstellen derselben
DE102018118440A1 (de) Einmalig programmierbarer Speicher unter Verwendung einer Ruptur der Gate-Isolierung
DE10065852A1 (de) Halbleitervorrichtung umfassend einen Überbrückungskondensator mit einem Aufbau zur Erleichterung automatischer Konstruktion sowie Halbleitervorrichtung-Anordnungsverfahren
DE102013100042A1 (de) Halbleitervorrichtung, Halbleitersystem, und Verfahren zur Herstellung der Halbleitervorrichtung
DE19824209A1 (de) Halbleitervorrichtung
DE10109174A1 (de) Verfahren zum Strukturentwurf von integrierten Halbleiterschaltungen und Vorrichtung zur Durchführung desselben
EP0596975B1 (de) Kompakte halbleiterspeicheranordnung und verfahren zu deren herstellung
DE19822523A1 (de) Nichtflüchtiger Halbleiterspeicher und Verfahren zu dessen Herstellung
DE19740950A1 (de) Halbleiterspeicher und Verfahren zum Herstellen desselben
DE102006021758B4 (de) Dünnschicht-Transistor-Array, elektrostatikentladungs-Schutzeinrichtung davon und Verfahren zu seiner Herstellung
DE102013224060B4 (de) Erschweren von optischem Reverse Engineering
EP2912687B1 (de) Individualisierte spannungsversorgung von bauelementen integrierter schaltungen als schutzmassnahme gegen seitenkanalangriffe
DE102006039877B4 (de) Chip mit einer vertikalen Dummy-Kontakt-Struktur
DE19906292C1 (de) Elektrische Teststruktur auf einem Halbleitersubstrat und Testverfahren
EP0221351A1 (de) Integrierte Halbleiterschaltung mit einem elektrisch leitenden Flächenelement
DE19549486C2 (de) Festwert-Speicherzellenanordnung und Verfahren zu deren Herstellung
DE10057806B4 (de) Ferroelektrische Speicheranordnung und Verfahren zu ihrer Herstellung
DE10058782B4 (de) Verfahren zum Herstellen einer Kondensatoranordnung
DE10245533A1 (de) Teststruktur zum Bestimmen eines Dotierbereiches eines Elektrodenanschlusses zwischen einem Grabenkondensator und einem Auswahltransistor in einem Speicherzellenfeld
DE10134101B4 (de) Integrierter Halbleiterspeicher und Herstellungsverfahren

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R020 Patent grant now final
R020 Patent grant now final

Effective date: 20110817

R082 Change of representative
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee