DE19713173C2 - ROM-Speicher - Google Patents

Description

Die Erfindung betrifft einen ROM-Speicher, ein Verfahren zur Herstellung eines ROM-Speichers und ein Verfahren zum Betrieb eines ROM-Speichers, bei dem eine selektierte Zelle des ROM- Speichers ausgelesen wird.

ROM-Speicher, die eine feste vorgegebene Information enthal­ ten, werden in großem Umfang in Computern, Druckern und in allen Arten von elektronischen Geräten eingesetzt. ROM- Speicher werden überwiegend in MOS-Technologie hergestellt, wobei die Informationen in der Regel durch die Anordnung oder das Weglassen eines einzelnen Transistors wiedergegeben wird. Die üblichen Speicherkonzepte basieren auf dem LOCOS-ROM, dem Depletion-ROM, wobei zwischen NAND-ROM und NOR-ROM unter­ schieden wird, dem Kontaktloch-ROM und einer Reihe anderer Typen, die in "Semiconductor Memories, B. Prince, John Wiley & Sons, B. G. Teubner, Stuttgart, 2. Auflage" beschrieben sind. Diesen Speicherkonzepten ist gemeinsam, daß sie planar auf dem Siliziumsubstrat aufgebaut sind. Ausgehend von der kleinsten realisierbaren Strukturbreite, auch feature-size f genannt, hat die kleinstmögliche Zelle demnach einen Flächen­ bedarf von 4f².

Aus DE 42 05 044 ist ein Masken-ROM und ein Verfahren zu des­ sen Herstellung bekannt. Die Speicherung von Information er­ folgt mittels Tunnelkontakten, welche planar in einer Spei­ cherebene angeordnet sind und Signalleitungen an Kreuzungs­ stellen elektrisch miteinander verbinden. Entsprechend den gespeicherten Daten ist ein Tunneloxidfilm an der jeweiligen Kreuzungsstelle vorhanden oder nicht, alternativ kann ein Tunneloxidfilm mit unterschiedlicher Schichtdicke zur Spei­ cherung der Daten vorgesehen sein. Die Daten werden über ei­ nen Tunnelstrom erfaßt.

In US 4,233,671 ist ein programmierbarer ROM-Speicher (PROM) beschrieben, bei welchem zur Informationsspeicherung wahlwei­ se Kreuzungsbereiche von Leitungsbahnen mit einem Laser be­ strahlt werden. An den bestrahlten Stellen werden Dioden er­ zeugt, welche die Leitungsbahnen elektrisch miteinander ver­ binden.

Schließlich ist aus IBM Technical Disclosure Bulletin, Vol. 27, No. 7A, Dec. 1984, S. 3874 bis 3875 ein ROM-Speicher be­ kannt, bei welchem die Informationsspeicherung mittels MOS- Kapazitäten, die an den Kreuzungsstellen der Leitungsbahnen in einer Speicherebene vorgesehen sind, erfolgt.

Der Erfindung liegt die Aufgabe zugrunde, einen ROM- Speicher zu schaffen, der eine besonders hohe Speicherdichte ermöglicht und besonders einfach aufgebaut ist. Darüber hin­ aus liegt der Erfindung die Aufgabe zugrunde, ein Verfahren zur Herstellung eines solchen ROM-Speichers zu schaffen. Wei­ terhin liegt der Erfindung die Aufgabe zugrunde, ein Verfah­ ren zum Betrieb eines solchen ROM-Speichers zu schaffen.

Diese Aufgabe wird durch den ROM-Speicher gemäß Patentan­ spruch 1, durch das Verfahren zur Herstellung eines ROM- Speichers gemäß Patentanspruch 11 sowie durch das Verfahren zum Betrieb eines ROM-Speichers gemäß Patentanspruch 17 ge­ löst.

Weitere vorteilhafte Ausführungsformen, Ausgestaltungen und Aspekte der vorliegenden Erfindung ergeben sich aus den Un­ teransprüchen, der Beschreibung und den beiliegenden Zeich­ nungen.

Die Erfindung löst die Aufgabe dadurch, daß der ROM-Speicher Leitungsbahnen in Leitungsbahnebenen aufweist, daß sich die Leitungsbahnen einer Ebene mit den Leitungsbahnen einer be­ nachbarten Ebene in Kreuzungsbereichen kreuzen und daß in den Kreuzungsbereichen zur Darstellung logischer Zustände jeweils ein elektrischer Kontakt oder kein elektrischer Kontakt zwi­ schen den sich kreuzenden Leitungsbahnen benachbarter Ebenen vorhanden ist. Die hierbei erzeugte Speicherzelle hat ebenso wie die bekannten ROM-Speicherzellen eine Zellengröße von 4f². Durch die Verwendung von mehreren Ebenen können mehrere Speicherzellen übereinander aufgebaut werden. Werden Lei­ tungsbahnen in drei Ebenen angeordnet, so können zwischen diesen zwei Zellen übereinander aufgebaut werden, so daß sich die effektive Zellenfläche als (4/2)f² ergibt. Bei vier Lei­ tungsbahnebenen sind drei Zellebenen möglich, so daß die ef­ fektive Zellfläche dann (4/3)f² beträgt. Dementsprechend füh­ ren fünf Leitungsbahnebenen zu einer effektiven Zellfläche von f². Daher ist es bevorzugt, wenn mindestens drei Lei­ tungsbahnebenen vorgesehen sind. Durch die erfindungsgemäße Lösung können wesentlich höhere Speicherdichten als bei den bisher bekannten ROM-Speichern erreicht werden.

In einer bevorzugten Ausführungsform sind Leitungsbahnen aus Metall aufgebaut. Dies hat den Vorteil, daß von den tech­ nischen Erfahrungen auf dem Gebiet der Multilagen-Metalli­ sierung profitiert werden kann. Die Leitungsbahnen bestehen dabei bevorzugt aus Aluminium oder einer Aluminium-Kupfer- Legierung. In einer anderen bevorzugten Ausführungsform sind die Leitungsbahnen aus Polysilizium aufgebaut. Dies hat den Vorteil, daß verschiedene Vorprozeßschritte, wie z. B. das Herstellen eines Tunneloxids, thermisch oder durch einen Ra­ pid-Thermal-Annealing-Prozeß erfolgen kann. Insbesondere kann auch eine Kombination von Leitungsbahnen aus Metall und Lei­ tungsbahnen aus Polysilizium günstig sein, wobei besonders bevorzugt die abwechselnde Schichtung von einer Ebene mit Leitungsbahnen aus Metall und einer Ebene mit Leitungsbahnen aus Polysilizium ist.

Die elektrischen Kontakte sind günstigerweise als Kontaktlö­ cher mit einem Tunnelkontakt, auch als VIA-Tunnelkontakt be­ zeichnet, ausgebildet. Eine solche Ausbildung der elektri­ schen Kontakte ermöglicht ein einfaches Verfahren zum Ausle­ sen der Speicherzellen. Bevorzugt ist dabei, daß die VIA- Tunnelkontakte ein Tunneloxid auf der unteren Leitungsbahne­ bene und einen VIA-Plug aufweisen. Der VIA-Plug wird bevor­ zugt aus Wolfram oder Aluminium hergestellt.

Die Leitungsbahnen benachbarter Ebenen kreuzen sich bevorzugt unter einem Winkel von 90°. Für bestimmte Anwendungen sind auch andere Ausrichtungen der Leitungsbahnen denkbar, jedoch resultiert aus einem von 90° abweichenden Winkel ein höherer Flächenbedarf. Zwischen den Leitungsbahnen und den Leitungs­ bahnebenen ist günstigerweise ein Intermetalloxid angeordnet. Hier wird bevorzugt TEOS-Oxid (Tetra-Ethyl-Ortho-Silikat) verwendet.

Erfindungsgemäß wird die Aufgabe zur Schaffung eines Herstel­ lungsverfahrens dadurch gelöst, daß eine Metallschicht abge­ schieden wird, daß eine Fototechnik zur Strukturierung der Metallebene in Leitungsbahnen durchgeführt wird, daß eine entsprechende Ätzung der Metallebene durchgeführt wird, daß ein Interpolydielektrikum abgeschieden wird, daß ein CMP- Verfahren (Chemical Mechanical Polishing) angewendet wird, um die Oberfläche zu glätten, daß eine Fototechnik und eine an­ schließende Ätzung zur Erzeugung von Kontaktlöchern durchge­ führt wird, daß ein Tunneloxid in den Kontaktlöchern auf den Leitungsbahnen erzeugt wird, daß die Kontaktlöcher aufgefüllt werden, daß die vorausgegangenen Schritte mindestens einmal wiederholt werden und daß abschließend eine oberste Metall­ schicht abgeschieden und strukturiert wird. Mit diesem erfin­ dungsgemäßen Verfahren wird ein erfindungsgemäßer ROM- Speicher mit metallischen Leitungsbahnen hergestellt. Bei diesem Verfahren können die auf dem Gebiet der Multilagen- Metallisierung gewonnenen Kenntnisse und Erfahrungen einge­ setzt und angewendet werden. Dies gilt insbesondere für das CMP-Verfahren, durch das es möglich geworden ist, nahezu planare Oberflächen herzustellen, wodurch es wiederum möglich wird, eine Mehrzahl von Metallebenen übereinander abzuschei­ den. Die eigentliche Information, die in dem ROM-Speicher ge­ speichert wird, ist in der Fototechnik zur VIA-Ätzung enthal­ ten. Durch diese Ätzung wird festgelegt, welche Kreuzungs­ punkte einen elektrischen Kontakt erhalten und welche nicht. Ein elektrischer Kontakt kann dabei für die logische Informa­ tion 1 und kein elektrischer Kontakt für die logische Infor­ mation 0 stehen.

Das Tunneloxid wird bevorzugt mit einem CVD-Verfahren (Chemical Vapor Deposition) abgeschieden. Dabei ist darauf zu achten, daß das Tunneloxid mit hoher Qualität und gleichmäßig abgeschieden wird.

Zur Herstellung eines erfindungsgemäßen ROM-Speichers wird ein weiteres Verfahren angegeben, bei dem eine Polysilizium­ schicht abgeschieden wird, eine Fototechnik zur Strukturie­ rung der Polysiliziumschicht in Leitungsbahnen durchgeführt wird, eine entsprechende Ätzung der Polysiliziumschicht durchgeführt wird, ein Interpolydielektrikum abgeschieden wird, ein CMP-Verfahren angewendet wird, um die Oberfläche zu glätten, eine Fototechnik und eine anschließende Ätzung zur Erzeugung von Kontaktlöchern durchgeführt wird, ein Tunne­ loxid in den Kontaktlöchern auf den Leitungsbahnen erzeugt wird, die Kontaktlöcher aufgefüllt werden, die vorhergehenden Schritte mindestens einmal wiederholt werden und abschließend eine Metallschicht abgeschieden und strukturiert wird.

Bei der Ätzung zur Erzeugung der Kontaktlöcher muß ein guter Ätzstopp auf dem darunterliegenden Polysilizium mit einer be­ sonders glatten Oberfläche des Polysiliziums erreicht werden. Das Tunneloxid wird dann bevorzugt durch thermische Oxidation hergestellt. In einer anderen Ausführungsform wird RTP (Rapid Thermal Processing zur Herstellung des Tunneloxids durchge­ führt.

In einer Weiterbildung der beiden vorgeschlagenen erfindungs­ gemäßen Verfahren werden diese miteinander kombiniert, so daß der gesamte Mehrlagen-VIA-Tunnel-ROM-Speicher sowohl Metall­ bahnen als auch Polysiliziumbahnen aufweist.

Ein erfindungsgemäßes Verfahren zum Betrieb eines ROM- Speichers, bei dem eine selektierte Zelle des ROM-Speichers ausgelesen wird, wird dadurch erreicht, daß an eine Leitungs­ bahn der selektierten Zelle die Spannung V1 angelegt wird, daß an die andere Leitungsbahn der selektierten Zelle die Spannung V3 angelegt wird, daß an alle anderen Leitungsbahnen die Spannung V2 angelegt wird, und daß die Spannung V1 klei­ ner als die Spannung V2 und die Spannung V2 kleiner als die Spannung V3 ist. Dadurch fällt am Tunneloxid der selektierten Zelle die Spannung V3 - V1 ab, die so groß sein muß, daß ein auslesbarer Strom hervorgerufen wird.

Die Spannung V2 beträgt in einer bevorzugten Ausführungsform 0 V. Günstigerweise wird die Spannung V1 mit -2 V und die Spannung V3 mit +2 V gewählt.

Nachfolgend wird die Erfindung anhand eines in der Zeichnung dargestellten bevorzugten Ausführungsbeispiels weiter erläu­ tert. Im einzelnen zeigen die schematischen Darstellungen in:

Fig. 1 einen Querschnitt durch einen Teil eines erfindungsgemäßen ROM-Speichers;

Fig. 2 eine Draufsicht auf einen Teil eines erfin­ dungsgemäßen ROM-Speichers;

Fig. 3 eine schematische Darstellung eines Teils ei­ ner Zellebene; und

Fig. 4 eine Darstellung einer Lesekennlinie.

In dem in Fig. 1 wiedergegebenen schematischen Aufbau des Mehrlagen-VIA-Tunnel-ROM-Speichers sind vier Leitungsbahnebe­ nen dargestellt. Durch die Leitungsbahnebenen 1, 2, 3 und 4 werden drei Speicherebenen 5, 6, 7 realisiert, die jeweils zwischen den Leitungsbahnebenen angeordnet sind. Die Lei­ tungsbahnen in der untersten Leitungsbahnebene 1 verlaufen senkrecht zur Zeichenebene, während die Leitungsbahnen der darüberliegenden Leitungsbahnebene 2 parallel zur Zeichenebe­ ne verlaufen, so daß sich die Leitungsbahnen der benachbarten Ebenen unter einem Winkel von 90° kreuzen. Der hier darge­ stellte Querschnitt verläuft durch einen Kreuzungsbereich, wobei in diesen Kreuzungsbereichen entweder Kontaktlöcher 11, 12 hergestellt worden sind oder nicht. So sind in der Zell­ ebene 5, die zwischen den Leitungsbahnebenen 1 und 2 angeord­ net ist, zwei Kontaktlöcher 11, 12 vorgesehen. Demgegenüber ist in den Zellebenen 6 und 7 jeweils nur ein Kontaktloch vorgesehen. In den Kontaktlöchern wird auf die untere Lei­ tungsbahn ein Tunneloxid 8 aufgebracht und der verbleibende Raum bis zur darüberliegenden Leitungsbahnebene mit einem VIA- Plug 9 aufgefüllt. Diese VIA-Plugs 9 bestehen aus Wolfram oder Aluminium oder einer Legierung davon. Auch Kupfer kann hier zum Einsatz kommen.

Bei der Herstellung wird zunächst eine erste Metallschicht abgeschieden und mit Hilfe einer Fototechnik und einem nach­ folgenden Ätzprozeß so strukturiert, daß Leitungsbahnen 1 entstehen. Danach wird ein Intermetalloxid 10 abgeschieden, wobei bevorzugt TEOS verwendet wird. Dieses Intermetalloxid 10 füllt die Räume zwischen den Leitungsbahnen 1 der unter­ sten Metallschicht auf und bildet eine gleichmäßige Schicht oberhalb der untersten Leitungsbahnen. Mit Hilfe eines che­ misch-mechanischen Polierprozesses (CMP) wird die Oberfläche des Intermetalloxids 10 planarisiert. Dadurch ist es möglich, weitere Schichtfolgen darauf aufzubringen. Zunächst wird je­ doch mit einer weiteren Fototechnik die Kontaktloch- oder VIA-Ätzung vorbereitet. Die bei dieser Fototechnik verwendete Maske enthält die eigentlichen Informationen, die in dem ROM- Speicher gespeichert werden. In der in Fig. 1 dargestellten untersten Zellebene 5 werden zwei Kontaktlöcher 11, 12 er­ zeugt, die jeweils einen logischen Zustand repräsentieren. In der darüberliegenden Zellebene 6 wird nur auf der rechten Seite ein Kontaktloch erzeugt und in der obersten Zellebene 7 wird nur auf der linken Seite ein Kontaktloch erzeugt. Beim Herstellungsprozeß der untersten Zellebene 5 wird nach der Ätzung der Kontaktlöcher durch Chemical-Vapor-Deposition ein Tunneloxid 8 in den Kontaktlöchern 11, 12 abgeschieden. Hier­ bei ist auf gute Prozeßbedingungen zu achten, da eine hohe Qualität und eine gleichmäßige Stärke des Tunneloxids für die Funktion des Speichers von großer Bedeutung sind. Die Kon­ taktlöcher 11, 12 werden dann nach Abscheiden des Tunneloxids 8 mit einen VIA-Plug 9 aufgefüllt. Hierfür werden bevorzugt Aluminium und Wolfram verwendet. Darauf wird die nächste Me­ tallebene abgeschieden, aus der wiederum mit einer Fototech­ nik Leitungsbahnen in einer Leitungsbahnebene 2 gebildet wer­ den, die vorzugsweise unter einem Winkel von 90° zu den Lei­ tungsbahnen der Leitungsbahnebene 1 verlaufen. Die Verfah­ rensschritte, die bei der Herstellung der Zellebene 5 ange­ wendet worden sind, wiederholen sich bei der Herstellung der nächsten Zellebenen.

Anstelle von metallischen Leitungsbahnen ist es auch möglich, Polysiliziumleitungsbahnen zu verwenden. Das Herstellungsver­ fahren unterscheidet sich insoweit, als bei der VIA-Ätzung auf einen guten Ätzstopp auf der unteren Polysiliziumschicht geachtet werden muß, um eine möglichst planare Oberfläche zur Aufbringung des Tunneloxids zu haben. Das Tunneloxid kann dann durch thermische Oxidation oder durch Rapid Thermal Processing hergestellt werden.

In Fig. 2 ist eine Draufsicht auf einen Ausschnitt eines er­ findungsgemäßen ROM-Speichers dargestellt. Die unteren Lei­ tungsbahnen 1 verlaufen senkrecht zu den darüberliegenden Leitungsbahnen 2. Die Leitungsbahnen werden mit einer Foto­ technik hergestellt und weisen daher die kleinstmögliche Breite, nämlich die feature-size f auf. In den Kreuzungsbe­ reichen der übereinander liegenden Leitungsbahnen 1 und 2 werden die elektrischen Kontakte hergestellt. Gestrichelt ist eine Zelle 13 eingezeichnet, deren Abmessungen 2f × 2f betra­ gen, so daß sich die Fläche als 4f² ergibt.

In Fig. 3 ist eine Zellebene schematisch dargestellt. Die vertikalen Linien entsprechen den Leitungsbahnen der Lei­ tungsbahnebene 1 und die horizontalen Linien entsprechen den Leitungsbahnen der Leitungsbahnebene 2. In den Kreuzungsbe­ reichen ist durch Kreise 14 angedeutet, daß in den so gekenn­ zeichneten Kreuzungsbereichen ein VIA-Tunnelkontakt herge­ stellt worden ist, der eine EINS repräsentiert. Ein fehlender VIA-Kontakt, der durch einen fehlenden Kreis am Kreuzungs­ punkt dargestellt ist, repräsentiert eine NULL. Soll nun eine bestimmte Zelle ausgelesen werden, so kann dies durch Anlegen bestimmter Spannungen an die jeweiligen Leitungsbahnen er­ reicht werden. Im vorliegenden Beispiel soll der mit dem schwarzen Kreis 15 markierte Kreuzungspunkt ausgelesen wer­ den. An diesem Kreuzungspunkt befindet sich ein VIA- Tunnelkontakt. An die zu der selektierten Zelle gehörige ho­ rizontale Leitungsbahn wird eine Spannung V1 angelegt, wäh­ rend an die zu der selektierten Zelle gehörende vertikale Leitungsbahn eine Spannung V3 angelegt wird. An alle anderen Leitungsbahnen wird die Spannung V2 angelegt. Diese beträgt günstiger Weise 0 V. V1 beträgt -2 V und liegt damit unter­ halb von V2 und V3 beträgt +2 V und liegt damit oberhalb von V2. Am Tunneloxid 8 der selektierten Zelle (mit dem schwarzen Kreis 15) fällt daher die Spannung V3 - V1 ab. Die nicht se­ lektierten Zellen innerhalb der gleichen horizontalen Lei­ tungsbahn sehen die Spannung V2 - V1, während die nicht se­ lektierten Zellen innerhalb der gleichen vertikalen Leitungs­ bahn die Spannung V3 - V2 sehen. Alle übrigen Zellen, an de­ nen jeweils die Spannung V2 an der horizontalen und an der vertikalen Leitungsbahn anliegt, sehen überhaupt keine Span­ nung. Die Dicke des Tunneloxids und das elektrische Feld über dem Tunneloxid müssen so gewählt sein, daß nur durch die se­ lektierte Zelle ein Strom fließt. Im vorliegenden Beispiel bedeutet das, daß die Einsatzspannung zwischen 2 und 4 V lie­ gen muß, da an der selektierten Zelle die Spannung V3 - V1, also 4 V anliegt während an den übrigen Zellen der gleichen Leitungsbahn entweder die Spannung V3 - V2 oder V2 - V1 von jeweils 2 V anliegen. In Fig. 4 ist eine dementsprechende Le­ sekennlinie dargestellt, bei der der durch die Zelle fließen­ de Strom (in beliebigen Einheiten) über die Spannung über dem Tunnelkontakt in Volt aufgetragen ist. Der Lesestrom setzt bei einer Schwellenspannung von +3 V oder -3 V ein, so daß sich bei den Spannungen V2 - V3 oder V2 - V1 noch kein Lese­ strom ergibt. Liegt jedoch an der selektierten Zelle die Spannung V3 - V1 an, so fließt der mit dem schwarzen Punkt gekennzeichnete Lesestrom 16. Da die Tunnelcharakteristik sehr steil ist, kann mit relativ kleinen Spannungen gearbei­ tet werden. Bei typischen Auslesezeiten von 10 nsec und einem Auslesestrom von 50 µA kann der Auslesevorgang 2 . 10¹² mal erfolgen, bevor 1 Coulomb Ladung durch den Kontakt geflossen ist. Um die Degradation des Tunneloxids möglichst gering zu halten, muß auf eine gute Qualität des Tunneloxids geachtet werden.

Bezugszeichenliste

1-4

Leitungsbahnebenen

5-7

Zellebenen

8

Tunneloxid

9

VIA-Plug

10

Intermetalloxid

11

,

12

Kontaktlöcher

13

Zelle

14

Kreise

15

schwarzer Kreis

16

Lesestrom

Claims (19)

1. ROM-Speicher mit Leitungsbahnen in Leitungsbahnebenen (2), die mit den Leitungsbahnen der benachbarten Leitungs­ bahnebenen (1, 3) in Kreuzungsbereichen kreuzen, und bei dem in den Kreuzungsbereichen zur Darstellung logischer Zustände jeweils entweder ein elektrischer Kontakt oder kein elektri­ scher Kontakt zwischen den sich kreuzenden Leitungsbahnen be­ nachbarter Leitungsbahnebenen (1, 2), (2, 3), (3, 4) vorhan­ den ist, dadurch gekennzeichnet, daß die Leitungsbahnen in mindestens drei Leitungsbahnebenen (1, 2, 3) vorgesehen sind.

2. ROM-Speicher nach Anspruch 1, dadurch gekennzeichnet, daß die Leitungsbahnen aus Metall aufgebaut sind,

3. ROM-Speicher nach Anspruch 2, dadurch gekennzeichnet, daß die Leitungsbahnen Aluminium aufweisen.

4. ROM-Speicher nach Anspruch 1, dadurch gekennzeichnet, daß die Leitungsbahnen aus Polysilizium aufgebaut sind.

5. ROM-Speicher nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die elektrischen Kontakte VIA-Tunnelkontakte sind.

6. ROM-Speicher nach Anspruch 5, dadurch gekennzeichnet, daß die VIA-Tunnelkontakte ein Tunneloxid (8) auf der unteren Leitungsbahnebene (1, 2, 3) und einen VIA-Plug (9) aufweisen.

7. ROM-Speicher nach Anspruch 6, dadurch gekennzeichnet, daß der VIA-Plug (9) Wolfram aufweist.

8. ROM-Speicher nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß zwischen den Leitungsbahnen und den Leitungsbahnebenen (1, 2, 3, 4) ein Intermetalloxid (10) angeordnet ist.

9. ROM-Speicher nach Anspruch 8, dadurch gekennzeichnet, daß als Intermetalloxid (10) TEOS vorgesehen ist.

10. ROM-Speicher nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß sich die Leitungsbahnen unter einem Winkel von 90° kreu­ zen.

11. Verfahren zur Herstellung eines ROM-Speichers nach An­ spruch 2, dadurch gekennzeichnet,

• a) daß eine Metallschicht abgeschieden wird,
• b) daß eine Fototechnik zur Strukturierung der Metallschicht in Leitungsbahnen durchgeführt wird,
• c) daß eine entsprechende Ätzung der Metallschicht durchge­ führt wird,
• d) daß ein Interpolydielektrikum abgeschieden wird,
• e) daß ein CMP-Verfahren angewendet wird, um die Oberfläche zu glätten,
• f) daß eine Fototechnik und eine anschließende Ätzung zur Er­ zeugung von Kontaktlöchern (11) durchgeführt wird,
• g) daß ein Tunneloxid (8) in den Kontaktlöchern (11) auf den Leitungsbahnen erzeugt wird,
• h) daß die Kontaktlöcher (11) mit einem VIA-Plug (9) aufge­ füllt werden,
• i) daß eine weitere Metallschicht abgeschieden und struktu­ riert wird,
• j) daß die Schritte d) bis i) mindestens einmal wiederholt werden.

12. Verfahren nach Anspruch 11, dadurch gekennzeichnet, daß das Tunneloxid (8) durch CVD-Abscheidung erzeugt wird.

13. Verfahren zur Herstellung eines ROM-Speichers nach An­ spruch 4, dadurch gekennzeichnet,

• a) daß eine Polysiliziumschicht abgeschieden wird,
• b) daß eine Fototechnik zur Strukturierung der Polysilizium­ schicht in Leitungsbahnen durchgeführt wird,
• c) daß eine entsprechende Ätzung der Polysiliziumschicht durchgeführt wird,
• d) daß ein Interpolydielektrikum abgeschieden wird,
• e) daß ein CMP-Verfahren angewendet wird, um die Oberfläche zu glätten,
• f) daß eine Fototechnik und eine anschließende Ätzung zur Er­ zeugung von Kontaktlöchern (11) durchgeführt wird,
• g) daß ein Tunneloxid (8) in den Kontaktlöchern (11) auf den Leitungsbahnen erzeugt wird,
• h) daß die Kontaktlöcher (11) mit einem VIA-Plug (9) aufge­ füllt werden,
• i) daß eine weitere Polysiliziumschicht abgeschieden und strukturiert wird,
• j) daß die Schritte d) bis i) mindestens einmal wiederholt werden.

14. Verfahren nach Anspruch 13, dadurch gekennzeichnet, daß das Tunneloxid (8) durch thermische Oxidation hergestellt wird.

15. Verfahren nach Anspruch 13, dadurch gekennzeichnet, daß das Tunneloxid (8) durch Rapid Thermal Processing herge­ stellt wird.

16. Verfahren nach einem der Ansprüche 11 bis 15, dadurch gekennzeichnet, daß als Interpolydielektrikum TEOS verwendet wird.

17. Verfahren zum Betrieb eines ROM-Speichers nach einem der Ansprüche 1 bis 10, bei dem eine selektierte Zelle des ROM- Speichers ausgelesen wird, dadurch gekennzeichnet,
daß an eine Leitungsbahn der selektierten Zelle die Spannung V1 angelegt wird,
daß an die andere Leitungsbahn der selektierten Zelle die Spannung V3 angelegt wird,
daß an alle andere Leitungsbahnen die Spannung V2 angelegt wird, und
daß die Spannung V1 kleiner ist als die Spannung V2 und die Spannung V2 kleiner ist als die Spannung V3.

18. Verfahren nach Anspruch 17, dadurch gekennzeichnet, daß die Spannung V2 0 V beträgt.

19. Verfahren nach einem der Ansprüche 17 oder 18, dadurch gekennzeichnet, daß die Spannung V1 -2 V und die Spannung V3 +2 V beträgt.