DE10339770A1 - FBGA-Anordnung - Google Patents

FBGA-Anordnung Download PDF

Info

Publication number
DE10339770A1
DE10339770A1 DE10339770A DE10339770A DE10339770A1 DE 10339770 A1 DE10339770 A1 DE 10339770A1 DE 10339770 A DE10339770 A DE 10339770A DE 10339770 A DE10339770 A DE 10339770A DE 10339770 A1 DE10339770 A1 DE 10339770A1
Authority
DE
Germany
Prior art keywords
substrate
chip
substrates
fbga
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE10339770A
Other languages
English (en)
Other versions
DE10339770B4 (de
Inventor
Jochen Dipl.-Ing. Thomas
Jürgen Dr.-Ing. Grafe
Ingo Wennemuth
Minka Dr.-Ing. Gospodinova-Daltcheva
Maksim Kuzmenka
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Polaris Innovations Ltd
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10339770A priority Critical patent/DE10339770B4/de
Priority to US10/927,952 priority patent/US7023097B2/en
Publication of DE10339770A1 publication Critical patent/DE10339770A1/de
Application granted granted Critical
Publication of DE10339770B4 publication Critical patent/DE10339770B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06136—Covering only the central area of the surface to be connected, i.e. central arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Abstract

Die Erfindung betrifft eine FBGA-Anordnung, bestehend aus einem Substrat, auf dem wenigstens ein Chip face-down chipgebondet ist, das eine zentrale Reihe von Bondpads aufweist, die durch einen Bondkanal im Substrat über Drahtbrücken mit Kontaktinseln (Landing Pads) auf dem Substrat verbunden sind, das seinerseits mit in einem Array angeordneten Lötbällen zur Kontaktierung mit Leiterplatten versehen ist und wobei die Kontaktinseln und die Lötbälle über eine Umverdrahtung des Substrates miteinander verbunden sind. Durch die Erfindung soll eine FBGA-Anordnung geschaffen werden, welche die Center Pad Row Trechnologie unterstützt und gleichzeitig niedrige elektrische Parasitäten aufweist. Erreicht wird das dadurch, dass wenigstens zwei Substrate (1, 2) vorgesehen sind, dass die Substrate (1, 2) substratweise jeweils mit Bondkanälen (3, 4) unterschiedlicher Abmessungen, einen mehrstufigen Bondkanal bildend, versehen sind, wobei die Bondkanäle (3) im ballseitigen Substrat (2) größere Abmessungen aufweisen als die im chipseitigen Substrat (1).

Description

  • Die Erfindung betrifft eine FBGA-Anordnung, bestehend aus einem Substrat, auf dem wenigstens ein Chip face-down chipgebondet ist, das eine zentrale Reihe von Bondpads aufweist, die durch einen Bondkanal im Substrat über Drahtbrücken mit Kontaktinseln (Landing Pads) auf dem Substrat verbunden sind, das seinerseits mit in einem Array angeordneten Lötbällen zur Kontaktierung mit Leiterplatten versehen ist und wobei die Kontaktinseln und die Lötbälle über eine Umverdrahtung des Substrates miteinander verbunden sind.
  • Nach dem derzeitigen Stand der Technik bestehen SGRAM-Produkte aus Chips mit einer peripheren Anordnung von Bondpads, d.h. die Bondpads sind entlang der Außenkanten des Chips angeordnet, sowie einem Gehäuse in der traditionellen face-up Technologie. Das bedeutet, die Chips sind mit der aktiven Seite nach oben auf ein Substrat gebondet. Zur elektrischen Kontaktierung verbinden Drahtbrücken die Bondpads auf dem Chip mit den Kontaktinseln auf dem Substrat auf der Chipseite. Das Substrat ist weiterhin auf der dem Chip gegenüber liegenden Seite mit Lötbällen versehen, die über eine Umverdrahtung im Substrat mit den Kontaktinseln verbunden sind. Um dies realisieren zu können, werden Mehrlagensubstrate eingesetzt. Derartige Häusungen werden u.a. auch als FBGA-Anordnung (Fine Pitch Ball Grid Array) bezeichnet.
  • Berechnungen der Chipdesigner haben nun gezeigt, dass die periphere Anordnung der Bondpads für DDR3 SGRRMS und vergleichbare Bauelemente wegen der hohen Taktrate von 800 MHz und wegen der Signallaufzeiten nicht mehr realisierbar ist.
  • Darüber hinaus werden deutlich geringere Signal- und Versorgungsinduktivitäten als nach dem derzeitigen Standard notwendig.
  • Um diese Probleme zu umgehen, wird eine Anordnung der Bondpads entlang der Chipmittenachse (Center Pad Row) erforderlich. Eine derartige Anordnung der Bondpads ist jedoch bei SGRAM-Produkten wegen der hohen Padanzahl schwierig zu realisieren. Bei derartigen Produkten steigt die Padanzahl auf über 130. Daraus resultiert die Forderung nach einer neuen Gehäusetechnologie.
  • Eine solche Gehäusetechnologie müsste die Center Pad Row unterstützen und gleichzeitig niedrige elektrische Parasitäten (geringe Signallaufzeiten, geringe Signal- und Versorgungsinduktivität) aufweisen. Darüber hinaus muss eine hohe Anzahl von Bondpads möglich sein.
  • Die derzeit realisierte Plattform-Technologie BOC-BSP (Board on Chip – Backside Protection, also ein Chipsize Package (Häusung etwa in Chipgröße) mit Rückseitenschutz) kann diese Anforderungen nicht erfüllen. Mit dem bisher verwendeten 1-Lagensubstrat können die Parasitäten nicht im erforderlichen Umfang angepasst werden.
    •
  • Der Erfindung liegt nunmehr die Aufgabe zugrunde, eine FBGA-Anordnung zu schaffen, mit der die im Stand der Technik aufgezeigten Nachteile überwunden werden können.
  • Die der Erfindung zugrunde liegende Aufgabenstellung wird bei einer FBGA-Anordnung der eingangs genannten Art dadurch gelöst, dass wenigstens zwei Substrate vorgesehen sind, dass die Substrate substratweise jeweils mit Bondkanälen unterschiedlicher Abmessungen, einen mehrstufigen Bondkanal bildend, versehen sind, wobei die Bondkanäle im ballseitigen Substrat größere Abmessungen aufweisen, als die im chipseitigen Substrat.
  • Mit der Erfindung werden verschiedene Drahtbondebenen geschaffen, so dass die Kontaktdichte auf der Substratseite erhöht, d.h. der Landingpadpitch reduziert werden kann. Daraus kann auf der Chipseite ebenfalls eine Reduzierung des Padpitches erreicht werden, so dass Chipfläche eingespart werden kann. Mit der Ausbildung von mehreren Ebenen auf der Substratseite wird eine leistungsoptimierte Verteilung der Versorgungs- und Datenleitungen auf dem Substrat ermöglicht.
  • Zu diesem Zweck weist jedes Substrat eine Cu-Verdrahtung auf, wobei die Cu-Verdrahtungen über Durchkontaktierungen miteinander verbunden sind.
  • In Fortführung der Erfindung sind die Bondkanäle der Substrate durch Kontaktinseln umgeben, die mit den Cu-Verdrahtungen des jeweiligen Substrates elektrisch verbunden sind.
  • Die Substrate sind durch Laminieren fest miteinander verbunden.
  • In einer weiteren Ausgestaltung der Erfindung werden die Drahtbrücken zwischen Chip und Substrat jeweils abwechselnd mit einer Kontaktinsel der unterschiedlichen Substratlagen verbunden. Daraus resultiert ein weiterer Vorteil der Erfindung, der darin liegt, dass die Drahtbrücken unterschiedliche Länge aufweisen und die jeweils kürzeren wesentlich stabiler sind und beim Molden nicht oder kaum bewegt werden. Dadurch wird die Kurzschlussgefahr im wesentlichen beseitigt.
  • Eine besondere Ausgestaltung der Erfindung ist dadurch ge kennzeichnet, dass eine Vielzahl von Substraten 1 – n vorgesehen sind, wobei die Abmessungen der Bondkanäle von unteren chipseitigen Substrat zum ballseitigen Substrat zunehmen. Der Substratpitch kann somit vervielfacht werden. (n = maximale Anzahl von Cu-Lagen)
  • Schließlich besteht die Möglichkeit, das dem Chip benachbarte Substrat auf der Chipseite mit einer zusätzlichen Cu-Lage zu versehen, die über die Durchkontaktierungen mit der übrigen Cu-Verdrahtung elektrisch verbunden ist. Diese zusätzliche Cu-Lage kann eine weitere Versorgungsebene bilden und/oder für Signalleitungen genutzt werden.
    •
  • Die Erfindung soll nachfolgend an einem Ausführungsbeispiel näher erläutert werden. In den zugehörigen Zeichnungen zeigen:
  • 1: eine Schnittdarstellung einer erfindungsgemäßen FBGA-Anordnung mit einem Zweiebenensubstrat;
  • 2: einen vergrößerten Ausschnitt aus 1;
  • 3: das FBGA-Substrat nach 1 mit einer dritten Cu-Ebene;
  • 4: ein mit Leitbahnen versehenes Substrat der zweiten Ebene;
  • 5: ein mit Bondkanälen und Leitbahnen versehenes Substrat der ersten Ebene;
  • 6: die Draufsicht auf die aufeinander laminierten Substrate der ersten und der zweiten Ebene;
  • 7: die laminierten Substrate nach 5 nach dem Einbringen der Bondkanäle in das zweite Substrat; und
  • 8: die laminierten Substrate nach dem Bohren der Kontaktlöcher und der Galvanisierung sowie dem Aufbringen des Lötstopplacks.
  • Wie aus den zugehörigen Zeichnungsfiguren ersichtlich ist, beinhaltet die Erfindung den Aufbau eines zweilagigen Substrates 1, 2 für die BOC-BSP-Technologie mit der Besonderheit, dass Bondkanäle 3, 4 in den Substraten 1, 2 vorgesehen sind, die eine unterschiedliche Geometrie aufweisen.
  • 1, 2 zeigt eine FBGA-Anordnung 5 bei der auf zwei aufeinander laminierten Substraten 1, 2 ein Chip 6 unter Zwischenlage eines Tapes 7 derart face-down gebondet ist, dass die Bondpads 8 in Center-Row-Anordnung über den Bondkanälen 3, 4 liegen.
  • Der Bondkanal 3 des unteren chipseitigen Substrates 1 ist enger ausgebildet, als der Bondkanal 4 des oberen ballseitigen Substrates 2, so dass eine Stufe entsteht. Am Rand jedes Bondkanales 3, 4 sind jeweils Kontaktinseln (Landing Pads) 9 angeordnet, die jeweils über Drahtbrücken 10 mit den Bondpads 8 auf dem Chip 6 elektrisch verbunden sind.
  • Durch die erfindungsgemäße stufenförmige Ausbildung des Bondkanales, der aus den übereinander liegenden Bonkanälen 3, 4 besteht, kann jede Lage einzeln gebondet werden.
  • Die Substrate 1, 2 sind jeweils mit einer Cu-Verdrahtung (Cu-Trace) 11, 12 versehen, die über Durchkontaktierungen 13 untereinander und mit Lötbällen 14 verbunden sind. Schließlich befindet sich auf der Außenseite des oberen ballseiti gen Substrates 2 zwischen den Lötballen 14 ein Lötstopplack 15 und in den Bondkanälen 3, 4 eine Vergussmasse 16 zum Schutz der Drahtbrücken 10.
  • Der Rückseitenschutz des Chips 6 wird durch einen Moldcompound 17 realisiert.
  • Durch die Verteilung der Kontaktinseln 9 auf zwei Ebenen wird der Padpitch auf dem Chip 6 effektiv verdoppelt. Demgegenüber ist die Padbreite auf dem Substrat nach dem Stand der Technik limitierend für den Bondpadpitch auf dem Chip. Dieser Bondpadpitch kann durch die Erfindung effektiv verdoppelt oder ggf. vervielfacht werden.
  • Ein weiterer Vorteil ist, dass der zweilagige Aufbau der Substrate 1, 2 eine Entflechtung der Datenleitungen und der Versorgungsleitungen erlaubt. So kann z.B. eine Ebene nur für Versorgungsleitungen aufgebaut werden. Dadurch werden Parasitäten der Versorgung erheblich reduziert. Neben der Versorgungsebene werden weitere Beiträge zur Verringerung der Induktivitäten ermöglicht durch breitere Leiterbahnen der Cu-Verdrahtung 11, 12 und durch eine kürzere Leitungsführung.
  • Letztere Vorteile können auch auf Signalleitungen ausgedehnt werden. Erste Simulationen zeigen einen Reduktionsfaktor von ca. 3 gegenüber den Induktivitäten, die mit der aus dem Stand der Technik verfügbaren BOC-Technologie erreicht werden. Die andere Ebene kann für Datensignale gemischt mit weiteren Versorgungsleitungen genutzt werden.
  • Die Beschaffenheit der Substrate 1, 2 für die BOC-Technologie ermöglicht sogar den Aufbau einer dritten Cu-Lage 18 bei Beibehaltung des Zweilagensubstrates (3). Diese dritte Cu-Lage 18 kann auf der Chipseite des unteren Substrates 1 realisiert werden, die im Herstellungsprozess ohnehin vorhanden ist und beim derzeitigen Status nach dem Stand der Technik entfernt und nicht kontaktiert wird.
  • Da bei der erfindungsgemäßen Lösung Kontaktlöcher (Via Holes) für die Durchkontaktierungen 13 vorhanden sind, kann auch die dritte Cu-Lage ohne Zusatzaufwand kontaktiert werden.
  • Diese dritte Cu-Lage kann eine weitere Versorgungsebene bilden und/oder für Signalleitungen genutzt werden.
  • Der Substrat-Herstellungsprozess soll nachfolgend anhand der 4–8 erläutert werden.
  • Grundsätzlich gibt es für die Herstellung des Zweilagensubstrates aus dem chipseitigen unteren Substrat 1 und dem ballseitigen oberen Substrat 2 zwei Möglichkeiten. Die einfachste Möglichkeit wäre, die Substrate 1 und 2 jeweils mit dem Bondkanal 3, 4 der erforderlichen Größe zu versehen und anschließend zu laminieren. Allerdings ist hier der Lötstopplack- und Galvanisierungsprozess schwierig zu handhaben.
  • Die andere Möglichkeit besteht darin, dass untere Substrat 1 mit breiten Bondkanälen 3 zu versehen (5) und dieses dann auf das ungeformte obere Substrat 2 (4) zu laminieren (6). Anschließend werden die schmale Bondkanäle 4 in das obere Substrat 2 eingearbeitet (7). Zum Schluss sind dann noch die Kontaktlöcher zu bohren, die Kontaktlöcher zu galvanisieren um die Durchkontaktierungen herzustellen und der Lötstopplack aufzubringen (8).
  • Grundsätzlich besteht auch die Möglichkeit, mehr als zwei Substrate vorzusehen. Beim Design muss dann eine ausreichen de Depopulierung der Ballmatrix vorgesehen werden, um die dann insgesamt größeren Bondkanalbreiten zu unterstützen. Das bedeutet, dass bei einer steigenden Anzahl von Substrat-Lagen mit wachsenden Bondkanalbreiten die Anzahl der depopulierten Reihen zunehmen muss. Auch bei diesen Mehrlagensubstraten beträgt die Anzahl der möglichen Kupferlagen n oder n+1, wobei n für die Anzahl der Substrat-Lagen steht.
  • Wie aus den 4 bis 8 ersichtlich ist, sind die Substrate 1, 2 aus Fertigungs- und Kostengründen für in diesem Fall jeweils 6 Chips vorgesehen, wobei eine Vereinzelung zu FBGA-Anordnungen nach der vollständige Montage erfolgt.
    • 1
    unteres chipseitiges Substrat
    2
    oberes ballseitiges Substrat
    3
    Bondkanal
    4
    Bondkanal
    5
    FBGA-Anordnung
    6
    Chip
    7
    Tape
    8
    Bondpad
    9
    Kontaktinsel
    10
    Drahtbrücke
    11
    Cu-Verdrahtung
    12
    Cu-Verdrahtung
    13
    Durchkontaktierung
    14
    Lötball
    15
    Lötstopplack
    16
    Vergussmasse
    17
    Moldcompound
    18
    Cu-Lage

Claims (7)

  1. FBGA-Anordnung, bestehend aus einem Substrat, auf dem wenigstens ein Chip face-down chipgebondet ist, das eine zentrale Reihe von Bondpads aufweist, die durch einen Bondkanal im Substrat über Drahtbrücken mit Kontaktinseln (Landig Pads) auf dem Substrat verbunden sind, das seinerseits mit in einem Array angeordneten Lötbällen zur Kontaktierung mit Leiterplatte versehen ist und wobei die Kontaktinseln und die Lötbälle über eine Umverdrahtung des Substrates miteinander verbunden sind, dadurch gekennzeichnet, dass wenigstens zwei Substrate (1, 2) vorgesehen sind, dass die Substrate (1, 2) substratweise jeweils mit Bondkanälen (3, 4) unterschiedlicher Abmessungen, einen mehrstufigen Bondkanal bildend, versehen sind, wobei die Bonkanäle (3) im ballseitigen Substrat (2) größere Abmessungen aufweisen, als die im chipseitigen Substrat (1).
  2. FBGA-Anordnung nach Anspruch 1, dadurch gekennzeichnet, dass jedes Substrat (1, 2) eine Cu-Verdrahtung (11, 12) aufweist, wobei die Cu-Verdrahtungen 11, 12) über Durchkontaktierungen (13) miteinander verbunden sind.
  3. FBGA-Anordnung nach den Ansprüchen 1 und 2, dadurch gekennzeichnet, dass die Bondkanäle (3, 4) der Substrate 1, 2 durch Kontaktinseln (9) umgeben sind, die mit den Cu-Verdrahtungen (11, 12) des jeweiligen Substrates (1, 2) elektrisch verbunden sind.
  4. FBGA-Anordnung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass die Substrate (1, 2) durch Laminieren fest miteinander verbunden sind.
  5. FBGA-Anordnung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass die Drahtbrücken (10) jeweils abwechselnd mit einer Kontaktinsel (8) des Substrates (1) oder (2) verbunden sind.
  6. FBGA-Anordnung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass eine Vielzahl von Substraten 1 – n vorgesehen sind, wobei die Abmessungen der Bondkanäle ausgehend vom unteren Substrat zum ballseitigen Substrat zunehmen.
  7. FBGA-Anordnung nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass das dem Chip (6) benachbarte Substrat (1) auf der Chipseite mit einer zusätzlichen Cu-Lage (18) versehen ist, die über die Durchkontaktierungen (13) mit der übrigen Cu-Verdrahtung (11, 12) elektrisch verbunden ist.
DE10339770A 2003-08-27 2003-08-27 Verfahren zum Herstellen einer FBGA-Anordnung Expired - Fee Related DE10339770B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE10339770A DE10339770B4 (de) 2003-08-27 2003-08-27 Verfahren zum Herstellen einer FBGA-Anordnung
US10/927,952 US7023097B2 (en) 2003-08-27 2004-08-27 FBGA arrangement

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10339770A DE10339770B4 (de) 2003-08-27 2003-08-27 Verfahren zum Herstellen einer FBGA-Anordnung

Publications (2)

Publication Number Publication Date
DE10339770A1 true DE10339770A1 (de) 2005-03-31
DE10339770B4 DE10339770B4 (de) 2007-08-30

Family

ID=34223210

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10339770A Expired - Fee Related DE10339770B4 (de) 2003-08-27 2003-08-27 Verfahren zum Herstellen einer FBGA-Anordnung

Country Status (2)

Country Link
US (1) US7023097B2 (de)
DE (1) DE10339770B4 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102010019597A1 (de) * 2010-05-05 2011-11-10 Albert-Ludwigs-Universität Freiburg Verfahren zum Herstellen einer Elektrodenstruktur sowie Elektrodenstruktur für eine neuronale Schnittstelle

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7061085B2 (en) * 2003-09-19 2006-06-13 Micron Technology, Inc. Semiconductor component and system having stiffener and circuit decal
US7466021B2 (en) * 2003-11-17 2008-12-16 Interconnect Portfolio, Llp Memory packages having stair step interconnection layers
TWI239583B (en) * 2004-05-12 2005-09-11 Siliconware Precision Industries Co Ltd Semiconductor package and method for fabricating the same
KR100587081B1 (ko) * 2004-06-30 2006-06-08 주식회사 하이닉스반도체 개선된 열방출 특성을 갖는 반도체 패키지
DE102005003390B4 (de) * 2005-01-24 2007-09-13 Qimonda Ag Substrat für ein FBGA-Halbleiterbauelement
US7456505B2 (en) * 2005-07-29 2008-11-25 Infineon Technologies Ag Integrated circuit chip and integrated device
KR100725517B1 (ko) * 2005-08-08 2007-06-07 삼성전자주식회사 본딩 패드와 볼 랜드가 복수 층에 형성된 다층 배선 기판및 이를 이용한 반도체 패키지 구조
KR100673965B1 (ko) * 2006-01-11 2007-01-24 삼성테크윈 주식회사 인쇄회로기판 및 반도체 패키지 제조방법
KR100935854B1 (ko) 2009-09-22 2010-01-08 테세라 리써치 엘엘씨 와이어 본딩 및 기준 와이어 본딩에 의해 제어되는 임피던스를 가진 마이크로전자 어셈블리
KR100950511B1 (ko) * 2009-09-22 2010-03-30 테세라 리써치 엘엘씨 와이어 본딩 및 도전성 기준 소자에 의해 제어되는 임피던스를 포함하는 마이크로전자 어셈블리
JP2010272680A (ja) * 2009-05-21 2010-12-02 Elpida Memory Inc 半導体装置
KR101614856B1 (ko) * 2009-10-12 2016-04-22 삼성전자주식회사 반도체 칩의 실장 기판, 이를 갖는 반도체 패키지 및 반도체 패키지의 제조 방법
KR101078741B1 (ko) * 2009-12-31 2011-11-02 주식회사 하이닉스반도체 반도체 패키지 및 이를 갖는 적층 반도체 패키지
US9136197B2 (en) 2010-09-16 2015-09-15 Tessera, Inc. Impedence controlled packages with metal sheet or 2-layer RDL
US8222725B2 (en) 2010-09-16 2012-07-17 Tessera, Inc. Metal can impedance control structure
US8786083B2 (en) 2010-09-16 2014-07-22 Tessera, Inc. Impedance controlled packages with metal sheet or 2-layer RDL
US8581377B2 (en) 2010-09-16 2013-11-12 Tessera, Inc. TSOP with impedance control
US8853708B2 (en) 2010-09-16 2014-10-07 Tessera, Inc. Stacked multi-die packages with impedance control
KR101061531B1 (ko) * 2010-12-17 2011-09-01 테세라 리써치 엘엘씨 중앙 콘택을 구비하며 접지 또는 배전을 개선한 적층형 마이크로전자 조립체
JP5801685B2 (ja) * 2011-10-24 2015-10-28 新光電気工業株式会社 配線基板、発光装置及び配線基板の製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6049129A (en) * 1997-12-19 2000-04-11 Texas Instruments Incorporated Chip size integrated circuit package
US6218731B1 (en) * 1999-05-21 2001-04-17 Siliconware Precision Industries Co., Ltd. Tiny ball grid array package
US6278616B1 (en) * 1998-07-07 2001-08-21 Texas Instruments Incorporated Modifying memory device organization in high density packages

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100430001B1 (ko) * 2001-12-18 2004-05-03 엘지전자 주식회사 다층기판의 제조방법, 그 다층기판의 패드 형성방법 및 그다층기판을 이용한 반도체 패키지의 제조방법
JP3527229B2 (ja) * 2002-05-20 2004-05-17 沖電気工業株式会社 半導体装置、半導体装置の実装方法、及び半導体装置のリペア方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6049129A (en) * 1997-12-19 2000-04-11 Texas Instruments Incorporated Chip size integrated circuit package
US6278616B1 (en) * 1998-07-07 2001-08-21 Texas Instruments Incorporated Modifying memory device organization in high density packages
US6218731B1 (en) * 1999-05-21 2001-04-17 Siliconware Precision Industries Co., Ltd. Tiny ball grid array package

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102010019597A1 (de) * 2010-05-05 2011-11-10 Albert-Ludwigs-Universität Freiburg Verfahren zum Herstellen einer Elektrodenstruktur sowie Elektrodenstruktur für eine neuronale Schnittstelle
DE102010019597B4 (de) * 2010-05-05 2014-05-28 Cortec Gmbh Verfahren zum Herstellen einer Elektrodenstruktur sowie Elektrodenstruktur für eine neuronale Schnittstelle

Also Published As

Publication number Publication date
US7023097B2 (en) 2006-04-04
US20050098870A1 (en) 2005-05-12
DE10339770B4 (de) 2007-08-30

Similar Documents

Publication Publication Date Title
DE10339770B4 (de) Verfahren zum Herstellen einer FBGA-Anordnung
DE4301915C2 (de) Mehrfachchip-Halbleitervorrichtung
DE10250538B4 (de) Elektronisches Bauteil als Multichipmodul und Verfahren zu dessen Herstellung
DE602004005760T2 (de) Halbleitervorrichtung
DE102005055761B4 (de) Leistungshalbleiterbauelement mit Halbleiterchipstapel in Brückenschaltung und Verfahren zur Herstellung desselben
DE102004049356B4 (de) Halbleitermodul mit einem internen Halbleiterchipstapel und Verfahren zur Herstellung desselben
DE102004001829A1 (de) Halbleitervorrichtung
DE10301512A1 (de) Verkleinertes Chippaket und Verfahren zu seiner Herstellung
DE19930308A1 (de) Multichipmodul mit Silicium-Trägersubstrat
DE10222678A1 (de) Halbleitervorrichtung
DE102008048420A1 (de) Chip-Anordnung und Verfahren zum Herstellen einer Chip-Anordnung
WO2003075347A2 (de) Elektronisches modul, nutzen mit zu vereinzelnden elektronischen modulen und verfahren zu deren herstellung
DE10231385A1 (de) Halbleiterchip mit Bondkontaktstellen und zugehörige Mehrchippackung
DE112012004185T5 (de) Leistungsmanagements-Anwendungen von Zwischenverbindungssubstraten
DE10154556A1 (de) Gestapelte Halbleiterbauelementestruktur
DE102006016345A1 (de) Halbleitermodul mit diskreten Bauelementen und Verfahren zur Herstellung desselben
DE102005001851A1 (de) Mehrchippackung und Herstellungsverfahren
DE10142119B4 (de) Elektronisches Bauteil und Verfahren zu seiner Herstellung
DE10125035A1 (de) Halbleiterbauteil
DE10251530A1 (de) Stapelanordnung eines Speichermoduls
DE10031952A1 (de) Mehrchip-Halbleitermodul und Herstellungsverfahren dafür
DE19747609A1 (de) Dünnfilmmehrschichtsubstrat und elektronische Vorrichtung
DE19830158C2 (de) Zwischenträgersubstrat mit hoher Verdrahtungsdichte für elektronische Bauelemente
DE19821916C2 (de) Halbleitereinrichtung mit einem BGA-Substrat
DE10302022A1 (de) Verkleinertes Chippaket und Verfahren zu seiner Herstellung

Legal Events

Date Code Title Description
ON Later submitted papers
OP8 Request for examination as to paragraph 44 patent law
8327 Change in the person/name/address of the patent owner

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

8364 No opposition during term of opposition
R081 Change of applicant/patentee

Owner name: INFINEON TECHNOLOGIES AG, DE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

R081 Change of applicant/patentee

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee