DE3047186C2 - Halbleiterplättchen mit redundanten Elementen - Google Patents

Halbleiterplättchen mit redundanten Elementen

Info

Publication number
DE3047186C2
DE3047186C2 DE3047186A DE3047186A DE3047186C2 DE 3047186 C2 DE3047186 C2 DE 3047186C2 DE 3047186 A DE3047186 A DE 3047186A DE 3047186 A DE3047186 A DE 3047186A DE 3047186 C2 DE3047186 C2 DE 3047186C2
Authority
DE
Germany
Prior art keywords
voltage
terminal
control signal
value
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE3047186A
Other languages
English (en)
Other versions
DE3047186A1 (de
Inventor
Nobuaki Kodaira Tokyo Ieda
Masafumi Mitaka Tokyo Tanimoto
Masato Tachikawa Tokyo Wada
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph & Telephone Public Corp Tokyo
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph & Telephone Public Corp Tokyo, Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph & Telephone Public Corp Tokyo
Publication of DE3047186A1 publication Critical patent/DE3047186A1/de
Application granted granted Critical
Publication of DE3047186C2 publication Critical patent/DE3047186C2/de
Expired legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/22—Apparatus or processes specially adapted for manufacturing resistors adapted for trimming
    • H01C17/26—Apparatus or processes specially adapted for manufacturing resistors adapted for trimming by converting resistive material
    • H01C17/265—Apparatus or processes specially adapted for manufacturing resistors adapted for trimming by converting resistive material by chemical or thermal treatment, e.g. oxydation, reduction, annealing
    • H01C17/267—Apparatus or processes specially adapted for manufacturing resistors adapted for trimming by converting resistive material by chemical or thermal treatment, e.g. oxydation, reduction, annealing by passage of voltage pulses or electric current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/10—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material voltage responsive, i.e. varistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H01L27/11803—Masterslice integrated circuits using field effect technology
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01—Modifications for accelerating switching
    • H03K19/013—Modifications for accelerating switching in bipolar transistor circuits
    • H03K19/0136—Modifications for accelerating switching in bipolar transistor circuits by means of a pull-up or down element

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mathematical Physics (AREA)
  • Electromagnetism (AREA)
  • Dram (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Logic Circuits (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Description

a) zum Abblocken der Versorgungsspannung (Vdd) ist zumindest ein Leistungsschaltelement \i22a) vorgesehen, das wenigstens mittelbar durch ein Steuersignal (Vc) gesteuert vom sperrenden in den leitenden Zustand schaltbar ist,
b) es ist zumindest eine Steuersignal-Erzeugerschaltung (10) am Halbleiterplättchen (200) ausgebildet,
c) die Steuersignal-Erzeugerschaltung (to) umfaßt:
el) ein Widerstandselement (11), dessen Widerstand durch Anlegen einer Spannung (VwX die eine Schwellenspannung (Vm) übersteigt, irreversibel von einem Zustand eines hohen Widerstandswertes in einen Zustand eines niederen Widerstandswertes umschaltbar ist,
c2) einen Festwiderstand (12) in Reihe mit dem W.derstandselement (11), dessen Widerstand (Ro) erheblic'· kleiner ist als der hohe Widerstandswert (Rh) des Widerstandselementes (11) aber ν-heblich größer als dessen niederer Widerstandswert (Rl),
c3) einen Transistor (13), der parallel zum Festwiderstand (12) angeordnet ist und an dessen Steuerelektrode (G) eine Schreibspannung ("Qanlegbar ist,
c4) einen Ausgangsanschluß (O), der mit dem Verknüpfungspunkt von Widerstandselement (H), Festwiderstand (12) und Trai^istor (13) verbunden ist, an welchem Ausgangsanschluß das Steuersignal (Vc) abnehmbar ist.
2. Halbleiterplättchen nach Anspruch 1, dadurch gekennzeichnet, daß das Widerstandselement (11) aus polykristallinem Silizium oder als PN-Übergang ausgebildet ist.
3. Halbleiterplättchen nach Anspruch 1, dadurch gekennzeichnet, daß zwischen der Steuerelektrode des Transistors (13) und dem dem Verknüpfungspunkt gegenüberliegenden Ende des Festwiderstandes (12) ein Widerstand (30) angeschlossen ist.
4. Halbleiterplättchen nach Anspruch 1, dadurch gekennzeichnet, daß es im Bereich seiner äußeren Kanten mehrere Bondierungsansätze aufweist, daß es auf einem Substrat (201) angeordnet ist, daß mehrere Verbindungsleitungen (202) am Substrat um das Halbleiterplättchen (200) angeordnet sind und daß die Bondierungsansätze mit diesen Verbindungsleitungen über leitende Drähte (203) verbunden sind.
5. Halbleiterplättchen nach Anspruch I. dadurch gekennzeichnet, daß die Spannungsklemme (77 über einen Widerstand (20) mit einer Betriebsspannungsklemme (Vdd) verbunden ist.
6. Halbleiterplättchen nach Anspruch 4. dadurch gekennzeichnet, daß die Spannungsklemme (T) und die Klemme (C) für die Schreibspannung nicht mit Verbindungsleitungen verbunden sind.
7. Halbleiterplättchen nach Anspruch 4, dadurch gekennzeichnet, daß die Spannungsklemme (T) und die Klemme (C) für die Schreibspannung mit Verbindungsleitungen verbunden sind.
Die vorliegende Erfindung bezieht sich auf ein Halbleiterplättchen gemäß dem Oberbegriff des Anspruchs 1.
Aus dem Aufsatz »A 1 Mb Full Wafer MOS RAM« von Y. Egawa, ISSCC Digest of Technical Papers, 14. Februar 1979, Seiten 18 und 19, ist es bekannt, Reserveschaltungen ständig mit Betriebsspannung zu versorgen. Dies hat einen hohen Leistungsverbrauch und hohe Wärmeentwicklung zur Folge.
Demgegenüber ist in dem Aufsatz »Fault Tolerant 92 160 Bit Multiphase CCD Memory« von B. R. Eimer
u. A, ISSCC Digest of Technical Papers, 17. Dezember 1977, Seiten 116 und 117, ein gattungsgemäßes Halbleiterplättchen beschrieben, bei dem schadhafte Schaltungsteile von der Betriebsspannung abgetrennt werden, indem sogenannte Sicherungen in der Stromversorgungsleitung mittels eines Laserstrahls ausgebrannt werden. Diese Technik birgt jedoch die Gefahr in sich, daß dabei andere auf dem Plättchen untergebrachte Elemente zu Schaden kommen. Zudem wird für die Handhabung des Laserstrahls eine besondere Werkstatt, geschulte Arbeitskräfte und ein erheblicher Zeitaufwand benötigt, so daß eine im gleichen Ferttgungsschritt stattfindende Kontrolle erschwert und eine schnellere Produktion behindert wird. Weiterhin sind dabei andere Probleme zu Dtwältigen, die z. B.
dadurch entstehen, daß ein Reserveelement nach dem Abdichten des Plättchens innerhalb des IC-Gehäuses nicht mehr aktivierbar ist. Schließlich werden anschließend an die Kontrolle außer der Anzahl benötigter Elemente alle übrigen, d. h. sowohl die schadhaften als auch die nicht benötigten Reserveelemente unwiederbringlich von der Stromversorgung abgeschnitten. Sollte später eines der zunächst für gut klassifizierten Elemente ausfallen, so ist es unmöglich, dafür eines aus der Reserve heranzuziehen.
Aufgabe der Erfindung ist es, ein Halbleiterplättchen der gattungsgemäßen Art so weiterzubilden, daß eine unnötige Leistungsaufnahme während des Betriebes vermieden wird und die Auswahl der in Betrieb zu nehmenden Elemente nach dem Fertigungsprozeß problemlos vorgenommen werden kann, ohne daß dabei die Gefahr weiterer Beschädigungen besteht. Insbesondere soll die Auswahl ohne besonderen Werkstatt-, Arbeitskräfte- und Zeitaufwand nach Abschluß der gesamten Fertigung durchgeführt werden können.
bo Diese Aufgabe wird mit den kennzeichnenden Merkmalen des Anspruchs 1 gelöst.
Der erfindungsgemäße Schaltungsaufbau auf dem Halbleiterplättchen ist vereinfacht ausgedrückt so ausgeführt, daß zunächst nur die wirklich benötigten
ö5 Elemente mit Betriebsspannung versorgt werden. Sollte sich bei der Funktionsprüfung herausstellen, daß das eine oder andere dieser Elemente schadhaft ist. so wird durch kurzzeitiges Anlegen einer höheren Spannung an
einen Kontaktstift und durch selektives Anschalten einer Schreibspannung an einen weiteren Kontaktstift ein entsprechendes Reserveelement an die Betriebsspannung angeschlossen. Da dazu das IC-Gehäuse fertig verschlossen sein kann, wird durch die Prüfung der Hersteilungsprozeß nicht unterbrochen. Weiterhin ist es jederzeit möglich, zusätzliche Reserveelemente zu aktivieren, so daß auch bei späterem Ausfall einzelner Elemente das Halbleiterplättchen an sich weiterhin verwendbar bleibt Schließlich erfolgt die Aktivierung problemlos mittels einwandfrei beherrschbarer Spannungen, so da3 dabei keine Gefahr besteht, andere Schaltungselemente zu beschädigen.
Die Erfindung wird nachfolgend anhand von in der Zeichnung dargestellten Ausführungsbeispielen näher erläutert. Es zeigt
F i g. 1 eine Steuersignal-Erzeugerschaltung, die bei einem Halbleiterplättchen gemäß der Erfindung zur Anwendung kommt,
F i g. 2 den schematischen Aufbau eines Widerstaridselementes der Steuersignaierzeugerschaitung,
F i g. 3 Strom-Spannungskurven des in F ig. 2 dargestellten Widerstandselementes,
F i g. 4 ein Blockschaltbild gemäß einer Anwendung der Erfindung als Teil einer integrierten Speicherschaltung.
F i g. 5a und 5b Draufsichten auf Dual-in-Line-Gehäuse am Beispiel einer integrierten Speicherschaltung gemäß F i g. 4 und
Fi g. 6-8 Schaltbilder zur Verdeutlichung möglicher Abwandlungen der Steuersignal-Erzeugerschaltung gemäß Fig. 1.
Die Steuersignal-Erzeugerschaltung 10 in Fig. I umfaßt ein Widerstandselement 11, einen Festwiderstand 12 in Reihe mit dem Widerstandselement 11 und einen Transistor 13, der parallel zum Festwiderstand 12 angeordnet ist. Dieser Transistor 13 ist beispielsweise als FET-Transistor ausgeführt, dessen Gate-Elektrode C mit einer Klemme C verbunden ist, an die eine Schreibspannung anschließbar ist. Am Verknüpfungspunkt von Widerstandselement 11, Festwiderstand 12 und Transistor 13 ist ein Ausgangsanschluß O angebracht, an dem ein Steuersignal Vc abnehmbar ist. Das Widerstandselement 11 ist mit seinem anderen Anschluß mit einer Spannungsklemme Tverbunden. An diese sind zwei Spannungswerte VV bzw. V00 anschließbar. Die beiden anderen Anschlüsse des Transistors 13 und des Festwiderstandes 12 sind gemeinsam an Masse gelegt.
Das Widerstandselement 11 besteht gemäß Fig. 2 aus polykristallinem Silizium, dessen Widerstand von einem hohen Anfangswert (z.B. ca. 107Ω) auf einen niedrigen Wert (ζ. Β. 103Ω) irreversibel dann geändert wird, wenn eine einen Schwellenwert Vm übersteigende Spannung angelegt wird. Es umfaßt einen Widerstand i la und Klemmenelektroden 116 und lic die aus Metall oder leitendem Halbleiter bestehen. Für den Widerstand kann ein P-Typ oder N-Typ Doticungsfremdstoff zur Anwendung kommen, wobei die Dotierungskonzentration sehr niedrig liegt. Die Dicke bzw. Stärke des Widerstands 11a beträgt 0,6 μηι, wobei die Fläche jeder Elektrode z. B. 3600 μπ\2 beträgt.
Fig.3 zeigt die Strom-Spannungskurve des Widerstandselementes 11 mit dem angegebenen Aufbau, wobei die waagerechte Achse die Spannung und die senkrechte Achse den Strom darstellen. An der Kurve A erkennt man, daß bei einem allmählichen Anstieg der Spannung vom Anfangswert der Strom noch proportional ansteigt. Ab einem gewissen Pegel von z. B. 3 V findet aber ein plötzlicher, nicht linearer Stromansiieg statt Bei einem weiteren Anstieg der Spannung bis auf Vth mit einem Wert von ca. 15 V, springt der Strom wert
j von Punkt Pl an der Kurve A zum Punkt P 2 an der Kurve B, weil der Widerstandswert des Widerstandselementes 11 plötzlich abnimmt. Findet jetzt ein weiterer kontinuierlicher Anstieg der Spannung statt, so wird der Anstieg von einem linearen Anstieg im Stromwert
in gemäß der Kurve Bbegleitet.
Wenn aber die Spannung von dem hohen Wert wieder absinkt, so erfolgt die Stromabnahme gemäß der Kurve B und nicht der Kurve A (vorausgesetzt, daß der Wert schon am Punkt P 2 vorbei ist) spannungsproportional. Sollte nachher die Eingangsspannung wieder erhöht werden, so steigt der Stromwert lediglich gemäß der Kurve B.
Dieses Widerstandselement, ist in der US-PS 41 46 902 bzw. in der DE-OS 26 53 724 näher beschrie-
>o ben. Die vorliegende Erfindung ertf -;ckt sich aber auch auf Widcrstandsclcrncntc, die eine irreversible Widerstandsänderung erfahren und die ein Verhältnis von z. B. 102 zwischen dem hohen und dem niedrigen Widerstandswert aufweisen. Bei einem PN-Übergang als
2) Widernandselement beispielsweise liegt der Wert unter 1 kil
Der Festwiderstand 12 hat einen Widerstandsv/ert von ca. 100 kn, wenn der obengenannte hochohmige Widerstand aus polykristallinem Silicium zur Anwen-
jo dung kommt, dessen niedriger Wert Ri. unter 1 kQ und dessen hoher RH Wert oberhalb 10 ΜΩ liegt.
Es folgt nun eine Beschreibung der Wirkungsweise der Steuersignal-Erzeugerschaltung 10.
Zunächst wird in der Anfangsbetriebsart der Klemme C das Erdpotential (bzw. Massepotential) zugeführt, so daß der FET 13 nichtleitend ist. Das am Ausgangsanschluß O erscheinende Steuersignal Vc wird durch das West-Verhältnis des Widerstandselementes 11 ynd des Festwiderstands 12 festgelegt.
Dadurch, daß man den Wert Ro des Festwiderstands 12 ^o festlegt, daß er der Ungleichung
Rl<Ro<Rh
entspricht,
■45 worin Rn und Ri. die hohen bzw. niedrigen Widerstandswerte der beiden Widerstandszustände des Widerstandselementes U darstellen. Weil der Anfangszustand des Widerstandselemenies 11 immer dem Zustand des hohen Widerstandes Rn entspricht, entspricht das
ίο Steuersignal Vc, das am Ausgangsanschluß O in der Anfangsbetriebsart erscheint, der Gleichung (1):
Yz-
RH+ R0
0.
(D
Dabei kann die Steuerelektrode des Transistors 13 potentialfrei sein. Sie ist aber vorzugsweise geerdet bzw. auf Masse nelegt.
Nun wird die Steuersignal-Erzeugerschaltung 10 in
öO der Schreiübetriebsart betrieben, In der Schreibbetriebsart wird der Klemme C eine Hochpegebchreibspannung zugeführt, wodurch der Transistor 13 leitend wird. In diesem Fall wird auch die Spannungsklemme T mit einer Spannung Vw versorgt, die die normale Betriebsspannung Vdd übersteigt. Da der Transistor 13 leitend ist, nimmt der Verknüpfungspunkt Erdpotential an, so daß die Spannung Vw dem Widerstandselement 11 voll zugeleitet wird. Weil diese die Schwellenspan-
nung Vm. die für die irreversible Änderung ausreicht, übersteigt, wird der Widerstand des Widerstandselementes 11 vom hohen auf den niedrigen Wert umgeschaltet.
In der anschließenden normalen Betriebsart nach dem Schreiben arbeitet die Steuersignal-Erzeugerschaltung 10 folgendermaßen. Die Klemme Cdes Transistors 13 wird auf Erdpegel gelegt, so daß dieser sperrt, und der Spannungsklemme T wird die Betriebsspannung Vnn zugeleitet, !infolgedessen bietet der Ausgangsanschluß O ein Steuersignal Vc- an. das vom Verhältnis /wischen dem Wert des Widerstandselementes Il gemäß der Kurve B und dem Wert des Festwiderstandes 12 abhängt. Ei; entspricht der Gleichung (2):
RL + R1,
"Df) ·
(2)
Aus den Gleichungen (I) und (2) geht hervor, daß der Pegel des Steuersiignals Vc permanent von dem unteren Pegel (d. h. ca. 0 V) auf einen hohen Pegel (d. h. ca. V/>i>) dadurch umgeändert wird, daß man den Wert des Widerstandselementes 11 von dem hohen Wert Rn auf den niedrigen Wert Ri abnehmen läßt.
Fig. 4 zeigt die Steuersignal-Erzeugerschaltung 10 beispielhalber in ihrer Anwendung bei einem mit Reservespeicherschaltungen ausgestatteten integrierten Speicherschaltung. In dieser Figur sind die Schdltungsteile. die erfindungswesentlich sind, detailliert dargestellt, während die anderen an sich bekannten Teile nur angedeutet sind.
Der Speicher mit wahlfreiem Zugriff 100 umfaßt die Grundspeicherschaltung 110, die Reservespeicherschaltung 120 und EingangS'/Ausgangssignalschaltkreise 130. Die Grundspeicherschaltung 110 sowie die Reservespeicherschaltung 120 umfassen jeweils einen Vorladungssignalerzeuger, einen Dekodierer, einen Treiber und eine Speicherzellenanordnung. Es versteht sich, daß auf einem Halbleiterplättchen mehr als nur diese zwei Einheiten untergebracht sind.
Das Ausgangssignal der Steuersignal-Erzeugerschaltung 10 wird der Reservevorladungssignalerzeugungsschaltung 121 für die Reservespeicherschaltung 120 zugeleitet. Sie umfaßt einen FET 121a. der das Haupttaktsignal CEempfängt, und einen FET 1216. der mir dem Transistor 121a in Reihe geschaltet und als Invertierer ausgelegt ist, wobei die beiden Anschlüsse der reihengeschalteten Transistoren mit der Versorgungsspannung V1)P bzw. mit Erde oder Masse verbunden sine1 Die Reservevorladungs-Signalerzeugungsschaltung 121 umfaßt weiterhin einen dritten FET 121 c. dessen Ausgangseiektroden mit der Eingangselektrode des zweiten Transistors 1216, mit der Versorgungsspannung V00. und mit einem Kondensator 121 d verbunden sind, der zwischen der Eingangselektrode des zweiten Transistors 12Ii) und den Verbindungspunkt zwischen den ersten und zweiten Transistoren 121a und eingeschaltet ist
Ist das Steuersignal am Ausgangsanschluß 0 gleich »0«. so ist der dritte Transistor 121c nichtleitend, so daß die Reservevorladungs-Signalerzeugungsschaltung 121 im nichtaktiven Zustand gehalten wird. Infolgedessen bleibt, auch wenn der Taktimpuls CE dem ersten Transistor 121a zugeführt wird, der Ausgang der Reservevorladungs-Signalerzeugungsschaltung 121 potentialfrei, womit der Leistungsversorgungstransistor 122a des Reservedekodierers 122 im nichtleitenden Zustand gehalten wird und daher die Versorgungsspannung Kr» für den Reservekodierer 122 abblockt. Wenn jedoch das Steuersignal am Ausgangsanschluß O zu »1« wird, ausgelöst durch den vorhin beschriebenen Schreibvorgang, so ist die Arbeitsweise der Vorladungssignalerzeugungsschaltung 121 die folgende.
Zunächst wird bei einem hohen Pegel des Taktimpulses CE der erste Transistor 12Ia leitend, so daß der Ausgangspegel der Signalerzeugungsschaltung 121 einen Wert von im wesentlichen Null Volt annimmt. Zu
ίο dieser Zeit wird der Kondensator 121t/über den dritten durch das Steuersignal aufgesteuerten Transistor PIc aufgeladen. In diesem Zustand verbleibt der Transistor 122a des Dekodierers 122 zunächst im nichtleitenden Stadium. Danach, wenn der Pegel des Taktimpulses CE
π einen niedrigen Wert annimmt, wird der erste Transistor 121a nichtleitend, womit die Spannung an der Steuerelektrode des Transistors 122a steigt, so daß dieser leitend wird.
Aus dieser Beschreibung geht hervor, daß beim hohen
2ü Pegel des Steuersignals am Ausgangsanschluß O. (d. h. entsprechent dem Wert »1«) durch die Vorladungssignalerzeugungsschaltung 121 ein Ausgangssignal entsprechend dem Pegel des Taktimpulses CE erzeugt wird, das nicht nur dem Transistor 122a. sondern auch den anderen Teilen der Schaltung zugeleitet wird, was nicht besonders dai gestellt ist. Das Steuersignal steuert somit mittelbar den Transistor 122a. Bei einer Anwendung der Erfindung an Schaltungen mit anderer Funktionsstruktur kann aber das Steuersignal auch unmittelbar das entsprechende Leistungsschaltelement steuern.
Es folgt nun eine kurze Beschreibung der Schaltung des Dekodierers 122. Eine Klemme des Transistors 122a ist mit der Versorgungsspannung Koo und die andere Klemme ist mit mehreren parallel geschalteten Schaltungsteilen verbunden, die jeweils aus einem FET und einem dazu reihengeschalteten Widerstandseiement bestehen. Ein reihengeschalteter Schaltungszweig umfaßt, z. B. den Transistor 122Mo sowie das Widerstands-
■»o element 122/VW Interne Adressendaten Ao werden der Steuerklemme des Transistors 1226Ao zugeleitet. Die im Dekodierer zur Anwendung kommenden Widerstandselemente 122PoAo-122P1A, besitzen dieselben Eigenschaften wie das in der Steuersignal-Erzeugerschaltung 10 verwendete Widerstandselement.
Die Fig.5A zeigt ein LSI-Plättchen 200 des Speichers gemäß Fig.4, wobei das Plättchen in einem Dual-in-Line-Gehäuse untergebracht ist. Die Figur zeigt das keramische Substrat 201, Verbindungsleitungen 202 sowie die z. B. aus Gold bestehenden Drähte 203 die die Ansätze des LSI-Plättchens mit den entsprechenden Leitungen verbinden. Das LSI-Plättchen 200 enthält die Steuersignal-Erzeugerschaltung 10 sowie andere Bauteile gemäß F i g. 4. Es ist ebenfalls zu vermerken, daß die Klemme Csowie die Spannungsklemme Tan einer Kante des rechteckigen Halbleiterplättchens 200 so liegen, daß sie mit anderen Klemmen ausgefluchtet sind. Die Klemme C ist durch einen Draht mit der Verbindungsleitung 202c verbunden, während die Spannungsklemme T durch einen anderen Draht mit einer anderen Verbindungsleitung 202 T verbunden ist. Bei dieser Anordnung bleibt, nachdem das Halbleiterplättchen 200 am Substrat 201 abgedichtet worden ist, d. h. nachdem die Vorrichtung vollständig zusammengebaut worden ist, die Möglichkeit des Zugriffs zu den Klemmen von außen her erhalten, um die Reservespeicherschaltung zu aktivieren.
F i g. 6 zeigt eine Variante der Steuersignal-Erzeuger-
schaltung, bei der die Spannungsklemme T nicht mit einer äußeren Leitung verbunden werden muß. Sie ist mit der gemeinsamen Versorgungsspannung Vco über einen einfachen Widerstand 20 verbunden, während die anderen Teile denen der Fig. 1 entsprechen. Bei dieser Anordnung wird die höhere Spannung Vw der Sp^inungsklemme T zugeleitet, um das Steuersignal zu erzeugen, während die Betriebsspannung Vdd über den Widerstand 20 geleitet wird. Legt man die höhere Spannung Vw an der Spannungsklemme Tan, wobei der Wert des Widerstandes 20 mit dem Wert R' beziffert wird, so wird der zur Spannungsklemme Von fließende Strom auf (Vw- Voo)/R' eingeschränkt, um einen übermäßigen Strom zu verhindern. Bei dieser Anordnung entspricht der Spannungspegel am Ausgangsnnschluß O, wenn das Widerstandselement 11 sich im hohen Widerstandszustand befindet, der Gleichung
Vc
wobei R0 den Wert des Festwiderstandes 12 und R„den höheren Wert des WiderstandseletnenU U bezeichnen. Wenn das Widerstandselement 11 sich in dem niederohmigen Zustand berindet, gilt die Gleichung
Vc =
wobei Ri. dem niedrigeren Wert des Widerstandselements 11 entspricht.
Dabei muß die Bedingung
RH> Ro> R'> Ri.
eingehalten werden.
Fig. 7 zeigt eine weitere Variante der Steuersignal-Erzeugerschaltung, wobei der Widerstand 30 zwischen die Steuerelektrode des Transistors 13 und Masse geschaltet ist. Bei dieser Anordnung ist somit die Klemme C auch dann geerdet, wenn sie offen ist. Der Widerstand 30 muß einen relativ hohen Wert besitzen, so daß kein übermäßiger Strom fließt, wenn die Schreibspannung angelegt wird. Weil jedoch die meisten Fehler in der Grundspeicherschaltung bei der
ίο Fabrikation entstehen, ist es oft ausreichend, die Reservespeicherschaltung unmittelbar vor dem Aufbringen des Halbleiterplättchens auf das Substrat zu aktivieren bzw. bevor das Substrat versiegelt wird. Ist in diesem Stadium eine Aktivierung nötig, so wird die Schreibspannung der Klemme Cauf dem LSI-Plättchen 200 unmittelbar zugeleitet, wobei die Schreibspannung Vw über Leitung 202Tder Leistungsversorgungsklemme T zugeleitet wird. Durch eine Kombination der Schaltungen gemäß F i g. 6 und 7 brauchen die Klemme C und die Spannungsklemme T (Fig.5B) nicht mit entsprechenden nach außen gerichteten Verbindungsleitungen verbunden werden. Aus diesem Grund kann deren Anzahl reduziert werden.
Fig. 8 zeigt eine weitere Variante der Steuersignal-Erzeugerschaltung. Dieser Schaltungsaufbau ist gegenüber dem der F i g. 1 polaritätsmäßig gewissermaßen auf den Kopf gestellt. Sie besitzt eine Ausgangsbetriebsart, die gegenüber der Schaltung der F i g. 1 umgetauscht worden ist.
Die vorliegende Erfindung beschränkt sich nicht auf die oben beschriebenen Ausführungsformen. Vielmehr sind weitere Varianten und Abwandlungen möglich. Obwohl zum Beispiel ein Festwiderstand 12 vorgesehen ist, kann statt dessen auch ein nichtlineares Verhalten zugelassen werden, vorausgesetzt, daß den obengenannten Bedingungen entsprochen wird.
Hierzu 4 Blatt Zeichnungen

Claims (1)

Patentansprüche:
1. Halbleiterplättchen mit mehreren, verschiedene Mehrfunktionsschaltungen aufweisenden Elementen, wovon die Elemente in redundanter Anzahl ausgebildet sind und im Betrieb nicht benötigte Elemente gegenüber der Versorgungsspannung abgeblockt sind, gekennzeichnet durch folgende Merkmale:
DE3047186A 1979-12-14 1980-12-15 Halbleiterplättchen mit redundanten Elementen Expired DE3047186C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16315879A JPS5685934A (en) 1979-12-14 1979-12-14 Control signal generating circuit

Publications (2)

Publication Number Publication Date
DE3047186A1 DE3047186A1 (de) 1981-09-10
DE3047186C2 true DE3047186C2 (de) 1984-03-08

Family

ID=15768326

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3047186A Expired DE3047186C2 (de) 1979-12-14 1980-12-15 Halbleiterplättchen mit redundanten Elementen

Country Status (7)

Country Link
US (1) US4399372A (de)
JP (1) JPS5685934A (de)
CA (1) CA1147818A (de)
DE (1) DE3047186C2 (de)
FR (1) FR2472270B1 (de)
GB (1) GB2067836B (de)
NL (1) NL8006634A (de)

Families Citing this family (70)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4532607A (en) * 1981-07-22 1985-07-30 Tokyo Shibaura Denki Kabushiki Kaisha Programmable circuit including a latch to store a fuse's state
US4533841A (en) * 1981-09-03 1985-08-06 Tokyo Shibaura Denki Kabushiki Kaisha MOS logic circuit responsive to an irreversible control voltage for permanently varying its signal transfer characteristic
JPS58137327A (ja) * 1982-02-10 1983-08-15 Toshiba Corp 半導体集積回路
EP0090331B1 (de) * 1982-03-25 1991-04-17 Kabushiki Kaisha Toshiba Halbleiterspeicheranordnung
JPS58164099A (ja) * 1982-03-25 1983-09-28 Toshiba Corp 半導体メモリ−
DE3213726C1 (de) * 1982-04-14 1989-01-12 Siemens AG, 1000 Berlin und 8000 München Anordnung zum zeitweisen Abschalten eines Schaltungsblockes in einem integrierten Schaltkreis
US4573146A (en) * 1982-04-20 1986-02-25 Mostek Corporation Testing and evaluation of a semiconductor memory containing redundant memory elements
DE3215177A1 (de) * 1982-04-23 1983-10-27 Hartmann & Braun Ag, 6000 Frankfurt Ueberwachungssystem fuer eine oder mehrere, gleichartig aufgebaute prozessstationen
JPS58208998A (ja) * 1982-05-28 1983-12-05 Toshiba Corp 半導体ｃｍｏｓメモリ
JPS59105354A (ja) * 1982-12-09 1984-06-18 Toshiba Corp 半導体装置
JPS59142800A (ja) * 1983-02-04 1984-08-16 Fujitsu Ltd 半導体集積回路装置
US4609830A (en) * 1983-11-28 1986-09-02 Zoran Corporation Programmable logic gate
JPS60101196U (ja) * 1983-12-13 1985-07-10 篠原　友義 筆記具
JPS60195797A (ja) * 1984-03-16 1985-10-04 Mitsubishi Electric Corp 半導体記憶装置の冗長回路
US4590388A (en) * 1984-04-23 1986-05-20 At&T Bell Laboratories CMOS spare decoder circuit
US4646427A (en) * 1984-06-28 1987-03-03 Motorola, Inc. Method of electrically adjusting the zener knee of a lateral polysilicon zener diode
US4744060A (en) * 1984-10-19 1988-05-10 Fujitsu Limited Bipolar-transistor type random access memory having redundancy configuration
US4796233A (en) * 1984-10-19 1989-01-03 Fujitsu Limited Bipolar-transistor type semiconductor memory device having redundancy configuration
US4716323A (en) * 1985-04-27 1987-12-29 Kabushiki Kaisha Toshiba Power voltage drop detecting circuit
JPS6295016A (ja) * 1985-10-21 1987-05-01 Mitsubishi Electric Corp ラツチ回路
JPS634492A (ja) * 1986-06-23 1988-01-09 Mitsubishi Electric Corp 半導体記憶装置
US4689494A (en) * 1986-09-18 1987-08-25 Advanced Micro Devices, Inc. Redundancy enable/disable circuit
US5365165A (en) * 1986-09-19 1994-11-15 Actel Corporation Testability architecture and techniques for programmable interconnect architecture
US5341092A (en) * 1986-09-19 1994-08-23 Actel Corporation Testability architecture and techniques for programmable interconnect architecture
US5367208A (en) * 1986-09-19 1994-11-22 Actel Corporation Reconfigurable programmable interconnect architecture
US4758745B1 (en) * 1986-09-19 1994-11-15 Actel Corp User programmable integrated circuit interconnect architecture and test method
JPS6461046A (en) * 1987-09-01 1989-03-08 Nec Corp Semiconductor device
KR910003594B1 (ko) * 1988-05-13 1991-06-07 삼성전자 주식회사 스페어컬럼(column)선택방법 및 회로
JPH0817039B2 (ja) * 1988-08-19 1996-02-21 株式会社東芝 半導体メモリセル
US5179536A (en) * 1989-01-31 1993-01-12 Fujitsu Limited Semiconductor memory device having means for replacing defective memory cells
US5059837A (en) * 1989-02-13 1991-10-22 Ibm Data dependent variable time delay circuit
US5182468A (en) * 1989-02-13 1993-01-26 Ibm Corporation Current limiting clamp circuit
ATE110865T1 (de) * 1989-06-30 1994-09-15 Siemens Ag Integrierte schaltungsanordnung.
US5056061A (en) * 1989-12-20 1991-10-08 N. A. Philips Corporation Circuit for encoding identification information on circuit dice using fet capacitors
US5780323A (en) * 1990-04-12 1998-07-14 Actel Corporation Fabrication method for metal-to-metal antifuses incorporating a tungsten via plug
US5614756A (en) * 1990-04-12 1997-03-25 Actel Corporation Metal-to-metal antifuse with conductive
JP2723338B2 (ja) * 1990-04-21 1998-03-09 株式会社東芝 半導体メモリ装置
US5237217A (en) * 1990-11-14 1993-08-17 Matsushita Electric Industrial Co., Ltd. Decoder circuit with a differential amplifier and applications thereof
US5166556A (en) * 1991-01-22 1992-11-24 Myson Technology, Inc. Programmable antifuse structure, process, logic cell and architecture for programmable integrated circuits
US5322812A (en) * 1991-03-20 1994-06-21 Crosspoint Solutions, Inc. Improved method of fabricating antifuses in an integrated circuit device and resulting structure
US5334880A (en) * 1991-04-30 1994-08-02 International Business Machines Corporation Low voltage programmable storage element
DE4207225C2 (de) * 1992-03-07 1994-06-16 Bosch Gmbh Robert Integrierte Schaltung mit Abgleichbauteilen
DE4207226B4 (de) * 1992-03-07 2005-12-15 Robert Bosch Gmbh Integrierte Schaltung
US5294846A (en) * 1992-08-17 1994-03-15 Paivinen John O Method and apparatus for programming anti-fuse devices
US5485031A (en) * 1993-11-22 1996-01-16 Actel Corporation Antifuse structure suitable for VLSI application
US5808351A (en) * 1994-02-08 1998-09-15 Prolinx Labs Corporation Programmable/reprogramable structure using fuses and antifuses
US5537108A (en) * 1994-02-08 1996-07-16 Prolinx Labs Corporation Method and structure for programming fuses
US5917229A (en) * 1994-02-08 1999-06-29 Prolinx Labs Corporation Programmable/reprogrammable printed circuit board using fuse and/or antifuse as interconnect
US5813881A (en) * 1994-02-08 1998-09-29 Prolinx Labs Corporation Programmable cable and cable adapter using fuses and antifuses
US5834824A (en) * 1994-02-08 1998-11-10 Prolinx Labs Corporation Use of conductive particles in a nonconductive body as an integrated circuit antifuse
US5726482A (en) * 1994-02-08 1998-03-10 Prolinx Labs Corporation Device-under-test card for a burn-in board
US5572409A (en) * 1994-02-08 1996-11-05 Prolinx Labs Corporation Apparatus including a programmable socket adapter for coupling an electronic component to a component socket on a printed circuit board
US5424655A (en) * 1994-05-20 1995-06-13 Quicklogic Corporation Programmable application specific integrated circuit employing antifuses and methods therefor
US5962815A (en) * 1995-01-18 1999-10-05 Prolinx Labs Corporation Antifuse interconnect between two conducting layers of a printed circuit board
US5906042A (en) * 1995-10-04 1999-05-25 Prolinx Labs Corporation Method and structure to interconnect traces of two conductive layers in a printed circuit board
US5767575A (en) * 1995-10-17 1998-06-16 Prolinx Labs Corporation Ball grid array structure and method for packaging an integrated circuit chip
US5872338A (en) * 1996-04-10 1999-02-16 Prolinx Labs Corporation Multilayer board having insulating isolation rings
US6034427A (en) * 1998-01-28 2000-03-07 Prolinx Labs Corporation Ball grid array structure and method for packaging an integrated circuit chip
US6724601B2 (en) * 2001-03-16 2004-04-20 Integrated Device Technology, Inc. ESD protection circuit
FR2836752A1 (fr) * 2002-02-11 2003-09-05 St Microelectronics Sa Cellule memoire a programmation unique
FR2836751A1 (fr) * 2002-02-11 2003-09-05 St Microelectronics Sa Cellule memoire a programmation unique non destructrice
FR2846462A1 (fr) * 2002-10-28 2004-04-30 St Microelectronics Sa Compteur monotone croissant en circuit integre
FR2846461A1 (fr) * 2002-10-28 2004-04-30 St Microelectronics Sa Compteur par tranches
FR2846463A1 (fr) * 2002-10-28 2004-04-30 St Microelectronics Sa Compteur monotone a base de cellules memoire
EP1416497A3 (de) * 2002-10-31 2004-07-21 STMicroelectronics S.A. Einmal programmierbare Multibitspeicherzellen
FR2846791A1 (fr) * 2002-10-31 2004-05-07 St Microelectronics Sa Element resistif en silicium polycristallin commandable en diminution irreversible de sa valeur
US20080308886A1 (en) * 2007-06-15 2008-12-18 Infineon Technologies Ag Semiconductor Sensor
EP2587604A1 (de) * 2011-10-25 2013-05-01 Tyco Electronics UK Limited Fehlerschutzvorrichtung
US11038426B2 (en) 2019-09-19 2021-06-15 National Instruments Corporation Multi-phase noise cancelled adjustable switched mode programmable load
US11050402B2 (en) 2019-09-19 2021-06-29 National Instruments Corporation Electronically adjustable inductor circuit

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3478229A (en) * 1968-04-29 1969-11-11 American Micro Syst Multifunction circuit device
US3721838A (en) * 1970-12-21 1973-03-20 Ibm Repairable semiconductor circuit element and method of manufacture
US3758761A (en) * 1971-08-17 1973-09-11 Texas Instruments Inc Self-interconnecting/self-repairable electronic systems on a slice
FR2164498B1 (de) * 1971-12-23 1975-06-13 Thomson Csf
JPS4871546A (de) * 1971-12-27 1973-09-27
BE794202A (fr) * 1972-01-19 1973-05-16 Intel Corp Liaison fusible pour circuit integre sur substrat semi-conducteur pour memoires
DE2408540C2 (de) * 1974-02-22 1982-04-08 Robert Bosch Gmbh, 7000 Stuttgart Halbleiterbauelement aus einer Vielzahl mindestens annähernd gleicher Schaltungselemente und Verfahren zum Erkennen und Abtrennen defekter Schaltungselemente
US3986179A (en) * 1975-06-30 1976-10-12 Honeywell Information Systems, Inc. Fault-tolerant CCD memory chip
JPS5267532A (en) * 1975-12-03 1977-06-04 Nippon Telegr & Teleph Corp <Ntt> Semiconductor memory unit
US4064493A (en) * 1976-06-03 1977-12-20 Motorola, Inc. P-ROM Cell having a low current fusible programming link
JPS53136980A (en) * 1977-05-04 1978-11-29 Nippon Telegr & Teleph Corp <Ntt> Resistance value correction method for poly crystal silicon resistor
US4139786A (en) * 1977-05-31 1979-02-13 Texas Instruments Incorporated Static MOS memory cell using inverted N-channel field-effect transistor

Also Published As

Publication number Publication date
US4399372A (en) 1983-08-16
NL8006634A (nl) 1981-07-16
GB2067836A (en) 1981-07-30
FR2472270A1 (fr) 1981-06-26
FR2472270B1 (fr) 1985-10-18
GB2067836B (en) 1983-09-14
DE3047186A1 (de) 1981-09-10
JPS5685934A (en) 1981-07-13
CA1147818A (en) 1983-06-07

Similar Documents

Publication Publication Date Title
DE3047186C2 (de) Halbleiterplättchen mit redundanten Elementen
DE3015096C2 (de)
DE3424765C2 (de) Mikrocomputer
DE3802363A1 (de) Halbleiterspeicher
DE2525225A1 (de) Schaltungsanordnung zur anzeige der verschiebung elektrischer ladung
DE102006053436A1 (de) Schutzschaltung für eine elektrische Vorrichtung sowie Verfahren zum Schützen einer elektrischen Vorrichtung
DE3817137A1 (de) Mit laser programmierbare speicheranordnung
DE3714980C2 (de)
DE19625904C2 (de) Schmelzsicherungssignaturschaltkreis für elektrische Schmelzsicherungen einer Halbleiterspeichervorrichtung
WO2007118679A1 (de) Schaltungsanordnung mit einer nicht-flüchtigen speicherzelle und verfahren
DE2557165C3 (de) Decoderschaltung und ihre Anordnung zur Integrierung auf einem Halbleiterbaustein
DE112004002678B4 (de) Elektrisch programmierbares 2-Transistoren-Sicherungselement mit einfacher Polysiliziumschicht und elektrisch programmierbare Transistor-Sicherungszelle
DE2646653C3 (de)
EP1097458B1 (de) Speicheranordnung aus einer vielzahl von resistiven ferroelektrischen speicherzellen
DE2622307C2 (de) Integrierte Halbleiterspeichervorrichtung
DE2347968B2 (de) Assoziative speicherzelle
DE3430972C2 (de) Integrierte Schaltung
DE2146905A1 (de) Datenspeicher, insbesondere monoh thisch integrierter Halbleiter Daten speicher
DE2309616C2 (de) Halbleiterspeicherschaltung
EP0045403B1 (de) Verefahren zur Herstellung einer Anordnung zum Verringern der Strahlungsempfindlichkeit von in integrierter MOS-Schaltkreistechnik ausgeführten Speicherzellen
DE2760086C2 (de)
DE3424760C2 (de) Statische Speicherzelle mit elektrisch programmierbarem, nichtflüchtigem Speicherelement
EP1040482B1 (de) Integrierte speicherschaltung mit einer pufferschaltung
DE10258780B4 (de) Anti-Fuse-Schaltung und Anti-Fuse-System
DE10026243C2 (de) Verfahren zum Auslesen von elektrischen Fuses/Antifuses

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8125 Change of the main classification

Ipc: G11C 29/00

D2 Grant after examination
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: NIPPON TELEGRAPH AND TELEPHONE CORP., TOKIO/TOKYO,

8339 Ceased/non-payment of the annual fee