JP4446505B2 - 半導体集積回路装置 - Google Patents
半導体集積回路装置 Download PDFInfo
- Publication number
- JP4446505B2 JP4446505B2 JP01023499A JP1023499A JP4446505B2 JP 4446505 B2 JP4446505 B2 JP 4446505B2 JP 01023499 A JP01023499 A JP 01023499A JP 1023499 A JP1023499 A JP 1023499A JP 4446505 B2 JP4446505 B2 JP 4446505B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- state
- condition setting
- operating condition
- external input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
- G11C7/1045—Read-write mode select circuits
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Dram (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、半導体集積回路装置に関し、特に動作モードの変更機能を備えた半導体集積回路装置に関するものである。
【０００２】
【従来の技術】
現在、一般に生産される半導体集積回路装置においては、動作電源電圧における＋５Ｖ／＋３．３Ｖの選択や、ページモードの設定におけるファーストページモード（First Pageモード、以下ＦＰモードという）／ハイパーページモード（Extend Data Outputモード、以下ＥＤＯモードという）の選択に代表される、選択的にいずれか一方が決定される動作モードの設定が行なわれる。
【０００３】
出荷される際には、製品仕様に基づいていずれか一方の動作モードが設定されるが、動作モードは生産状況あるいは市場の需要動向等に応じて柔軟に変更できることが望ましい。
【０００４】
このような状況の変化に応じて半導体集積回路装置の動作モードを切替えることが可能な技術として、たとえば特開平４−１９９５４１号公報に記載されたモード切替回路が開示されている。
【０００５】
図１７は、従来の技術のモード切替回路５００の回路図である。
図１７を参照して、モード切替回路５００は、モードの切替を行なうために外部から電圧が印加される外部入力端子２０１と、外部入力端子２０１に接続される外部入力パッド２０２と、モードを切換えるための制御信号が出力されるモード制御用ノード２２０と、電源電圧Ｖｃｃを供給する電源配線２０４と、接地電位Ｖｓｓを供給する接地配線２０５と、電源配線２０４とモード制御用ノード２２０との間に直列に接続される電気ヒューズ２１０および抵抗素子２０６と、接地配線２０５とモード制御用ノード２２０との間に接続される抵抗素子２０７とを備える。
【０００６】
モード切替回路５００は、モード制御用ノード２２０に接続されたゲートを有し外部入力パッド２０２とモード制御用ノード２２０とを接続するＮチャネルＭＯＳトランジスタ２０３をさらに備える。
【０００７】
モード切替回路５００において、通常時にはモード制御用ノード２２０の電位が“Ｈ”レベル（Ｖｃｃ）となるように、抵抗素子２０６と２０７との比が決定される。このとき、ＮチャネルＭＯＳトランジスタ２０３は、外部入力端子２０１がＶｓｓレベルであってもオフ状態を維持するようなしきい値を有するように設計される。これにより、通常時においては外部入力端子２０１および外部入力パッド２０２とモード制御用ノード２２０とは切離された状態となる。
【０００８】
モードを切替える場合においては、外部入力端子２０１にＶｃｃと十分な電位差を有する電位を与え、電気ヒューズ２１０を溶断する。電気ヒューズ２１０を溶断することにより、モード制御用ノード２２０の電位を抵抗素子２０７により“Ｌ”レベル（Ｖｓｓ）とすることができ、モードの切替が行なわれる。
【０００９】
モード切替回路５００は、プロセス完了後のメモリ装置に対し、外部より電圧を印加して電気ヒューズを溶断することによって、モードの切替を可能とするモード切替回路である。
【００１０】
すなわち、従来の技術のモード切替回路５００を備える半導体集積回路装置においては、プロセス完了後においても、外部からの作業によってそのモードを切替えることが可能であるという効果がある。
【００１１】
【発明が解決しようとする課題】
しかしながら、従来の技術のモード切替回路５００は、製造プロセス完了後に動作モードを切替えることができる一方で、動作モードの切替えにはヒューズ溶断という新たな作業工程の付加が必要であるため、製造プロセス開始前の回路設計段階において一旦決定された動作モードの変更は、例えば対象の製品数が大量である場合等において、生産性に悪影響を及ぼすおそれがある。
【００１２】
また、従来の技術のモード切替回路５００においては、電気ヒューズをＭＯＳトランジスタを流れる電流によって溶断している点および、ヒューズを溶断するために外部より印加される電位がモード制御用ノードにも供給される点において、ヒューズの溶断の確実性や内部回路への悪影響の可能性等、動作の信頼性の点で問題が生ずる可能性も残る。
【００１３】
さらに、上記ＭＯＳトランジスタは、通常時におけるオフ状態の維持および、モード切替時におけるヒューズ溶断電流の通過を可能とするために、他のトランジスタと特性の異なるものが必要になる可能性もあり、レイアウト設計の自由度を損なうおそれもある。
【００１４】
この発明の目的は、上記のような問題点を解決することであって、具体的には、より柔軟かつ確実に動作モードを設定することが可能な半導体集積回路装置を提供することである。
【００１５】
【課題を解決するための手段】
請求項１記載の半導体集積回路装置は、動作条件設定信号によって２つの動作条件のいずれかに基づいて動作する内部回路と、動作条件設定信号を発生する動作条件設定手段とを備え、動作条件設定手段は、第１の外部入力端子と、第１の外部入力端子と所定の電位との結合の有無に応じて、２つの動作条件のいずれか一方を選択する動作条件設定信号を生成する内部制御信号生成手段と、第１の外部入力端子と所定の電位との結合の有無とは独立して外部から与えられる電気信号により、動作条件の変更を選択的かつ不揮発的に設定可能な動作条件変更手段とを含む。動作条件変更手段は、外部より印加される電気信号の電位によって溶断可能なヒューズ素子と、ヒューズ素子を溶断するための電気信号が印加される第２の外部入力端子と、ヒューズが溶断された場合に、内部制御信号生成手段の生成する動作条件設定信号の状態を反転するレベル反転手段とをさらに有する。第１の外部入力端子と所定の電位との結合は、ワイヤボンディングによって行われる。
【００１８】
請求項２記載の半導体集積回路装置は、請求項１記載の半導体集積回路装置であって、動作条件設定信号は、第１の外部入力端子と所定の電位とが結合している場合に対応する第１の状態と、第１の状態の反転状態である第２の状態とを有し、内部制御信号生成手段は、所定の電位が供給される前の状態においては、動作条件設定信号を第２の状態に固定する。
【００１９】
請求項３記載の半導体集積回路装置は、請求項１または２記載の半導体集積回路装置であって、ヒューズ素子は、第１の外部入力端子と所定の電位とが結合されている場合に対応する第１の状態と、第１の状態の反転状態である第２の状態とを有し、動作条件変更手段は、第１の外部入力端子と所定の電位とが結合されている場合に、動作条件設定信号を第１の状態から第２の状態に変更するための第１の設定変更用ヒューズ素子と、第１の外部入力端子と所定の電位とが非結合である場合に、動作条件設定信号を第２の状態から第１の状態に変更するための第２の設定変更用ヒューズ素子とを含む。
【００２０】
請求項４記載の半導体集積回路装置は、請求項３記載の半導体集積回路装置であって、レベル反転手段は、第１もしくは第２の設定変更用ヒューズ素子の少なくとも一方が溶断された場合において、第１の外部入力端子と動作条件設定信号を出力する出力ノードとの間を遮断する第１のスイッチ手段と、第１の設定変更用ヒューズ素子が溶断されたときに、第２の状態に対応する第２の電位を供給する第２の電源配線と出力ノードとを接続する第２のスイッチ手段と、第２の設定変更用ヒューズ素子が溶断されたときに、第１の状態に対応する第１の電位を供給する第１の電源配線と出力ノードとを接続する第３のスイッチ手段とを含む。
【００２１】
請求項５記載の半導体集積回路装置は、請求項２または４記載の半導体集積回路装置であって、半導体集積回路装置は、半導体集積回路装置への電源投入時に活性化されるとともに電源投入中に活性状態に維持される起動検出信号を発生する起動検出手段をさらに備える。内部制御信号生成手段は、起動検出信号が非活性状態である場合に、第２の状態に対応する第２の電位を供給する第２の電源配線と動作条件設定信号を出力する出力ノードとを接続する第４のスイッチ手段を含む。
【００２２】
請求項６記載の半導体集積回路装置は、動作条件設定信号によって２つの動作条件のいずれかに基づいて動作する内部回路を備え、内部回路は、行列状に配置された複数のメモリセルを有するメモリセルアレイと、メモリセルの行および列を選択するための複数のアドレス信号を受けるアドレス信号端子と、半導体集積回路装置の動作を制御するための複数の制御信号を受ける制御信号端子とを含み、動作条件設定信号を発生する動作条件設定手段をさらに備え、動作条件設定手段は、第１の外部入力端子と、第１の外部入力端子と所定の電位との結合の有無に応じて、２つの動作条件のいずれか一方を選択する動作条件設定信号を生成する内部制御信号生成手段と、第１の外部入力端子と所定の電位との結合の有無とは独立して、外部から与えられる複数のアドレス信号と制御信号との組合せにより動作条件の変更を選択的に設定可能な試験動作条件設定手段とを含む。第１の外部入力端子と所定の電位との結合は、ワイヤボンディングによって行われ、動作条件設定信号は、外部入力端子と所定の電位とがワイヤボンディングにより接続されている場合に対応する第１の状態と、第１の状態の反転状態である第２の状態とを有する。試験動作条件設定手段は、複数の制御信号の状態の組合せに応答して、試験評価への移行を指示するテストモード信号を活性化するテストモード信号発生手段と、テストモード信号が活性化された場合において、複数のアドレス信号の状態の組合せに応じて試験モード信号を発生する試験モード信号発生手段とを含む。試験モード信号は、第１の外部入力端子と所定の電位とが接続されている場合に、動作条件設定信号を第１の状態から第２の状態に変更するために活性化される第１の試験モード補助信号と、第１の外部入力端子と所定の電位とが非接続である場合に、動作条件設定信号を第２の状態から第１の状態に変更するために活性化される第２の試験モード補助信号とを有する。試験動作条件設定手段は、第１もしくは第２の試験モード補助信号が活性化された場合に、内部制御信号生成手段の生成する動作条件設定信号の状態を反転するレベル反転手段をさらに有する。
【００２４】
【発明の実施の形態】
以下において、本発明の実施の形態について図面を参照して詳しく説明する。なお、図中同一符号は同一または相当部分を示す。
【００２５】
［実施の形態１］
［ボンディングによる動作モードの設定］
図１は本発明の実施の形態１の半導体集積回路装置を説明するための、ボンディングによって動作モードを設定する半導体集積回路装置１０００の全体構成を示す概略ブロック図である。
【００２６】
図１を参照して、半導体集積回路装置１０００は、制御信号、入出力データおよび動作電源電圧等を受ける入力パッド１１〜１７を備える。入力パッド１１〜１７は、行アドレスストローブ信号／ＲＡＳ，列アドレスストローブ信号／ＣＡＳ，ライトイネーブル信号／ＷＥ、アドレス信号Ａ０〜Ａｉ（ｉ：自然数）、入出力データＤ０〜Ｄｊ（ｊ：自然数）、アウトプットイネーブル信号ＯＥ、動作電源電圧Ｖｃｃをそれぞれ受ける。
【００２７】
行アドレスストローブ信号／ＲＡＳは、半導体集積回路装置１０００の内部動作を開始させ、かつメモリセルアレイ５０の行を選択する動作に関連する回路を活性状態とする信号であり、コラムアドレスストローブ信号／ＣＡＳは、メモリセルアレイ５０における列を選択する回路を活性状態とする信号であり、ライトイネーブル信号／ＷＥは、半導体集積回路装置１０００への書込動作を指示する信号であり、アウトプットイネーブル信号ＯＥは、半導体集積回路装置１０００からの読出動作を指示する信号である。
【００２８】
半導体集積回路装置１０００は、動作電源電圧を受けて起動信号／ＰＯＲを発生する起動回路２５と、制御信号を受けて半導体集積回路装置全体の動作を制御するコントロール回路３０と、アドレス信号Ａ０〜Ａｉを受けて内部アドレス信号を発生するアドレスバッファ４０と、行列状に配置された複数のメモリセルＭＣを有するメモリセルアレイ５０とをさらに備える。メモリセルＭＣは、データを保持するためのキャパシタと、メモリセルの各行に対応するワード線に接続されたゲートを有するアクセストランジスタとによって構成される。
【００２９】
メモリセルアレイ５０において、メモリセルの各行に対してワード線ＷＬが用いられ、メモリセルの各列に対してビット線ＢＬが設けられる。アドレスバッファ４０よりアドレス信号配線９３によって伝達される内部アドレス信号に基づいて、行デコーダ４２および列デコーダ４４によってメモリセルの行および列が選択される。
【００３０】
行デコーダ４２の出力に応じて、アドレス信号に対応するワード線ＷＬが選択的に活性化され、ワード線ＷＬの活性化によってビット線ＢＬに読出されたデータはセンスアンプ５２で増幅される。
【００３１】
列デコーダ４４の出力に基づいて、Ｉ／Ｏゲート回路５４が制御され、センスアンプ５２およびデータバス９４を介してメモリセルＭＣと入力バッファ６０もしくは出力バッファ７０との間でデータの授受が行なわれる。
【００３２】
入力バッファ６０および出力バッファ７０は、データ入出力用パッド１５−１〜１５−ｊによって取り扱われる入出力データの緩衝回路として設けられる。
【００３３】
半導体集積回路１０００は、さらに、モード設定回路１００を備える。モード設定回路１００は、外部より制御信号を受ける外部入力パッドＰＡＤ１〜ＰＡＤｎ（ｎ：自然数）と、動作モード制御回路１１０とを含む。動作モード制御回路１１０は、外部入力パッドＰＡＤ１〜ＰＡＤｎへの入力と、起動回路によって生成される起動信号／ＰＯＲとに応じて動作モード設定信号を出力する。
【００３４】
起動信号／ＰＯＲは、電源投入時において非活性状態（“Ｌ”レベル）から活性状態（“Ｈ”レベル）に立ち上がり、電源投入中において活性状態が維持される信号である。
【００３５】
動作モード設定信号は、動作モード設定信号配線９０によってコントロール回路３０に伝達され、半導体集積回路装置全体は動作モード設定信号に応じて動作する。
【００３６】
半導体集積回路装置１０００においては、動作モードを最終的に設定するための信号を、半導体集積回路装置の製造工程の最終プロセスにあたるアセンブリ工程において、ワイヤボンディングによって外部入力パッドＰＡＤ１〜ＰＡＤｎに与え、動作モード制御回路１１０によって外部入力パッドへの入力に応じた動作モードを決定する。
【００３７】
これにより、同一の設計仕様に基づいて製造された半導体集積回路装置に対して、新たな処理プロセスを付加することなくプロセスの最終段階において動作モードを選択できることとして動作モード決定の自由度を確保するものである。
【００３８】
図２は、半導体集積回路装置１０００の動作モード制御回路１１０の構成を示す回路図である。図２においては外部入力パッドＰＡＤ１に対応する動作モード制御回路１１０−１の構成が示される。
【００３９】
動作モード制御回路１１０−１は、外部入力パッドＰＡＤ１の設定に応じて、ページモードの設定をＦＰモードとＥＤＯモードとのいずれとするかを決定する動作モード設定信号ＭＨＰを出力する。ページモードの設定において、動作モード設定信号ＭＨＰの“Ｈ”レベルはＥＤＯモードに対応し、動作モード設定信号ＭＨＰの“Ｌ”レベルはＦＰモードに対応づけられる。
【００４０】
すなわち、ＥＤＯモードを設定する場合には、外部入力パッドＰＡＤ１は電源電圧Ｖｃｃを供給する配線とワイヤボンディングを施され、ＦＰモードを設定する場合には、外部入力パッドＰＡＤ１に対してワイヤボンディングを施されない状態（以下、フローティング状態という）とされる。
【００４１】
動作モード制御回路１１０−１は、中間ノードＭと、中間ノードＭと接地配線９２との間に接続されたＮチャネルトランジスタＴＮ１およびＴＮ２と、起動信号／ＰＯＲを反転してトランジスタＴＮ１のゲートに与えるインバータＩＶ１と、中間ノードＭの状態を反転するＩＶ２と、ＩＶ２の出力をさらに反転し信号ＭＨＰを出力するインバータＩＶ３とを含む。インバータＩＶ２の出力はトランジスタＴＮ２のゲートに与えられる。
【００４２】
次に、動作モード制御回路１１０−１の動作を各信号の動作波形に基づいて説明する。図３は、外部入力パッドＰＡＤ１にワイヤボンディングが施されている場合における、動作モード制御回路１０１−１の各部の動作波形を示すタイムチャートである。
【００４３】
図３を参照して、電源が投入される時刻ｔ０より前においては、起動信号／ＰＯＲは非活性状態（“Ｌ”レベル）であるので、インバータＩＶ１の出力は“Ｈ”レベルとなり、トランジスタＴＮ１がオン状態となる。これにより中間ノードＭの電位は“Ｌ”レベルとなり、インバータＩＶ２の出力によってＴＮ２がオンするとともに信号ＭＨＰは“Ｌ”レベルとなる。
【００４４】
時刻ｔ０において電源が投入されると、ワイヤボンディングを施されたＰＡＤ１の電位がＶｃｃ（“Ｈ”レベル）に立上がり、起動信号／ＰＯＲも活性化（“Ｈ”レベル）される。これに応じてトランジスタＴＮ１はオフ状態となり、中間ノードＭの電位はＰＡＤ１の電位と等しくＶｃｃ（“Ｈ”レベル）となる。これによりインバータＩＶ２の出力は“Ｌ”レベルとなり、トランジスタＴＮ２はオフされるとともに、インバータＩＶ３の出力すなわち信号ＭＨＰの状態は“Ｈ”レベルとなる。信号ＭＨＰがコントロール回路３０に伝達されることにより、半導体集積回路装置１０００は、ＥＤＯモードによって動作する。
【００４５】
一方、外部入力パッドＰＡＤ１にワイヤボンディングが施されていない場合、すなわちＥＤＯモードが設定されていない場合においては、信号／ＰＯＲ活性化後においても、トランジスタＴＮ２によって中間ノードは“Ｌ”レベルに維持され、信号ＭＨＰも“Ｌ”レベルとなるので、半導体集積回路装置１０００は、ＦＰモードによって動作する。
【００４６】
このような構成とすることにより、半導体集積回路装置１０００においては、共通に設計された回路を用いて、製造工程の最終段階においてワイヤボンディングを施すことにより動作モードを決定することができる。
【００４７】
これにより新たな処理プロセスを付加することなく、すなわち生産性に影響を与えることなく、従来の技術とほぼ同等の動作モード決定の自由度を確保することができる。
【００４８】
また、トランジスタＴＮ１，ＴＮ２および起動信号／ＰＯＲによって中間ノードの状態を設定しているため、外部入力パッドがフローティング状態のときにおいても動作モード設定信号の状態が不定となるケースを確実に回避することによって動作モードの設定を確実に行なうことができ、半導体記憶装置全体の信頼性を向上させることができる。
【００４９】
次に、本発明の実施の形態１の半導体集積回路装置１１００について説明する。
図４は本発明の実施の形態１の半導体集積回路装置１１００の全体構成を示す概略ブロック図である。
【００５０】
半導体記憶装置１０００においては、製造プロセスの最終工程であるアセンブリ工程においてパッドへのワイヤボンディングの実施の有無を選択することによって動作モードを設定していたが、半導体記憶装置１１００は、半導体記憶装置１０００の効果に加えて、製造プロセスが完了して製品化されたもの、すなわちモールド封止してしまった後においても、外部から入出力ピンを介して電気的にヒューズカットを施すことにより、動作モードの変更を可能とすることを目的とするものである。
【００５１】
図４を参照して、半導体集積回路装置１１００は、図１の半導体集積回路装置１０００と比較して、モード設定回路１０１の構成が異なる。
【００５２】
具体的には、モード設定回路１０１は、モード設定回路１００と比較して、一旦外部入力パッドへのボンディング処置の有無に応じて決定された動作モードを変更するためのヒューズを含む動作モード変更回路１２０を備える。
【００５３】
動作モード変更回路１２０は、ヒューズ回路１２２と、製造プロセス完了後においてヒューズ回路内のヒューズ素子を溶断するためのヒューズ入力パッドＦＰＤ１〜ＦＰＤｍ（ｍ：自然数）と、ヒューズ素子が溶断された場合に動作モード信号を反転する動作モード反転回路１２１を含む。
【００５４】
図５は、ヒューズ回路１２２の構成を示す回路図であり、図５（ａ）は、ヒューズ入力パッドＦＰＤ１に対するヒューズ回路１２２−１の構成を示し、図５（ｂ）は、ヒューズ入力パッドＦＰＤ２に対応するヒューズ回路１２２−２の構成を示す回路図である。
【００５５】
図５（ａ）を参照して、ヒューズ回路１２２−１は、電気ヒューズ１２５−１が溶断された場合に、ワイヤーボンディングによって決定された動作モードをＥＤＯモードからＦＰモードに変更するためのモード変更信号ＦＰＭを出力する。信号ＦＰＭは通常時においてはＶｓｓ（“Ｌ”レベル）に設定される。ＦＰＤ１に高電圧が印加されて電気ヒューズ１２５−１が溶断された場合においては、信号ＦＰＭはＶｃｃ（“Ｈ”レベル）となる。
【００５６】
図５（ｂ）を参照して、同様に、ヒューズ回路１２２−２は、電気ヒューズ１２５−２が溶断された場合に、動作モードをＦＰモードからＥＤＯモードに変更するためのモード変更出力信号ＥＤＯＭを出力する。信号ＥＤＯＭも通常の場合はＶｓｓ（“Ｌ”レベル）であり、電気ヒューズ１２５−２がヒューズ入力パッドＦＰＤ２への高電圧印加により溶断された場合においてＶｃｃ（“Ｈ”レベル）とされる信号である。
【００５７】
モード変更信号信号ＦＰＭおよび信号ＥＤＯＭは、動作モード反転回路１２１に伝達される。
【００５８】
図６は、半導体集積回路装置１０００の動作モード制御回路１１０−１に対応する動作モード反転回路１２１−１の構成を示す回路図である。
【００５９】
動作モード制御回路１１０−１は、動作モードのうちページモードの設定を決定するための信号ＭＨＰを発生する。信号ＭＨＰは、入力パッドＰＡＤ１および信号ＦＰＭ，ＥＤＯＭの状態によって決定される。信号ＭＨＰと動作モードとの関係は、図２で説明したとおりである。
【００６０】
図６を参照して、入力パッドＰＡＤ１は、図２の場合と同様にページモードをＥＤＯモードに設定する場合にＶｃｃ電源配線との間にワイヤボンディングを施される入力パッドである。
【００６１】
動作モード反転回路１２１−１は、入力パッドＰＡＤ１と動作モード制御回路１１０−１との間に接続される。動作モード反転回路１２１−１と動作モード制御回路１１０−１とは、中間ノードＭ′を共有する。
【００６２】
動作モード反転回路１２１−１は、入力パッドＰＡＤ１と中間ノードＭ′とを接続するトランジスタＴＰ１１と、中間ノードＭ′と接地配線９２とを接続するＮチャネルトランジスタＴＮ１２と、中間ノードＭ′と電源配線９１と接続するＮチャネルトランジスタＴＮ１３と、信号ＦＰＭを遅延させてトランジスタＴＮ１２のゲートに与えるためのインバータＩＶ１４，ＩＶ１５と、同様に信号ＥＤＯＭを遅延させてトランジスタＴＮ１３のゲートに与えるためのインバータＩＶ１６，ＩＶ１７とを含む。
【００６３】
動作モード反転回路１２１−１は、信号ＦＰＭおよびＥＤＯＭの論理和演算を行なって信号ＦＰＥＤＯＭを出力する論理ゲートＯＧ１１をさらに含む。論理ゲートＯＧ１１の出力ＦＰＥＤＯＭはトランジスタＴＰ１１のゲートに与えられる。信号ＦＰＥＤＯＭは、ヒューズ回路１２２−１，１２２−２の少なくとも一方の電気ヒューズが溶断された場合に“Ｌ”レベルから“Ｈ”レベルへ変化する信号である。
【００６４】
動作モード制御回路１１０−１は、中間ノードＭ′の出力を反転するインバータＩＶ１１と、インバータＩＶ１１の出力を反転して信号ＭＨＰを出力するインバータＩＶ１２と、起動信号／ＰＯＲを反転してトランジスタＴＮ１４のゲートに与えるインバータＩＶ１３と、中間ノードＭ′と接地配線９２との間を接続するＮチャネルトランジスタＴＮ１４，ＴＮ１５とを含む。
【００６５】
インバータＩＶ１３およびトランジスタＴＮ１４は、すでに説明したようにに、電源起動前において中間ノードＭ′および信号ＭＨＰを“Ｌ”レベルに固定する働きを有する。
【００６６】
動作モード制御回路１１０−１においては、電気ヒューズ１２５−１，１２５−２のいずれもが溶断されていない場合においては、トランジスタＴＰ１１はオン状態であるので、インバータＩＶ１１，ＩＶ１２により、信号ＭＨＰの状態と入力パッドＰＡＤ１の状態とは等しい。
【００６７】
一方、ヒューズ回路１２２−１，１２２−２のいずれかにおいて電気ヒューズが溶断された場合においては、信号ＦＰＥＤＯＭが“Ｈ”レベルとなることに応じて、動作モード反転回路１２１−１は、入力パッドＰＡＤ１と中間ノードＭ′とを切離す。
【００６８】
さらに、動作モード反転回路１２１−１は、ヒューズ回路１２２の出力信号であるＦＰＭおよびＥＤＯＭの状態に応じてトランジスタＴＮ１２もしくはＴＮ１３の導通させることにより、中間ノードＭ′の電位を決定する。これに応じて信号ＭＨＰの電位が定められる。
【００６９】
上記のように、動作モードを設定する回路と電気ヒューズを溶断する回路とを独立して設けることにより、電気ヒューズの溶断をＭＯＳトランジスタを含まない電流経路によって行なうことができるとともに、ヒューズの溶断電圧が直接動作モードを設定する回路に印加されることもないため、従来の技術と比較して、ヒューズ溶断の確実性の向上や内部回路への悪影響の排除によって動作信頼性を高めることができる。
【００７０】
次に、実際の動作モード反転回路１２１および動作モード制御回路１１０の動作を各部の動作信号の波形によって説明する。図７は、実施の形態１の半導体集積回路装置１１００において、ページモードの設定をＥＤＯモードからＦＰモードに切換える場合の動作を説明するためのタイミングチャートである。
【００７１】
図７を参照して、時刻ｔ１１において、動作電源が起動されＶｃｃパッドの電位がＶｃｃに立ちあがる。ページモードの設定はＥＤＯモードが選択されているためＰＡＤ１にはワイヤボンディングが施されておりＰＡＤ１の電位もＶｃｃ（“Ｈ”レベル）に立上がる。既に説明したのと同様の動作により動作電源電圧の起動前において信号ＭＨＰは“Ｌ”レベルに固定される。
【００７２】
この時点においては、電気ヒューズは溶断されていないため、信号ＦＰＭおよびＥＤＯＭはいずれも“Ｌ”レベルであり、信号ＦＰＥＤＯＭも“Ｌ”レベルとなる。よってトランジスタＴＰ１はオン状態であるため中間ノードＭ′の電位はＰＡＤ１の電位に応じて“Ｈ”レベルとなり、信号ＭＨＰの状態も“Ｈ”レベルとなってページモードはＥＤＯモードに設定される。
【００７３】
次に時刻ｔ１２において、動作モードを変更するために電気ヒューズ１２５−１を溶断するに十分な電位ＳＶｃｃがパルス状に与えられる。これに伴い、電気ヒューズ１２５−１は溶断されて、信号ＦＰＭが“Ｈ”レベルに立上がり、信号ＦＰＥＤＯＭも“Ｈ”レベルに変化する。
【００７４】
信号ＦＰＭおよびＦＰＥＤＯＭの変化に伴って、トランジスタＴＮ１２がオフ状態からオン状態に変化するとともに、トランジスタＴＰ１１がオン状態からオフ状態に変化する。これにより、中間ノードＭ′の電位は“Ｌ”レベルとなり、出力信号ＭＨＰは“Ｈ”レベルから“Ｌ”レベルに変化する。
【００７５】
以上のように、ヒューズ入力パッドに高電圧を印加し電気ヒューズを溶断することにより、ワイヤボンディングによってＥＤＯモードが設定された場合においても、動作モードをＦＰモードに変更することができる。
【００７６】
次に、ページモードの設定をＦＰモードとした場合において、制御プロセス完了後にＥＤＯモードに変更する場合の動作について説明する。
【００７７】
図８は、半導体集積回路装置１１００においてページモードの設定をＦＰモードからＥＤＯモードに切換える場合における各部の動作波形を示すタイミングチャートである。
【００７８】
図８を参照して、まず時刻ｔ２１において、動作電源が起動されＶｃｃパッドの電位がＶｃｃに立ちあがる。この時点においては、電気ヒューズは溶断されていないため、信号ＦＰＥＤＯＭは“Ｌ”レベルであり、トランジスタＴＰ１１はオン状態である。
【００７９】
ページモードの設定はＦＰモードが選択されているためＰＡＤ１はフローティング状態であり、ＰＡＤ１の電位はＶｃｃ（“Ｈ”レベル）に立上がらないため、トランジスタＴＰ１によってＰＡＤ１と接続される中間ノードＭ′の電位の電位も“Ｈ”レベルとはならず、インバータＩＶ１１の出力は“Ｈ”レベルのままであるので、トランジスタＴＮ１５のオン状態は維持され、信号ＭＨＰの状態は、動作電源の起動前と同様に“Ｌ”レベルを保持しページモードはＦＰモードに設定される。
【００８０】
次に時刻ｔ２２においてヒューズ回路１２２−２の電気ヒューズ１２５−２を溶断するためにヒューズ入力パッドＦＰＤ２にパルス状の高電圧ＳＶｃｃが印加される。電気ヒューズ１２５−２の溶断により、信号ＥＤＯＭおよび信号ＦＰＥＤＯＭが“Ｈ”レベルに変化する。
【００８１】
信号ＦＰＭおよびＦＰＥＤＯＭの変化に伴うトランジスタＴＰ１１のオフおよびトランジスタＴＮ１３のオンによって信号ＭＨＰが“Ｈ”レベルに設定される。これにより、中間ノードＭ′の電位は“Ｈ”レベルとなり、出力信号ＭＨＰは“Ｌ”レベルから“Ｈ”レベルに変化する。
【００８２】
以上のように、ヒューズ入力パッドに高電圧を印加し電気ヒューズを溶断することにより、ワイヤボンディングによってＦＰモードが設定された場合においても、その後のヒューズの溶断処置により動作モードをＥＤＯモードに変更することができる。
【００８３】
［動作電源電圧の動作モード変更］
次に、実施の形態１の半導体記憶装置１１００における動作モードの変更のもう一つの例として、動作電源電圧の設定を変更する場合について説明する。
【００８４】
図９は、半導体集積回路装置１０００の動作モード制御回路１１０−２および動作モード反転回路１２１−２の構成を示す回路図である。動作モード制御回路１１０−２は、動作モードのうち動作電源電圧を＋５Ｖと＋３．３Ｖとのいずれか一方に設定するための信号ＤＣＫを発生する。動作電源電圧の設定において、動作モード設定信号ＤＣＫの“Ｈ”レベルは＋３．３Ｖに対応し、動作モード設定信号ＤＣＫの“Ｌ”レベルは＋５Ｖに対応づけられる。動作電源電圧を＋３．３Ｖとする場合には、外部入力パッドＰＡＤ２は電源電圧Ｖｃｃを供給する配線とワイヤボンディングを施され、動作電源電圧を＋５Ｖとする場合ＦＰモードを設定する場合には、外部入力パッドＰＡＤ２に対してワイヤボンディングを施されずフローティング状態とされる。
【００８５】
図９を参照して、動作モード制御回路１１０−２は、入力パッドＰＡＤ２およびモード変更信号ＶＤＣＯＮ，ＶＤＣＯＦＦの状態に応じて信号ＤＣＫを発生する。動作モード制御回路１１０−２および動作モード反転回路１２１−２においては、外部入力パッド、トランジスタ、インバータ等の接続については、動作モード制御回路１１０−１および動作モード反転回路１２１−１と同様であるが、各部に与えられる信号が異なる。
【００８６】
すなわち、動作モード制御回路１１０−１における信号ＭＨＰは、信号ＤＣＫに対応し、同様に動作モード反転回路１２１−１における信号ＦＰＭ，ＥＤＯＭ，ＦＰＥＤＯＭは、信号ＶＤＣＯＮ，ＶＤＣＯＦＦ，ＶＤＣＯＲにそれぞれ対応づけられる。
【００８７】
図１０は、動作電源電圧の設定に関連するヒューズ回路１２２の構成を示す回路図であり、図１０（ａ）は、ヒューズ入力パッドＦＰＤ３に対応するヒューズ回路１２２−３の構成を示し、図１０（ｂ）は、ヒューズ入力パッドＦＰＤ４に対応するヒューズ回路１２２−４の構成を示す回路図である。
【００８８】
図１０（ａ）を参照して、ヒューズ回路１２２−３は、電気ヒューズ１２５−３が溶断された場合に、ワイヤーボンディングによって決定された動作電源電圧を＋３．３Ｖから＋５Ｖに変更するためのモード変更信号ＶＤＣＯＮを出力する。信号ＦＰＭは通常時においてはＶｓｓ（“Ｌ”レベル）に設定される。ＦＰＤ３に高電圧が印加されて電気ヒューズ１２５−３が溶断された場合においては、信号ＶＤＣＯＮはＶｃｃ（“Ｈ”レベル）となる。
【００８９】
同様に、ヒューズ回路１２２−４は、電気ヒューズ１２５−４が溶断された場合にワイヤーボンディングによって決定された動作電源電圧を＋５Ｖから＋３．３Ｖに変更するためのモード変更信号ＶＤＣＯＦＦを出力する。信号ＶＤＣＯＦＦも通常の場合はＶｓｓ（“Ｌ”レベル）であり、電気ヒューズ１２５−４がヒューズ入力パッドＦＰＤ４への高電圧印加により溶断された場合においてＶｃｃ（“Ｈ”レベル）とされる信号である。
【００９０】
モード変更信号ＶＤＣＯＮおよびＶＤＣＯＦＦは動作信号反転回路１２１−２に与えられる。
【００９１】
次に、動作モード制御回路１１０−２および動作信号反転回路１２１−２の動作を各部の動作信号の波形によって説明する。図１１は、半導体集積回路装置１１００において、動作電源電圧を＋３．３Ｖから＋５Ｖに切換える場合の動作を説明するためのタイミングチャートである。
【００９２】
図１１を参照して、時刻ｔ３１において、動作電源が起動されＶｃｃパッドの電位がＶｃｃに立ちあがる。動作電源電圧は＋３．３Ｖが選択されているためＰＡＤ２にはワイヤボンディングが施されておりＰＡＤ２の電位もＶｃｃ（“Ｈ”レベル）に立上がる。既に説明したのと同様の動作により動作電源電圧の起動前において信号ＤＣＫは“Ｌ”レベルに固定される。
【００９３】
この時点においては、電気ヒューズは溶断されていないため、信号ＶＤＣＯＮおよびＶＤＣＯＦＦはいずれも“Ｌ”レベルであり、信号ＶＤＣＯＲも“Ｌ”レベルとなる。よってトランジスタＴＰ２１はオン状態であるため中間ノードＭ′の電位はＰＡＤ２の電位に応じて“Ｈ”レベルとなり、信号ＤＣＫの状態も“Ｈ”レベルとなってページモードは＋３．３Ｖに設定される。
【００９４】
次に時刻ｔ３２において、動作モードを変更するために電気ヒューズ１２５−３を溶断するのに十分な電位ＳＶｃｃがパルス状に与えられる。これに伴い、電気ヒューズ１２５−３は溶断されて、信号ＶＤＣＯＮが“Ｈ”レベルに立上がり、信号ＶＤＣＯＲも“Ｈ”レベルに変化する。
【００９５】
信号ＶＤＣＯＮおよびＶＤＣＯＲの変化に伴って、トランジスタＴＮ２２がオフ状態からオン状態に変化するとともに、トランジスタＴＰ２１がオン状態からオフ状態に変化する。これにより、中間ノードＭ″の電位は“Ｌ”レベルとなり、出力信号ＤＣＫは“Ｈ”レベルから“Ｌ”レベルに変化する。
【００９６】
以上のように、ヒューズ入力パッドに高電圧を印加し電気ヒューズを溶断することにより、ワイヤボンディングによって＋３．３Ｖが設定された場合においても、動作モードを＋５Ｖに変更することができる。
【００９７】
次に、動作電源電圧を＋５Ｖとした場合において、制御プロセス完了後に＋３．３Ｖに変更する場合の動作について説明する。
【００９８】
図１２は、半導体集積回路装置１１００において動作電源電圧を３．３Ｖから５Ｖに変更する場合の各部の動作波形を示すタイミングチャートである。
【００９９】
図１２を参照して、まず時刻ｔ４１において、動作電源が起動されＶｃｃパッドの電位がＶｃｃに立ちあがる。この時点においては、電気ヒューズは溶断されていないため、信号ＶＤＣＯＲは“Ｌ”レベルであり、トランジスタＴＰ２１はオン状態である。
【０１００】
動作電源電圧は＋５Ｖが選択されており、ＰＡＤ２はフローティング状態であるためＰＡＤ２の電位はＶｃｃ（“Ｈ”レベル）に立上がらない。よって、トランジスタＴＰ２１によってＰＡＤ２と接続される中間ノードＭ″の電位も“Ｈ”レベルとはならず、インバータＩＶ２１の出力は“Ｈ”レベルのままであるので、トランジスタＴＮ２５のオン状態は維持され、信号ＤＣＫの状態は、動作電源の起動前と同様に“Ｌ”レベルを保持しページモードは＋５Ｖに設定される。
【０１０１】
次に時刻ｔ４２において、ヒューズ回路１２２−４の電気ヒューズ１２５−４を溶断するためにヒューズ入力パッドＦＰＤ４にパルス状の高電圧ＳＶｃｃが印加される。電気ヒューズ１２５−４の溶断により、信号ＶＤＣＯＦＦおよび信号ＶＤＣＯＲが“Ｈ”レベルに変化する。
【０１０２】
信号ＶＤＣＯＦＦおよびＶＤＣＯＲの変化に伴うトランジスタＴＰ２１のオフおよびトランジスタＴＮ２３のオンによって、中間ノードＭ″の電位は“Ｈ”レベルとなり、出力信号ＤＣＫは“Ｌ”レベルから“Ｈ”レベルに変化する。以上のように、ヒューズ入力パッドに高電圧を印加し電気ヒューズを溶断することにより、ワイヤボンディングによって動作電源電圧が＋５Ｖに設定された場合においても、その後のヒューズの溶断処置により動作電源電圧を＋３．３Ｖに変更することができる。
【０１０３】
以上のような構成および動作とすることにより、半導体集積回路装置１１００においては、共通に設計された回路に対してワイヤボンディングによってプロセスの最終工程において選択した動作モードを、さらに製造プロセス完了後にヒューズの溶断によってさらに変更することができる。
【０１０４】
すなわち、製品化された半導体集積回路装置に対しても、外部からの電気的入力を施すことにより、モールドパッケージに入ったままの状態で一旦設定した動作モードを変更することが可能となる。これにより、市場の需要動向や生産計画の変更といった外部事情にさらに柔軟に対応できるとともに、在庫品の救済等の効果をあげることができる。
【０１０５】
なお、実施の形態１においては、ページモードの設定および動作電源電圧の設定における動作モードの選択についての変更について説明したが、本願発明の適用はこれらの動作モードの設定のみに限定されるものではない。すなわち、選択的にいずれか一方が採用される動作モードの設定については同様の構成および動作をもって本願発明のモード設定回路を適用することが可能である。
【０１０６】
［実施の形態２］
実施の形態２においては、実施の形態１で述べたような動作モードを択一的に選択することが可能な半導体集積回路装置において、テストモード時にこれらのさまざまな動作モードに対応する動作解析を行なうことができる半導体記憶装置の構成を提供するものである。
【０１０７】
図１３は、本発明の実施の形態２の半導体記憶装置１２００の全体構成を示す概略ブロック図である。
【０１０８】
図１３を参照して、実施の形態２の半導体集積回路装置１２００は、実施の形態１の半導体集積回路装置１１００と比較して、動作モード設定回路１０１の代わりに動作モード設定回路１０２を備える点で異なる。
【０１０９】
動作モード設定回路１０２は、動作モード設定回路１０１と比較して、動作モード変更回路１２０の代わりにテストモード制御回路１３０を含む点が異なる。
【０１１０】
テストモード制御回路１３０は、テストモード信号発生回路１３２と、動作モード変更回路１２０と同様のモード変更信号を発生するための試験モード変更信号発生回路１３４と、動作モード反転回路１２１を含む。
【０１１１】
テストモード信号発生回路１３２は、制御信号／ＲＡＳ，／ＣＡＳおよび／ＷＥの状態の組合せに応じて、テストモード信号ＴＳＴを活性化（“Ｌ”レベル）することによりテストモードへの移行を指示する回路である。
【０１１２】
試験モード変更信号発生回路１３４は、テストモード信号ＴＳＴが活性化（“Ｌ”レベル）された場合に、アドレス信号Ａ０〜Ａｉの組合せによって、モード変更信号ＦＰＭ，ＥＤＯＭ，ＶＤＣＯＮ，ＣＤＣＯＦＦ等を発生するための回路である。
【０１１３】
動作信号反転回路１２１および動作モード制御回路１１０の構成および動作については図６および図１０で説明したものと同様であるの説明は繰返さない。すなわち、実施の形態１の構成と実施の形態２の構成を比較すると、実施の形態２のモード設定回路１０２においては、動作モード反転回路１２１に与えられるモード変更信号が、ヒューズ回路１２２ではなくテストモード制御回路１３０によって生成される点が異なる。
【０１１４】
図１４は、テストモード信号発生回路１３２の具体的な構成例を示す回路図である。
【０１１５】
図１４を参照して、テストモード信号発生回路１３２は、信号／ＲＡＳの活性化（立ち下がり）タイミングにおいて活性化（“Ｌ”レベル）されるワンショットパルス信号ＡＲＳを発生するテストモードトリガ発生回路１３３と、電源配線９１と中間ノードＮとの間に直列に接続されたトランジスタＴＰ３１，ＴＰ３２，ＴＰ３３と、中間ノードＮと接地配線９２との間に直列に接続されたトランジスタＴＰ３４，ＴＮ３５，ＴＮ３６とを含む。
【０１１６】
トランジスタＴＰ３１，ＴＮ３６のゲートには制御信号／ＣＡＳが与えられ、同様に、トランジスタＴＰ３２，ＴＮ３５のゲートには制御信号／ＷＥが与えられる。
【０１１７】
トランジスタＴＰ３３，ＴＰ３４のゲートにはワンショットパルス信号ＡＲＳが与えられる。すなわち、トランジスタＴＰ３３，ＴＰ３４は、／ＲＡＳの活性化タイミングにおいて信号ＡＲＳが活性化される一定期間のみオンする。
【０１１８】
これにより、中間ノードＮの状態は、制御信号／ＲＡＳが活性化されるタイミングにおける制御信号／ＣＡＳ，／ＷＥの組合せによって決定される。中間ノードＮの状態はインバータＩＶ３１およびＩＶ３２によってラッチされ、中間ノードＮの状態の反転信号がテストモード信号ＴＳＴとして出力される。
【０１１９】
すなわち、テストモード信号発生回路１３２においては、制御信号／ＣＡＳおよび／ＷＥを予め活性化（“Ｌ”レベル）とした後に／ＲＡＳを活性化することによってテストモード信号ＴＳＴを活性化（“Ｌ”レベル）、すなわちテストモードに移行することができる。
【０１２０】
逆に、テストモードから復帰する場合には、ＲＡＳ−Ｏｎｌｙ−Ｒｅｆｒｅｓｈサイクルを設ける。すなわち、制御信号／ＣＡＳおよび／ＷＥが非活性状態（“Ｈ”レベル）である場合において、信号／ＲＡＳを活性化（“Ｌ”レベル）する。
【０１２１】
図１５は、試験モード変更信号発生回路１３４の構成を示す回路図である。
図１５を参照して、試験モード変更信号発生回路１３４は、モード変更信号を発生するためのトランジスタ列１３５−０〜１３５−Ｎを含む。
【０１２２】
トランジスタ列１３５−０は、電源配線９１と接地配線９２との間に互いに直列に接続されたトランジスタＱ０−０〜Ｑ０−ｉとトランジスタＱＴ０とを有する。同様にトランジスタ列１３５−Ｎは、電源配線９１と接地配線９２との間に互いに直列に接続されたトランジスタＱＮ−０〜ＱＮ−ｉとＱＴＮとを有する。
【０１２３】
それぞれのトランジスタ列において、トランジスタＱＮ−ｉとトランジスタＱＴＮとを接続するノードにおいて、テストモード時におけるモード変更信号が得られる。
【０１２４】
それぞれのトランジスタ列に含まれるトランジスタＱＴ１〜ＱＴＮは、テストモード信号ＴＳＴが非活性状態（“Ｈ”レベル）である場合においてオンすることにより、それぞれのモード変更信号を非活性化（“Ｌ”レベル）する。
【０１２５】
それぞれのトランジスタ列１３５−０〜１３５−Ｎにおいて、予め対応づけられたアドレス信号とモード変更信号との組合せに基づいて、アドレス信号に応じたモード変更信号が活性化される。
【０１２６】
たとえば、トランジスタ列１３５−０によってモード変更信号ＦＰＭを発生させ、トランジスタ列Ｑ０−０〜Ｑ０−ｉのうちアドレス信号Ａ０をゲートに受けるＱ０−０のみをＮチャネルトランジスタとして、残りのトランジスタＱ０−１〜Ｑ０−ｉはＰチャネルトランジスタとする。このような構成とすることにより、アドレス信号Ａ０のみを活性化することによって、モード変更信号ＦＰＭを活性化（“Ｈ”レベル）することができる。
【０１２７】
トランジスタ列１３５−０〜１３５−Ｎに共通して、トランジスタＱ００〜ＱＮ−０のゲートにはアドレス信号Ａ０が与えられ、トランジスタＱ０−ｉ〜ＱＮ−ｉのゲートにはアドレス信号Ａｉが与えられる。これにより、トランジスタ列をＮチャネルトランジスタとＰチャネルトランジスタとの組合わせによって構成することにより、予め設定されたアドレス信号の組合せに対応づけて、所定のモード変更信号が活性化（“Ｈ”レベル）される。すなわち、実施の形態１において電気ヒューズが溶断されたのと同じ状態を、テストモードにおいて解析することが可能となる。
【０１２８】
なお、図１４および図１５に示した回路は、回路構成の単なる例示であって、テストモード信号発生回路１３２および試験モード変更信号発生回路１３４の回路構成を限定するものではない。すなわち、制御信号とアドレス信号との組合せによってテストモード信号およびモード変更信号が得られる構成であれば、これらの図示した回路に代えて使用することが可能である。
【０１２９】
次に、テストモード制御回路１３０の全体動作を動作波形図に基づいて説明する。
【０１３０】
図１６は、テストモード制御回路１３０の各部の動作波形を示すタイミングチャートである。図１６においては、ページモード設定をＥＤＯモードからＦＰモードに変更する場合の動作をテスト解析する目的で、モード変更信号ＦＰＭを活性化させる場合について説明する。図１５に示したように、モード変更信号ＦＰＭは試験モード信号発生回路１３４のうちトランジスタ列１３５−０によって生成される。
【０１３１】
図１６を参照して、時刻ｔ５１において制御信号／ＣＡＳ，／ＷＥが、／ＲＡＳに先立って活性化（“Ｌ”レベル）される。
【０１３２】
次に、時刻ｔ５２においてさらに信号／ＲＡＳが活性化（“Ｌ”レベル）される。これにより、テストモード信号発生回路１３２によってテストモード信号ＴＳＴが活性化（“Ｌ”レベル）される。
【０１３３】
さらに、モード変更信号ＦＰＭを活性化させるためにアドレス信号Ａ０が活性化され、アドレス信号Ａ１〜Ａｉは非活性状態とされる。
【０１３４】
これに応じて信号ＦＰＭが活性化（“Ｈ”レベル）され、動作モード反転回路１２２に与えられる。動作モード制御回路１１０においては、モード変更信号と外部入力パッドとの電位に応じて、既に説明した信号ＭＨＰを設定し、コントロール回路３０に与える。これにより、所望のテストモード解析を半導体集積回路装置１２００において実行することができる。
【０１３５】
なお、半導体集積回路装置１２００においては、アドレス信号とモード変更信号との組合せを決定し、トランジスタ列１３５−０〜１３５−Ｎの構成に反映させることによって任意の試験モード変更信号を生成することによって、あらゆる動作モードの解析を行なうことが可能である。
【０１３６】
テスト解析の終了後、時刻ｔ５３において、ＲＡＳ−Ｏｎｌｙ−Ｒｅｆｒｅｓｈサイクル、すなわち制御信号／ＣＡＳおよび／ＷＥが非活性状態（“Ｈ”レベル）である場合において信号／ＲＡＳを活性化（“Ｌ”レベル）することにより、テストモード信号ＴＳＴおよびモード変更信号を非活性化させて、テストモードより通常の動作へ復帰することができる。
【０１３７】
このような構成とすることにより、動作モードの切換が可能な半導体集積回路装置において、動作モード変更時の動作を自由にテストモード制御回路によって事前解析することが可能となる。
【０１３８】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【０１３９】
【発明の効果】
請求項１，３，４記載の半導体集積回路装置は、外部入力端子と所定の電位との結合の有無によって一旦選択された動作モードを、動作条件設定信号を生成する回路と独立して設けられるヒューズ素子の溶断によって変更することができるため、半導体集積回路装置の動作モード設定の自由度を高めるとともに、ヒューズの溶断性を向上させることができる。また、外部入力端子と所定の電位との結合の有無の選択を製造プロセスの最終工程において行なうことができるので、動作モード設定の自由度をさらに高めることができる。
【０１４１】
請求項２，５記載の半導体集積回路装置は、外部入力端子が所定の電位と結合されない場合においても、動作条件設定信号の状態が不定となることを回避できるため、動作モードの設定をより確実に行なうことができる。
【０１４２】
請求項６記載の半導体集積回路装置は、制御信号とアドレス信号との組合せに応じて回路の評価および解析を自由に実行することができる。また、請求項１から５と同様の効果をあわせて享受することが可能な半導体集積回路装置を、より小さなレイアウト面積の下で実現することかできる。
【図面の簡単な説明】
【図１】 本発明の実施の形態１の半導体記憶装置を説明するための半導体集積回路装置１０００の全体構成を示す概略ブロック図である。
【図２】 動作モード制御回路１１０−１の構成を示す回路図である。
【図３】 動作モード制御回路１１０−１の各部の動作波形を示すタイミングチャートである。
【図４】 本発明の実施の形態１の半導体集積回路装置１１００の全体構成を示す概略ブロック図である。
【図５】 ヒューズ回路１２２の構成を示す回路図であり、図５（ａ）は、ヒューズ回路１２２−１の構成を示す回路図であり、図５（ｂ）は、ヒューズ回路１２２−２の構成を示す回路図である。
【図６】 動作モード反転回路１２１−１の構成を示す回路図である。
【図７】 半導体集積回路装置１１００においてページモード設定をハイパーページモードからファーストページモードに切換える場合における各部の動作波形を示すタイミングチャートである。
【図８】 半導体集積回路装置１１００においてページモードの設定をファーストページモードからハイパーページモードに切換える場合における各部の動作波形を示すタイミングチャートである。
【図９】 動作モード反転回路１２１−２の構成を示す回路図である。
【図１０】 ヒューズ回路１２２の構成を示す回路図であり、図１０（ａ）は、ヒューズ回路１２２−３の構成を示す回路図であり、図１０（ｂ）は、ヒューズ回路１２２−４の構成を示す回路図である。
【図１１】 半導体集積回路装置１１００において動作電源電圧の設定を３．３Ｖから５Ｖに変更する場合の各部の動作波形を示すタイミングチャートである。
【図１２】 半導体集積回路装置１１００において動作電源電圧を５Ｖから３．３Ｖに変更する場合の各部の動作波形を示すタイミングチャートである。
【図１３】 本発明の実施の形態２の半導体集積回路装置１２００の全体構成を示す回路図である。
【図１４】 テストモード信号発生回路１３２の構成を示す回路図である。
【図１５】 試験モード信号発生回路１３４の構成を示す回路図である。
【図１６】 テストモード制御回路１３０の各部の動作波形を示すタイミングチャートである。
【図１７】 従来の技術とモード切替回路５００の構成を示す回路図である。
【符号の説明】
１００ 動作モード設定回路、１１０ 動作モード制御回路、１２０ 動作モード変更回路、１２１ 動作モード反転回路、１２２ ヒューズ回路、１３０ テストモード制御回路、１３２ テストモード信号発生回路、１３４ 試験モード信号発生回路。
【発明の属する技術分野】
この発明は、半導体集積回路装置に関し、特に動作モードの変更機能を備えた半導体集積回路装置に関するものである。
【０００２】
【従来の技術】
現在、一般に生産される半導体集積回路装置においては、動作電源電圧における＋５Ｖ／＋３．３Ｖの選択や、ページモードの設定におけるファーストページモード（First Pageモード、以下ＦＰモードという）／ハイパーページモード（Extend Data Outputモード、以下ＥＤＯモードという）の選択に代表される、選択的にいずれか一方が決定される動作モードの設定が行なわれる。
【０００３】
出荷される際には、製品仕様に基づいていずれか一方の動作モードが設定されるが、動作モードは生産状況あるいは市場の需要動向等に応じて柔軟に変更できることが望ましい。
【０００４】
このような状況の変化に応じて半導体集積回路装置の動作モードを切替えることが可能な技術として、たとえば特開平４−１９９５４１号公報に記載されたモード切替回路が開示されている。
【０００５】
図１７は、従来の技術のモード切替回路５００の回路図である。
図１７を参照して、モード切替回路５００は、モードの切替を行なうために外部から電圧が印加される外部入力端子２０１と、外部入力端子２０１に接続される外部入力パッド２０２と、モードを切換えるための制御信号が出力されるモード制御用ノード２２０と、電源電圧Ｖｃｃを供給する電源配線２０４と、接地電位Ｖｓｓを供給する接地配線２０５と、電源配線２０４とモード制御用ノード２２０との間に直列に接続される電気ヒューズ２１０および抵抗素子２０６と、接地配線２０５とモード制御用ノード２２０との間に接続される抵抗素子２０７とを備える。
【０００６】
モード切替回路５００は、モード制御用ノード２２０に接続されたゲートを有し外部入力パッド２０２とモード制御用ノード２２０とを接続するＮチャネルＭＯＳトランジスタ２０３をさらに備える。
【０００７】
モード切替回路５００において、通常時にはモード制御用ノード２２０の電位が“Ｈ”レベル（Ｖｃｃ）となるように、抵抗素子２０６と２０７との比が決定される。このとき、ＮチャネルＭＯＳトランジスタ２０３は、外部入力端子２０１がＶｓｓレベルであってもオフ状態を維持するようなしきい値を有するように設計される。これにより、通常時においては外部入力端子２０１および外部入力パッド２０２とモード制御用ノード２２０とは切離された状態となる。
【０００８】
モードを切替える場合においては、外部入力端子２０１にＶｃｃと十分な電位差を有する電位を与え、電気ヒューズ２１０を溶断する。電気ヒューズ２１０を溶断することにより、モード制御用ノード２２０の電位を抵抗素子２０７により“Ｌ”レベル（Ｖｓｓ）とすることができ、モードの切替が行なわれる。
【０００９】
モード切替回路５００は、プロセス完了後のメモリ装置に対し、外部より電圧を印加して電気ヒューズを溶断することによって、モードの切替を可能とするモード切替回路である。
【００１０】
すなわち、従来の技術のモード切替回路５００を備える半導体集積回路装置においては、プロセス完了後においても、外部からの作業によってそのモードを切替えることが可能であるという効果がある。
【００１１】
【発明が解決しようとする課題】
しかしながら、従来の技術のモード切替回路５００は、製造プロセス完了後に動作モードを切替えることができる一方で、動作モードの切替えにはヒューズ溶断という新たな作業工程の付加が必要であるため、製造プロセス開始前の回路設計段階において一旦決定された動作モードの変更は、例えば対象の製品数が大量である場合等において、生産性に悪影響を及ぼすおそれがある。
【００１２】
また、従来の技術のモード切替回路５００においては、電気ヒューズをＭＯＳトランジスタを流れる電流によって溶断している点および、ヒューズを溶断するために外部より印加される電位がモード制御用ノードにも供給される点において、ヒューズの溶断の確実性や内部回路への悪影響の可能性等、動作の信頼性の点で問題が生ずる可能性も残る。
【００１３】
さらに、上記ＭＯＳトランジスタは、通常時におけるオフ状態の維持および、モード切替時におけるヒューズ溶断電流の通過を可能とするために、他のトランジスタと特性の異なるものが必要になる可能性もあり、レイアウト設計の自由度を損なうおそれもある。
【００１４】
この発明の目的は、上記のような問題点を解決することであって、具体的には、より柔軟かつ確実に動作モードを設定することが可能な半導体集積回路装置を提供することである。
【００１５】
【課題を解決するための手段】
請求項１記載の半導体集積回路装置は、動作条件設定信号によって２つの動作条件のいずれかに基づいて動作する内部回路と、動作条件設定信号を発生する動作条件設定手段とを備え、動作条件設定手段は、第１の外部入力端子と、第１の外部入力端子と所定の電位との結合の有無に応じて、２つの動作条件のいずれか一方を選択する動作条件設定信号を生成する内部制御信号生成手段と、第１の外部入力端子と所定の電位との結合の有無とは独立して外部から与えられる電気信号により、動作条件の変更を選択的かつ不揮発的に設定可能な動作条件変更手段とを含む。動作条件変更手段は、外部より印加される電気信号の電位によって溶断可能なヒューズ素子と、ヒューズ素子を溶断するための電気信号が印加される第２の外部入力端子と、ヒューズが溶断された場合に、内部制御信号生成手段の生成する動作条件設定信号の状態を反転するレベル反転手段とをさらに有する。第１の外部入力端子と所定の電位との結合は、ワイヤボンディングによって行われる。
【００１８】
請求項２記載の半導体集積回路装置は、請求項１記載の半導体集積回路装置であって、動作条件設定信号は、第１の外部入力端子と所定の電位とが結合している場合に対応する第１の状態と、第１の状態の反転状態である第２の状態とを有し、内部制御信号生成手段は、所定の電位が供給される前の状態においては、動作条件設定信号を第２の状態に固定する。
【００１９】
請求項３記載の半導体集積回路装置は、請求項１または２記載の半導体集積回路装置であって、ヒューズ素子は、第１の外部入力端子と所定の電位とが結合されている場合に対応する第１の状態と、第１の状態の反転状態である第２の状態とを有し、動作条件変更手段は、第１の外部入力端子と所定の電位とが結合されている場合に、動作条件設定信号を第１の状態から第２の状態に変更するための第１の設定変更用ヒューズ素子と、第１の外部入力端子と所定の電位とが非結合である場合に、動作条件設定信号を第２の状態から第１の状態に変更するための第２の設定変更用ヒューズ素子とを含む。
【００２０】
請求項４記載の半導体集積回路装置は、請求項３記載の半導体集積回路装置であって、レベル反転手段は、第１もしくは第２の設定変更用ヒューズ素子の少なくとも一方が溶断された場合において、第１の外部入力端子と動作条件設定信号を出力する出力ノードとの間を遮断する第１のスイッチ手段と、第１の設定変更用ヒューズ素子が溶断されたときに、第２の状態に対応する第２の電位を供給する第２の電源配線と出力ノードとを接続する第２のスイッチ手段と、第２の設定変更用ヒューズ素子が溶断されたときに、第１の状態に対応する第１の電位を供給する第１の電源配線と出力ノードとを接続する第３のスイッチ手段とを含む。
【００２１】
請求項５記載の半導体集積回路装置は、請求項２または４記載の半導体集積回路装置であって、半導体集積回路装置は、半導体集積回路装置への電源投入時に活性化されるとともに電源投入中に活性状態に維持される起動検出信号を発生する起動検出手段をさらに備える。内部制御信号生成手段は、起動検出信号が非活性状態である場合に、第２の状態に対応する第２の電位を供給する第２の電源配線と動作条件設定信号を出力する出力ノードとを接続する第４のスイッチ手段を含む。
【００２２】
請求項６記載の半導体集積回路装置は、動作条件設定信号によって２つの動作条件のいずれかに基づいて動作する内部回路を備え、内部回路は、行列状に配置された複数のメモリセルを有するメモリセルアレイと、メモリセルの行および列を選択するための複数のアドレス信号を受けるアドレス信号端子と、半導体集積回路装置の動作を制御するための複数の制御信号を受ける制御信号端子とを含み、動作条件設定信号を発生する動作条件設定手段をさらに備え、動作条件設定手段は、第１の外部入力端子と、第１の外部入力端子と所定の電位との結合の有無に応じて、２つの動作条件のいずれか一方を選択する動作条件設定信号を生成する内部制御信号生成手段と、第１の外部入力端子と所定の電位との結合の有無とは独立して、外部から与えられる複数のアドレス信号と制御信号との組合せにより動作条件の変更を選択的に設定可能な試験動作条件設定手段とを含む。第１の外部入力端子と所定の電位との結合は、ワイヤボンディングによって行われ、動作条件設定信号は、外部入力端子と所定の電位とがワイヤボンディングにより接続されている場合に対応する第１の状態と、第１の状態の反転状態である第２の状態とを有する。試験動作条件設定手段は、複数の制御信号の状態の組合せに応答して、試験評価への移行を指示するテストモード信号を活性化するテストモード信号発生手段と、テストモード信号が活性化された場合において、複数のアドレス信号の状態の組合せに応じて試験モード信号を発生する試験モード信号発生手段とを含む。試験モード信号は、第１の外部入力端子と所定の電位とが接続されている場合に、動作条件設定信号を第１の状態から第２の状態に変更するために活性化される第１の試験モード補助信号と、第１の外部入力端子と所定の電位とが非接続である場合に、動作条件設定信号を第２の状態から第１の状態に変更するために活性化される第２の試験モード補助信号とを有する。試験動作条件設定手段は、第１もしくは第２の試験モード補助信号が活性化された場合に、内部制御信号生成手段の生成する動作条件設定信号の状態を反転するレベル反転手段をさらに有する。
【００２４】
【発明の実施の形態】
以下において、本発明の実施の形態について図面を参照して詳しく説明する。なお、図中同一符号は同一または相当部分を示す。
【００２５】
［実施の形態１］
［ボンディングによる動作モードの設定］
図１は本発明の実施の形態１の半導体集積回路装置を説明するための、ボンディングによって動作モードを設定する半導体集積回路装置１０００の全体構成を示す概略ブロック図である。
【００２６】
図１を参照して、半導体集積回路装置１０００は、制御信号、入出力データおよび動作電源電圧等を受ける入力パッド１１〜１７を備える。入力パッド１１〜１７は、行アドレスストローブ信号／ＲＡＳ，列アドレスストローブ信号／ＣＡＳ，ライトイネーブル信号／ＷＥ、アドレス信号Ａ０〜Ａｉ（ｉ：自然数）、入出力データＤ０〜Ｄｊ（ｊ：自然数）、アウトプットイネーブル信号ＯＥ、動作電源電圧Ｖｃｃをそれぞれ受ける。
【００２７】
行アドレスストローブ信号／ＲＡＳは、半導体集積回路装置１０００の内部動作を開始させ、かつメモリセルアレイ５０の行を選択する動作に関連する回路を活性状態とする信号であり、コラムアドレスストローブ信号／ＣＡＳは、メモリセルアレイ５０における列を選択する回路を活性状態とする信号であり、ライトイネーブル信号／ＷＥは、半導体集積回路装置１０００への書込動作を指示する信号であり、アウトプットイネーブル信号ＯＥは、半導体集積回路装置１０００からの読出動作を指示する信号である。
【００２８】
半導体集積回路装置１０００は、動作電源電圧を受けて起動信号／ＰＯＲを発生する起動回路２５と、制御信号を受けて半導体集積回路装置全体の動作を制御するコントロール回路３０と、アドレス信号Ａ０〜Ａｉを受けて内部アドレス信号を発生するアドレスバッファ４０と、行列状に配置された複数のメモリセルＭＣを有するメモリセルアレイ５０とをさらに備える。メモリセルＭＣは、データを保持するためのキャパシタと、メモリセルの各行に対応するワード線に接続されたゲートを有するアクセストランジスタとによって構成される。
【００２９】
メモリセルアレイ５０において、メモリセルの各行に対してワード線ＷＬが用いられ、メモリセルの各列に対してビット線ＢＬが設けられる。アドレスバッファ４０よりアドレス信号配線９３によって伝達される内部アドレス信号に基づいて、行デコーダ４２および列デコーダ４４によってメモリセルの行および列が選択される。
【００３０】
行デコーダ４２の出力に応じて、アドレス信号に対応するワード線ＷＬが選択的に活性化され、ワード線ＷＬの活性化によってビット線ＢＬに読出されたデータはセンスアンプ５２で増幅される。
【００３１】
列デコーダ４４の出力に基づいて、Ｉ／Ｏゲート回路５４が制御され、センスアンプ５２およびデータバス９４を介してメモリセルＭＣと入力バッファ６０もしくは出力バッファ７０との間でデータの授受が行なわれる。
【００３２】
入力バッファ６０および出力バッファ７０は、データ入出力用パッド１５−１〜１５−ｊによって取り扱われる入出力データの緩衝回路として設けられる。
【００３３】
半導体集積回路１０００は、さらに、モード設定回路１００を備える。モード設定回路１００は、外部より制御信号を受ける外部入力パッドＰＡＤ１〜ＰＡＤｎ（ｎ：自然数）と、動作モード制御回路１１０とを含む。動作モード制御回路１１０は、外部入力パッドＰＡＤ１〜ＰＡＤｎへの入力と、起動回路によって生成される起動信号／ＰＯＲとに応じて動作モード設定信号を出力する。
【００３４】
起動信号／ＰＯＲは、電源投入時において非活性状態（“Ｌ”レベル）から活性状態（“Ｈ”レベル）に立ち上がり、電源投入中において活性状態が維持される信号である。
【００３５】
動作モード設定信号は、動作モード設定信号配線９０によってコントロール回路３０に伝達され、半導体集積回路装置全体は動作モード設定信号に応じて動作する。
【００３６】
半導体集積回路装置１０００においては、動作モードを最終的に設定するための信号を、半導体集積回路装置の製造工程の最終プロセスにあたるアセンブリ工程において、ワイヤボンディングによって外部入力パッドＰＡＤ１〜ＰＡＤｎに与え、動作モード制御回路１１０によって外部入力パッドへの入力に応じた動作モードを決定する。
【００３７】
これにより、同一の設計仕様に基づいて製造された半導体集積回路装置に対して、新たな処理プロセスを付加することなくプロセスの最終段階において動作モードを選択できることとして動作モード決定の自由度を確保するものである。
【００３８】
図２は、半導体集積回路装置１０００の動作モード制御回路１１０の構成を示す回路図である。図２においては外部入力パッドＰＡＤ１に対応する動作モード制御回路１１０−１の構成が示される。
【００３９】
動作モード制御回路１１０−１は、外部入力パッドＰＡＤ１の設定に応じて、ページモードの設定をＦＰモードとＥＤＯモードとのいずれとするかを決定する動作モード設定信号ＭＨＰを出力する。ページモードの設定において、動作モード設定信号ＭＨＰの“Ｈ”レベルはＥＤＯモードに対応し、動作モード設定信号ＭＨＰの“Ｌ”レベルはＦＰモードに対応づけられる。
【００４０】
すなわち、ＥＤＯモードを設定する場合には、外部入力パッドＰＡＤ１は電源電圧Ｖｃｃを供給する配線とワイヤボンディングを施され、ＦＰモードを設定する場合には、外部入力パッドＰＡＤ１に対してワイヤボンディングを施されない状態（以下、フローティング状態という）とされる。
【００４１】
動作モード制御回路１１０−１は、中間ノードＭと、中間ノードＭと接地配線９２との間に接続されたＮチャネルトランジスタＴＮ１およびＴＮ２と、起動信号／ＰＯＲを反転してトランジスタＴＮ１のゲートに与えるインバータＩＶ１と、中間ノードＭの状態を反転するＩＶ２と、ＩＶ２の出力をさらに反転し信号ＭＨＰを出力するインバータＩＶ３とを含む。インバータＩＶ２の出力はトランジスタＴＮ２のゲートに与えられる。
【００４２】
次に、動作モード制御回路１１０−１の動作を各信号の動作波形に基づいて説明する。図３は、外部入力パッドＰＡＤ１にワイヤボンディングが施されている場合における、動作モード制御回路１０１−１の各部の動作波形を示すタイムチャートである。
【００４３】
図３を参照して、電源が投入される時刻ｔ０より前においては、起動信号／ＰＯＲは非活性状態（“Ｌ”レベル）であるので、インバータＩＶ１の出力は“Ｈ”レベルとなり、トランジスタＴＮ１がオン状態となる。これにより中間ノードＭの電位は“Ｌ”レベルとなり、インバータＩＶ２の出力によってＴＮ２がオンするとともに信号ＭＨＰは“Ｌ”レベルとなる。
【００４４】
時刻ｔ０において電源が投入されると、ワイヤボンディングを施されたＰＡＤ１の電位がＶｃｃ（“Ｈ”レベル）に立上がり、起動信号／ＰＯＲも活性化（“Ｈ”レベル）される。これに応じてトランジスタＴＮ１はオフ状態となり、中間ノードＭの電位はＰＡＤ１の電位と等しくＶｃｃ（“Ｈ”レベル）となる。これによりインバータＩＶ２の出力は“Ｌ”レベルとなり、トランジスタＴＮ２はオフされるとともに、インバータＩＶ３の出力すなわち信号ＭＨＰの状態は“Ｈ”レベルとなる。信号ＭＨＰがコントロール回路３０に伝達されることにより、半導体集積回路装置１０００は、ＥＤＯモードによって動作する。
【００４５】
一方、外部入力パッドＰＡＤ１にワイヤボンディングが施されていない場合、すなわちＥＤＯモードが設定されていない場合においては、信号／ＰＯＲ活性化後においても、トランジスタＴＮ２によって中間ノードは“Ｌ”レベルに維持され、信号ＭＨＰも“Ｌ”レベルとなるので、半導体集積回路装置１０００は、ＦＰモードによって動作する。
【００４６】
このような構成とすることにより、半導体集積回路装置１０００においては、共通に設計された回路を用いて、製造工程の最終段階においてワイヤボンディングを施すことにより動作モードを決定することができる。
【００４７】
これにより新たな処理プロセスを付加することなく、すなわち生産性に影響を与えることなく、従来の技術とほぼ同等の動作モード決定の自由度を確保することができる。
【００４８】
また、トランジスタＴＮ１，ＴＮ２および起動信号／ＰＯＲによって中間ノードの状態を設定しているため、外部入力パッドがフローティング状態のときにおいても動作モード設定信号の状態が不定となるケースを確実に回避することによって動作モードの設定を確実に行なうことができ、半導体記憶装置全体の信頼性を向上させることができる。
【００４９】
次に、本発明の実施の形態１の半導体集積回路装置１１００について説明する。
図４は本発明の実施の形態１の半導体集積回路装置１１００の全体構成を示す概略ブロック図である。
【００５０】
半導体記憶装置１０００においては、製造プロセスの最終工程であるアセンブリ工程においてパッドへのワイヤボンディングの実施の有無を選択することによって動作モードを設定していたが、半導体記憶装置１１００は、半導体記憶装置１０００の効果に加えて、製造プロセスが完了して製品化されたもの、すなわちモールド封止してしまった後においても、外部から入出力ピンを介して電気的にヒューズカットを施すことにより、動作モードの変更を可能とすることを目的とするものである。
【００５１】
図４を参照して、半導体集積回路装置１１００は、図１の半導体集積回路装置１０００と比較して、モード設定回路１０１の構成が異なる。
【００５２】
具体的には、モード設定回路１０１は、モード設定回路１００と比較して、一旦外部入力パッドへのボンディング処置の有無に応じて決定された動作モードを変更するためのヒューズを含む動作モード変更回路１２０を備える。
【００５３】
動作モード変更回路１２０は、ヒューズ回路１２２と、製造プロセス完了後においてヒューズ回路内のヒューズ素子を溶断するためのヒューズ入力パッドＦＰＤ１〜ＦＰＤｍ（ｍ：自然数）と、ヒューズ素子が溶断された場合に動作モード信号を反転する動作モード反転回路１２１を含む。
【００５４】
図５は、ヒューズ回路１２２の構成を示す回路図であり、図５（ａ）は、ヒューズ入力パッドＦＰＤ１に対するヒューズ回路１２２−１の構成を示し、図５（ｂ）は、ヒューズ入力パッドＦＰＤ２に対応するヒューズ回路１２２−２の構成を示す回路図である。
【００５５】
図５（ａ）を参照して、ヒューズ回路１２２−１は、電気ヒューズ１２５−１が溶断された場合に、ワイヤーボンディングによって決定された動作モードをＥＤＯモードからＦＰモードに変更するためのモード変更信号ＦＰＭを出力する。信号ＦＰＭは通常時においてはＶｓｓ（“Ｌ”レベル）に設定される。ＦＰＤ１に高電圧が印加されて電気ヒューズ１２５−１が溶断された場合においては、信号ＦＰＭはＶｃｃ（“Ｈ”レベル）となる。
【００５６】
図５（ｂ）を参照して、同様に、ヒューズ回路１２２−２は、電気ヒューズ１２５−２が溶断された場合に、動作モードをＦＰモードからＥＤＯモードに変更するためのモード変更出力信号ＥＤＯＭを出力する。信号ＥＤＯＭも通常の場合はＶｓｓ（“Ｌ”レベル）であり、電気ヒューズ１２５−２がヒューズ入力パッドＦＰＤ２への高電圧印加により溶断された場合においてＶｃｃ（“Ｈ”レベル）とされる信号である。
【００５７】
モード変更信号信号ＦＰＭおよび信号ＥＤＯＭは、動作モード反転回路１２１に伝達される。
【００５８】
図６は、半導体集積回路装置１０００の動作モード制御回路１１０−１に対応する動作モード反転回路１２１−１の構成を示す回路図である。
【００５９】
動作モード制御回路１１０−１は、動作モードのうちページモードの設定を決定するための信号ＭＨＰを発生する。信号ＭＨＰは、入力パッドＰＡＤ１および信号ＦＰＭ，ＥＤＯＭの状態によって決定される。信号ＭＨＰと動作モードとの関係は、図２で説明したとおりである。
【００６０】
図６を参照して、入力パッドＰＡＤ１は、図２の場合と同様にページモードをＥＤＯモードに設定する場合にＶｃｃ電源配線との間にワイヤボンディングを施される入力パッドである。
【００６１】
動作モード反転回路１２１−１は、入力パッドＰＡＤ１と動作モード制御回路１１０−１との間に接続される。動作モード反転回路１２１−１と動作モード制御回路１１０−１とは、中間ノードＭ′を共有する。
【００６２】
動作モード反転回路１２１−１は、入力パッドＰＡＤ１と中間ノードＭ′とを接続するトランジスタＴＰ１１と、中間ノードＭ′と接地配線９２とを接続するＮチャネルトランジスタＴＮ１２と、中間ノードＭ′と電源配線９１と接続するＮチャネルトランジスタＴＮ１３と、信号ＦＰＭを遅延させてトランジスタＴＮ１２のゲートに与えるためのインバータＩＶ１４，ＩＶ１５と、同様に信号ＥＤＯＭを遅延させてトランジスタＴＮ１３のゲートに与えるためのインバータＩＶ１６，ＩＶ１７とを含む。
【００６３】
動作モード反転回路１２１−１は、信号ＦＰＭおよびＥＤＯＭの論理和演算を行なって信号ＦＰＥＤＯＭを出力する論理ゲートＯＧ１１をさらに含む。論理ゲートＯＧ１１の出力ＦＰＥＤＯＭはトランジスタＴＰ１１のゲートに与えられる。信号ＦＰＥＤＯＭは、ヒューズ回路１２２−１，１２２−２の少なくとも一方の電気ヒューズが溶断された場合に“Ｌ”レベルから“Ｈ”レベルへ変化する信号である。
【００６４】
動作モード制御回路１１０−１は、中間ノードＭ′の出力を反転するインバータＩＶ１１と、インバータＩＶ１１の出力を反転して信号ＭＨＰを出力するインバータＩＶ１２と、起動信号／ＰＯＲを反転してトランジスタＴＮ１４のゲートに与えるインバータＩＶ１３と、中間ノードＭ′と接地配線９２との間を接続するＮチャネルトランジスタＴＮ１４，ＴＮ１５とを含む。
【００６５】
インバータＩＶ１３およびトランジスタＴＮ１４は、すでに説明したようにに、電源起動前において中間ノードＭ′および信号ＭＨＰを“Ｌ”レベルに固定する働きを有する。
【００６６】
動作モード制御回路１１０−１においては、電気ヒューズ１２５−１，１２５−２のいずれもが溶断されていない場合においては、トランジスタＴＰ１１はオン状態であるので、インバータＩＶ１１，ＩＶ１２により、信号ＭＨＰの状態と入力パッドＰＡＤ１の状態とは等しい。
【００６７】
一方、ヒューズ回路１２２−１，１２２−２のいずれかにおいて電気ヒューズが溶断された場合においては、信号ＦＰＥＤＯＭが“Ｈ”レベルとなることに応じて、動作モード反転回路１２１−１は、入力パッドＰＡＤ１と中間ノードＭ′とを切離す。
【００６８】
さらに、動作モード反転回路１２１−１は、ヒューズ回路１２２の出力信号であるＦＰＭおよびＥＤＯＭの状態に応じてトランジスタＴＮ１２もしくはＴＮ１３の導通させることにより、中間ノードＭ′の電位を決定する。これに応じて信号ＭＨＰの電位が定められる。
【００６９】
上記のように、動作モードを設定する回路と電気ヒューズを溶断する回路とを独立して設けることにより、電気ヒューズの溶断をＭＯＳトランジスタを含まない電流経路によって行なうことができるとともに、ヒューズの溶断電圧が直接動作モードを設定する回路に印加されることもないため、従来の技術と比較して、ヒューズ溶断の確実性の向上や内部回路への悪影響の排除によって動作信頼性を高めることができる。
【００７０】
次に、実際の動作モード反転回路１２１および動作モード制御回路１１０の動作を各部の動作信号の波形によって説明する。図７は、実施の形態１の半導体集積回路装置１１００において、ページモードの設定をＥＤＯモードからＦＰモードに切換える場合の動作を説明するためのタイミングチャートである。
【００７１】
図７を参照して、時刻ｔ１１において、動作電源が起動されＶｃｃパッドの電位がＶｃｃに立ちあがる。ページモードの設定はＥＤＯモードが選択されているためＰＡＤ１にはワイヤボンディングが施されておりＰＡＤ１の電位もＶｃｃ（“Ｈ”レベル）に立上がる。既に説明したのと同様の動作により動作電源電圧の起動前において信号ＭＨＰは“Ｌ”レベルに固定される。
【００７２】
この時点においては、電気ヒューズは溶断されていないため、信号ＦＰＭおよびＥＤＯＭはいずれも“Ｌ”レベルであり、信号ＦＰＥＤＯＭも“Ｌ”レベルとなる。よってトランジスタＴＰ１はオン状態であるため中間ノードＭ′の電位はＰＡＤ１の電位に応じて“Ｈ”レベルとなり、信号ＭＨＰの状態も“Ｈ”レベルとなってページモードはＥＤＯモードに設定される。
【００７３】
次に時刻ｔ１２において、動作モードを変更するために電気ヒューズ１２５−１を溶断するに十分な電位ＳＶｃｃがパルス状に与えられる。これに伴い、電気ヒューズ１２５−１は溶断されて、信号ＦＰＭが“Ｈ”レベルに立上がり、信号ＦＰＥＤＯＭも“Ｈ”レベルに変化する。
【００７４】
信号ＦＰＭおよびＦＰＥＤＯＭの変化に伴って、トランジスタＴＮ１２がオフ状態からオン状態に変化するとともに、トランジスタＴＰ１１がオン状態からオフ状態に変化する。これにより、中間ノードＭ′の電位は“Ｌ”レベルとなり、出力信号ＭＨＰは“Ｈ”レベルから“Ｌ”レベルに変化する。
【００７５】
以上のように、ヒューズ入力パッドに高電圧を印加し電気ヒューズを溶断することにより、ワイヤボンディングによってＥＤＯモードが設定された場合においても、動作モードをＦＰモードに変更することができる。
【００７６】
次に、ページモードの設定をＦＰモードとした場合において、制御プロセス完了後にＥＤＯモードに変更する場合の動作について説明する。
【００７７】
図８は、半導体集積回路装置１１００においてページモードの設定をＦＰモードからＥＤＯモードに切換える場合における各部の動作波形を示すタイミングチャートである。
【００７８】
図８を参照して、まず時刻ｔ２１において、動作電源が起動されＶｃｃパッドの電位がＶｃｃに立ちあがる。この時点においては、電気ヒューズは溶断されていないため、信号ＦＰＥＤＯＭは“Ｌ”レベルであり、トランジスタＴＰ１１はオン状態である。
【００７９】
ページモードの設定はＦＰモードが選択されているためＰＡＤ１はフローティング状態であり、ＰＡＤ１の電位はＶｃｃ（“Ｈ”レベル）に立上がらないため、トランジスタＴＰ１によってＰＡＤ１と接続される中間ノードＭ′の電位の電位も“Ｈ”レベルとはならず、インバータＩＶ１１の出力は“Ｈ”レベルのままであるので、トランジスタＴＮ１５のオン状態は維持され、信号ＭＨＰの状態は、動作電源の起動前と同様に“Ｌ”レベルを保持しページモードはＦＰモードに設定される。
【００８０】
次に時刻ｔ２２においてヒューズ回路１２２−２の電気ヒューズ１２５−２を溶断するためにヒューズ入力パッドＦＰＤ２にパルス状の高電圧ＳＶｃｃが印加される。電気ヒューズ１２５−２の溶断により、信号ＥＤＯＭおよび信号ＦＰＥＤＯＭが“Ｈ”レベルに変化する。
【００８１】
信号ＦＰＭおよびＦＰＥＤＯＭの変化に伴うトランジスタＴＰ１１のオフおよびトランジスタＴＮ１３のオンによって信号ＭＨＰが“Ｈ”レベルに設定される。これにより、中間ノードＭ′の電位は“Ｈ”レベルとなり、出力信号ＭＨＰは“Ｌ”レベルから“Ｈ”レベルに変化する。
【００８２】
以上のように、ヒューズ入力パッドに高電圧を印加し電気ヒューズを溶断することにより、ワイヤボンディングによってＦＰモードが設定された場合においても、その後のヒューズの溶断処置により動作モードをＥＤＯモードに変更することができる。
【００８３】
［動作電源電圧の動作モード変更］
次に、実施の形態１の半導体記憶装置１１００における動作モードの変更のもう一つの例として、動作電源電圧の設定を変更する場合について説明する。
【００８４】
図９は、半導体集積回路装置１０００の動作モード制御回路１１０−２および動作モード反転回路１２１−２の構成を示す回路図である。動作モード制御回路１１０−２は、動作モードのうち動作電源電圧を＋５Ｖと＋３．３Ｖとのいずれか一方に設定するための信号ＤＣＫを発生する。動作電源電圧の設定において、動作モード設定信号ＤＣＫの“Ｈ”レベルは＋３．３Ｖに対応し、動作モード設定信号ＤＣＫの“Ｌ”レベルは＋５Ｖに対応づけられる。動作電源電圧を＋３．３Ｖとする場合には、外部入力パッドＰＡＤ２は電源電圧Ｖｃｃを供給する配線とワイヤボンディングを施され、動作電源電圧を＋５Ｖとする場合ＦＰモードを設定する場合には、外部入力パッドＰＡＤ２に対してワイヤボンディングを施されずフローティング状態とされる。
【００８５】
図９を参照して、動作モード制御回路１１０−２は、入力パッドＰＡＤ２およびモード変更信号ＶＤＣＯＮ，ＶＤＣＯＦＦの状態に応じて信号ＤＣＫを発生する。動作モード制御回路１１０−２および動作モード反転回路１２１−２においては、外部入力パッド、トランジスタ、インバータ等の接続については、動作モード制御回路１１０−１および動作モード反転回路１２１−１と同様であるが、各部に与えられる信号が異なる。
【００８６】
すなわち、動作モード制御回路１１０−１における信号ＭＨＰは、信号ＤＣＫに対応し、同様に動作モード反転回路１２１−１における信号ＦＰＭ，ＥＤＯＭ，ＦＰＥＤＯＭは、信号ＶＤＣＯＮ，ＶＤＣＯＦＦ，ＶＤＣＯＲにそれぞれ対応づけられる。
【００８７】
図１０は、動作電源電圧の設定に関連するヒューズ回路１２２の構成を示す回路図であり、図１０（ａ）は、ヒューズ入力パッドＦＰＤ３に対応するヒューズ回路１２２−３の構成を示し、図１０（ｂ）は、ヒューズ入力パッドＦＰＤ４に対応するヒューズ回路１２２−４の構成を示す回路図である。
【００８８】
図１０（ａ）を参照して、ヒューズ回路１２２−３は、電気ヒューズ１２５−３が溶断された場合に、ワイヤーボンディングによって決定された動作電源電圧を＋３．３Ｖから＋５Ｖに変更するためのモード変更信号ＶＤＣＯＮを出力する。信号ＦＰＭは通常時においてはＶｓｓ（“Ｌ”レベル）に設定される。ＦＰＤ３に高電圧が印加されて電気ヒューズ１２５−３が溶断された場合においては、信号ＶＤＣＯＮはＶｃｃ（“Ｈ”レベル）となる。
【００８９】
同様に、ヒューズ回路１２２−４は、電気ヒューズ１２５−４が溶断された場合にワイヤーボンディングによって決定された動作電源電圧を＋５Ｖから＋３．３Ｖに変更するためのモード変更信号ＶＤＣＯＦＦを出力する。信号ＶＤＣＯＦＦも通常の場合はＶｓｓ（“Ｌ”レベル）であり、電気ヒューズ１２５−４がヒューズ入力パッドＦＰＤ４への高電圧印加により溶断された場合においてＶｃｃ（“Ｈ”レベル）とされる信号である。
【００９０】
モード変更信号ＶＤＣＯＮおよびＶＤＣＯＦＦは動作信号反転回路１２１−２に与えられる。
【００９１】
次に、動作モード制御回路１１０−２および動作信号反転回路１２１−２の動作を各部の動作信号の波形によって説明する。図１１は、半導体集積回路装置１１００において、動作電源電圧を＋３．３Ｖから＋５Ｖに切換える場合の動作を説明するためのタイミングチャートである。
【００９２】
図１１を参照して、時刻ｔ３１において、動作電源が起動されＶｃｃパッドの電位がＶｃｃに立ちあがる。動作電源電圧は＋３．３Ｖが選択されているためＰＡＤ２にはワイヤボンディングが施されておりＰＡＤ２の電位もＶｃｃ（“Ｈ”レベル）に立上がる。既に説明したのと同様の動作により動作電源電圧の起動前において信号ＤＣＫは“Ｌ”レベルに固定される。
【００９３】
この時点においては、電気ヒューズは溶断されていないため、信号ＶＤＣＯＮおよびＶＤＣＯＦＦはいずれも“Ｌ”レベルであり、信号ＶＤＣＯＲも“Ｌ”レベルとなる。よってトランジスタＴＰ２１はオン状態であるため中間ノードＭ′の電位はＰＡＤ２の電位に応じて“Ｈ”レベルとなり、信号ＤＣＫの状態も“Ｈ”レベルとなってページモードは＋３．３Ｖに設定される。
【００９４】
次に時刻ｔ３２において、動作モードを変更するために電気ヒューズ１２５−３を溶断するのに十分な電位ＳＶｃｃがパルス状に与えられる。これに伴い、電気ヒューズ１２５−３は溶断されて、信号ＶＤＣＯＮが“Ｈ”レベルに立上がり、信号ＶＤＣＯＲも“Ｈ”レベルに変化する。
【００９５】
信号ＶＤＣＯＮおよびＶＤＣＯＲの変化に伴って、トランジスタＴＮ２２がオフ状態からオン状態に変化するとともに、トランジスタＴＰ２１がオン状態からオフ状態に変化する。これにより、中間ノードＭ″の電位は“Ｌ”レベルとなり、出力信号ＤＣＫは“Ｈ”レベルから“Ｌ”レベルに変化する。
【００９６】
以上のように、ヒューズ入力パッドに高電圧を印加し電気ヒューズを溶断することにより、ワイヤボンディングによって＋３．３Ｖが設定された場合においても、動作モードを＋５Ｖに変更することができる。
【００９７】
次に、動作電源電圧を＋５Ｖとした場合において、制御プロセス完了後に＋３．３Ｖに変更する場合の動作について説明する。
【００９８】
図１２は、半導体集積回路装置１１００において動作電源電圧を３．３Ｖから５Ｖに変更する場合の各部の動作波形を示すタイミングチャートである。
【００９９】
図１２を参照して、まず時刻ｔ４１において、動作電源が起動されＶｃｃパッドの電位がＶｃｃに立ちあがる。この時点においては、電気ヒューズは溶断されていないため、信号ＶＤＣＯＲは“Ｌ”レベルであり、トランジスタＴＰ２１はオン状態である。
【０１００】
動作電源電圧は＋５Ｖが選択されており、ＰＡＤ２はフローティング状態であるためＰＡＤ２の電位はＶｃｃ（“Ｈ”レベル）に立上がらない。よって、トランジスタＴＰ２１によってＰＡＤ２と接続される中間ノードＭ″の電位も“Ｈ”レベルとはならず、インバータＩＶ２１の出力は“Ｈ”レベルのままであるので、トランジスタＴＮ２５のオン状態は維持され、信号ＤＣＫの状態は、動作電源の起動前と同様に“Ｌ”レベルを保持しページモードは＋５Ｖに設定される。
【０１０１】
次に時刻ｔ４２において、ヒューズ回路１２２−４の電気ヒューズ１２５−４を溶断するためにヒューズ入力パッドＦＰＤ４にパルス状の高電圧ＳＶｃｃが印加される。電気ヒューズ１２５−４の溶断により、信号ＶＤＣＯＦＦおよび信号ＶＤＣＯＲが“Ｈ”レベルに変化する。
【０１０２】
信号ＶＤＣＯＦＦおよびＶＤＣＯＲの変化に伴うトランジスタＴＰ２１のオフおよびトランジスタＴＮ２３のオンによって、中間ノードＭ″の電位は“Ｈ”レベルとなり、出力信号ＤＣＫは“Ｌ”レベルから“Ｈ”レベルに変化する。以上のように、ヒューズ入力パッドに高電圧を印加し電気ヒューズを溶断することにより、ワイヤボンディングによって動作電源電圧が＋５Ｖに設定された場合においても、その後のヒューズの溶断処置により動作電源電圧を＋３．３Ｖに変更することができる。
【０１０３】
以上のような構成および動作とすることにより、半導体集積回路装置１１００においては、共通に設計された回路に対してワイヤボンディングによってプロセスの最終工程において選択した動作モードを、さらに製造プロセス完了後にヒューズの溶断によってさらに変更することができる。
【０１０４】
すなわち、製品化された半導体集積回路装置に対しても、外部からの電気的入力を施すことにより、モールドパッケージに入ったままの状態で一旦設定した動作モードを変更することが可能となる。これにより、市場の需要動向や生産計画の変更といった外部事情にさらに柔軟に対応できるとともに、在庫品の救済等の効果をあげることができる。
【０１０５】
なお、実施の形態１においては、ページモードの設定および動作電源電圧の設定における動作モードの選択についての変更について説明したが、本願発明の適用はこれらの動作モードの設定のみに限定されるものではない。すなわち、選択的にいずれか一方が採用される動作モードの設定については同様の構成および動作をもって本願発明のモード設定回路を適用することが可能である。
【０１０６】
［実施の形態２］
実施の形態２においては、実施の形態１で述べたような動作モードを択一的に選択することが可能な半導体集積回路装置において、テストモード時にこれらのさまざまな動作モードに対応する動作解析を行なうことができる半導体記憶装置の構成を提供するものである。
【０１０７】
図１３は、本発明の実施の形態２の半導体記憶装置１２００の全体構成を示す概略ブロック図である。
【０１０８】
図１３を参照して、実施の形態２の半導体集積回路装置１２００は、実施の形態１の半導体集積回路装置１１００と比較して、動作モード設定回路１０１の代わりに動作モード設定回路１０２を備える点で異なる。
【０１０９】
動作モード設定回路１０２は、動作モード設定回路１０１と比較して、動作モード変更回路１２０の代わりにテストモード制御回路１３０を含む点が異なる。
【０１１０】
テストモード制御回路１３０は、テストモード信号発生回路１３２と、動作モード変更回路１２０と同様のモード変更信号を発生するための試験モード変更信号発生回路１３４と、動作モード反転回路１２１を含む。
【０１１１】
テストモード信号発生回路１３２は、制御信号／ＲＡＳ，／ＣＡＳおよび／ＷＥの状態の組合せに応じて、テストモード信号ＴＳＴを活性化（“Ｌ”レベル）することによりテストモードへの移行を指示する回路である。
【０１１２】
試験モード変更信号発生回路１３４は、テストモード信号ＴＳＴが活性化（“Ｌ”レベル）された場合に、アドレス信号Ａ０〜Ａｉの組合せによって、モード変更信号ＦＰＭ，ＥＤＯＭ，ＶＤＣＯＮ，ＣＤＣＯＦＦ等を発生するための回路である。
【０１１３】
動作信号反転回路１２１および動作モード制御回路１１０の構成および動作については図６および図１０で説明したものと同様であるの説明は繰返さない。すなわち、実施の形態１の構成と実施の形態２の構成を比較すると、実施の形態２のモード設定回路１０２においては、動作モード反転回路１２１に与えられるモード変更信号が、ヒューズ回路１２２ではなくテストモード制御回路１３０によって生成される点が異なる。
【０１１４】
図１４は、テストモード信号発生回路１３２の具体的な構成例を示す回路図である。
【０１１５】
図１４を参照して、テストモード信号発生回路１３２は、信号／ＲＡＳの活性化（立ち下がり）タイミングにおいて活性化（“Ｌ”レベル）されるワンショットパルス信号ＡＲＳを発生するテストモードトリガ発生回路１３３と、電源配線９１と中間ノードＮとの間に直列に接続されたトランジスタＴＰ３１，ＴＰ３２，ＴＰ３３と、中間ノードＮと接地配線９２との間に直列に接続されたトランジスタＴＰ３４，ＴＮ３５，ＴＮ３６とを含む。
【０１１６】
トランジスタＴＰ３１，ＴＮ３６のゲートには制御信号／ＣＡＳが与えられ、同様に、トランジスタＴＰ３２，ＴＮ３５のゲートには制御信号／ＷＥが与えられる。
【０１１７】
トランジスタＴＰ３３，ＴＰ３４のゲートにはワンショットパルス信号ＡＲＳが与えられる。すなわち、トランジスタＴＰ３３，ＴＰ３４は、／ＲＡＳの活性化タイミングにおいて信号ＡＲＳが活性化される一定期間のみオンする。
【０１１８】
これにより、中間ノードＮの状態は、制御信号／ＲＡＳが活性化されるタイミングにおける制御信号／ＣＡＳ，／ＷＥの組合せによって決定される。中間ノードＮの状態はインバータＩＶ３１およびＩＶ３２によってラッチされ、中間ノードＮの状態の反転信号がテストモード信号ＴＳＴとして出力される。
【０１１９】
すなわち、テストモード信号発生回路１３２においては、制御信号／ＣＡＳおよび／ＷＥを予め活性化（“Ｌ”レベル）とした後に／ＲＡＳを活性化することによってテストモード信号ＴＳＴを活性化（“Ｌ”レベル）、すなわちテストモードに移行することができる。
【０１２０】
逆に、テストモードから復帰する場合には、ＲＡＳ−Ｏｎｌｙ−Ｒｅｆｒｅｓｈサイクルを設ける。すなわち、制御信号／ＣＡＳおよび／ＷＥが非活性状態（“Ｈ”レベル）である場合において、信号／ＲＡＳを活性化（“Ｌ”レベル）する。
【０１２１】
図１５は、試験モード変更信号発生回路１３４の構成を示す回路図である。
図１５を参照して、試験モード変更信号発生回路１３４は、モード変更信号を発生するためのトランジスタ列１３５−０〜１３５−Ｎを含む。
【０１２２】
トランジスタ列１３５−０は、電源配線９１と接地配線９２との間に互いに直列に接続されたトランジスタＱ０−０〜Ｑ０−ｉとトランジスタＱＴ０とを有する。同様にトランジスタ列１３５−Ｎは、電源配線９１と接地配線９２との間に互いに直列に接続されたトランジスタＱＮ−０〜ＱＮ−ｉとＱＴＮとを有する。
【０１２３】
それぞれのトランジスタ列において、トランジスタＱＮ−ｉとトランジスタＱＴＮとを接続するノードにおいて、テストモード時におけるモード変更信号が得られる。
【０１２４】
それぞれのトランジスタ列に含まれるトランジスタＱＴ１〜ＱＴＮは、テストモード信号ＴＳＴが非活性状態（“Ｈ”レベル）である場合においてオンすることにより、それぞれのモード変更信号を非活性化（“Ｌ”レベル）する。
【０１２５】
それぞれのトランジスタ列１３５−０〜１３５−Ｎにおいて、予め対応づけられたアドレス信号とモード変更信号との組合せに基づいて、アドレス信号に応じたモード変更信号が活性化される。
【０１２６】
たとえば、トランジスタ列１３５−０によってモード変更信号ＦＰＭを発生させ、トランジスタ列Ｑ０−０〜Ｑ０−ｉのうちアドレス信号Ａ０をゲートに受けるＱ０−０のみをＮチャネルトランジスタとして、残りのトランジスタＱ０−１〜Ｑ０−ｉはＰチャネルトランジスタとする。このような構成とすることにより、アドレス信号Ａ０のみを活性化することによって、モード変更信号ＦＰＭを活性化（“Ｈ”レベル）することができる。
【０１２７】
トランジスタ列１３５−０〜１３５−Ｎに共通して、トランジスタＱ００〜ＱＮ−０のゲートにはアドレス信号Ａ０が与えられ、トランジスタＱ０−ｉ〜ＱＮ−ｉのゲートにはアドレス信号Ａｉが与えられる。これにより、トランジスタ列をＮチャネルトランジスタとＰチャネルトランジスタとの組合わせによって構成することにより、予め設定されたアドレス信号の組合せに対応づけて、所定のモード変更信号が活性化（“Ｈ”レベル）される。すなわち、実施の形態１において電気ヒューズが溶断されたのと同じ状態を、テストモードにおいて解析することが可能となる。
【０１２８】
なお、図１４および図１５に示した回路は、回路構成の単なる例示であって、テストモード信号発生回路１３２および試験モード変更信号発生回路１３４の回路構成を限定するものではない。すなわち、制御信号とアドレス信号との組合せによってテストモード信号およびモード変更信号が得られる構成であれば、これらの図示した回路に代えて使用することが可能である。
【０１２９】
次に、テストモード制御回路１３０の全体動作を動作波形図に基づいて説明する。
【０１３０】
図１６は、テストモード制御回路１３０の各部の動作波形を示すタイミングチャートである。図１６においては、ページモード設定をＥＤＯモードからＦＰモードに変更する場合の動作をテスト解析する目的で、モード変更信号ＦＰＭを活性化させる場合について説明する。図１５に示したように、モード変更信号ＦＰＭは試験モード信号発生回路１３４のうちトランジスタ列１３５−０によって生成される。
【０１３１】
図１６を参照して、時刻ｔ５１において制御信号／ＣＡＳ，／ＷＥが、／ＲＡＳに先立って活性化（“Ｌ”レベル）される。
【０１３２】
次に、時刻ｔ５２においてさらに信号／ＲＡＳが活性化（“Ｌ”レベル）される。これにより、テストモード信号発生回路１３２によってテストモード信号ＴＳＴが活性化（“Ｌ”レベル）される。
【０１３３】
さらに、モード変更信号ＦＰＭを活性化させるためにアドレス信号Ａ０が活性化され、アドレス信号Ａ１〜Ａｉは非活性状態とされる。
【０１３４】
これに応じて信号ＦＰＭが活性化（“Ｈ”レベル）され、動作モード反転回路１２２に与えられる。動作モード制御回路１１０においては、モード変更信号と外部入力パッドとの電位に応じて、既に説明した信号ＭＨＰを設定し、コントロール回路３０に与える。これにより、所望のテストモード解析を半導体集積回路装置１２００において実行することができる。
【０１３５】
なお、半導体集積回路装置１２００においては、アドレス信号とモード変更信号との組合せを決定し、トランジスタ列１３５−０〜１３５−Ｎの構成に反映させることによって任意の試験モード変更信号を生成することによって、あらゆる動作モードの解析を行なうことが可能である。
【０１３６】
テスト解析の終了後、時刻ｔ５３において、ＲＡＳ−Ｏｎｌｙ−Ｒｅｆｒｅｓｈサイクル、すなわち制御信号／ＣＡＳおよび／ＷＥが非活性状態（“Ｈ”レベル）である場合において信号／ＲＡＳを活性化（“Ｌ”レベル）することにより、テストモード信号ＴＳＴおよびモード変更信号を非活性化させて、テストモードより通常の動作へ復帰することができる。
【０１３７】
このような構成とすることにより、動作モードの切換が可能な半導体集積回路装置において、動作モード変更時の動作を自由にテストモード制御回路によって事前解析することが可能となる。
【０１３８】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【０１３９】
【発明の効果】
請求項１，３，４記載の半導体集積回路装置は、外部入力端子と所定の電位との結合の有無によって一旦選択された動作モードを、動作条件設定信号を生成する回路と独立して設けられるヒューズ素子の溶断によって変更することができるため、半導体集積回路装置の動作モード設定の自由度を高めるとともに、ヒューズの溶断性を向上させることができる。また、外部入力端子と所定の電位との結合の有無の選択を製造プロセスの最終工程において行なうことができるので、動作モード設定の自由度をさらに高めることができる。
【０１４１】
請求項２，５記載の半導体集積回路装置は、外部入力端子が所定の電位と結合されない場合においても、動作条件設定信号の状態が不定となることを回避できるため、動作モードの設定をより確実に行なうことができる。
【０１４２】
請求項６記載の半導体集積回路装置は、制御信号とアドレス信号との組合せに応じて回路の評価および解析を自由に実行することができる。また、請求項１から５と同様の効果をあわせて享受することが可能な半導体集積回路装置を、より小さなレイアウト面積の下で実現することかできる。
【図面の簡単な説明】
【図１】 本発明の実施の形態１の半導体記憶装置を説明するための半導体集積回路装置１０００の全体構成を示す概略ブロック図である。
【図２】 動作モード制御回路１１０−１の構成を示す回路図である。
【図３】 動作モード制御回路１１０−１の各部の動作波形を示すタイミングチャートである。
【図４】 本発明の実施の形態１の半導体集積回路装置１１００の全体構成を示す概略ブロック図である。
【図５】 ヒューズ回路１２２の構成を示す回路図であり、図５（ａ）は、ヒューズ回路１２２−１の構成を示す回路図であり、図５（ｂ）は、ヒューズ回路１２２−２の構成を示す回路図である。
【図６】 動作モード反転回路１２１−１の構成を示す回路図である。
【図７】 半導体集積回路装置１１００においてページモード設定をハイパーページモードからファーストページモードに切換える場合における各部の動作波形を示すタイミングチャートである。
【図８】 半導体集積回路装置１１００においてページモードの設定をファーストページモードからハイパーページモードに切換える場合における各部の動作波形を示すタイミングチャートである。
【図９】 動作モード反転回路１２１−２の構成を示す回路図である。
【図１０】 ヒューズ回路１２２の構成を示す回路図であり、図１０（ａ）は、ヒューズ回路１２２−３の構成を示す回路図であり、図１０（ｂ）は、ヒューズ回路１２２−４の構成を示す回路図である。
【図１１】 半導体集積回路装置１１００において動作電源電圧の設定を３．３Ｖから５Ｖに変更する場合の各部の動作波形を示すタイミングチャートである。
【図１２】 半導体集積回路装置１１００において動作電源電圧を５Ｖから３．３Ｖに変更する場合の各部の動作波形を示すタイミングチャートである。
【図１３】 本発明の実施の形態２の半導体集積回路装置１２００の全体構成を示す回路図である。
【図１４】 テストモード信号発生回路１３２の構成を示す回路図である。
【図１５】 試験モード信号発生回路１３４の構成を示す回路図である。
【図１６】 テストモード制御回路１３０の各部の動作波形を示すタイミングチャートである。
【図１７】 従来の技術とモード切替回路５００の構成を示す回路図である。
【符号の説明】
１００ 動作モード設定回路、１１０ 動作モード制御回路、１２０ 動作モード変更回路、１２１ 動作モード反転回路、１２２ ヒューズ回路、１３０ テストモード制御回路、１３２ テストモード信号発生回路、１３４ 試験モード信号発生回路。
Claims (6)
- 半導体集積回路装置であって、
動作条件設定信号によって２つの動作条件のいずれかに基づいて動作する内部回路と、
前記動作条件設定信号を発生する動作条件設定手段とを備え、
前記動作条件設定手段は、
第１の外部入力端子と、
前記第１の外部入力端子と所定の電位との結合の有無に応じて、前記２つの動作条件のいずれか一方を選択する前記動作条件設定信号を生成する内部制御信号生成手段と、
前記第１の外部入力端子と前記所定の電位との結合の有無とは独立して外部から与えられる電気信号により、前記動作条件の変更を選択的かつ不揮発的に設定可能な動作条件変更手段とを含み、
前記動作条件変更手段は、
外部より印加される前記電気信号の電位によって溶断可能なヒューズ素子と、
前記ヒューズ素子を溶断するための前記電気信号が印加される第２の外部入力端子と、
前記ヒューズが溶断された場合に、前記内部制御信号生成手段の生成する前記動作条件設定信号の状態を反転するレベル反転手段とをさらに有し、
前記第１の外部入力端子と前記所定の電位との結合は、ワイヤボンディングによって行われる、半導体集積回路装置。 - 前記動作条件設定信号は、前記第１の外部入力端子と前記所定の電位とが結合している場合に対応する第１の状態と、前記第１の状態の反転状態である第２の状態とを有し、
前記内部制御信号生成手段は、前記所定の電位が供給される前の状態においては、前記動作条件設定信号を前記第２の状態に固定する、請求項１記載の半導体集積回路装置。 - 前記動作条件設定信号は、前記第１の外部入力端子と前記所定の電位とが結合されている場合に対応する第１の状態と、前記第１の状態の反転状態である第２の状態とを有し、
前記ヒューズ素子は、
前記第１の外部入力端子と前記所定の電位とが結合されている場合に、前記動作条件設定信号を前記第１の状態から前記第２の状態に変更するための第１の設定変更用ヒューズ素子と、
前記第１の外部入力端子と前記所定の電位とが非結合である場合に、前記動作条件設定信号を前記第２の状態から前記第１の状態に変更するための第２の設定変更用ヒューズ素子とを含む、請求項１または２に記載の半導体集積回路装置。 - 前記レベル反転手段は、
前記第１もしくは第２の設定変更用ヒューズ素子の少なくとも一方が溶断された場合において、前記第１の外部入力端子と前記動作条件設定信号を出力する出力ノードとの間を遮断する第１のスイッチ手段と、
前記第１の設定変更用ヒューズ素子が溶断されたときに、前記第２の状態に対応する第２の電位を供給する第２の電源配線と前記出力ノードとを接続する第２のスイッチ手段と、
前記第２の設定変更用ヒューズ素子が溶断されたときに、前記第１の状態に対応する第１の電位を供給する第１の電源配線と前記出力ノードとを接続する第３のスイッチ手段とを含む、請求項３記載の半導体集積回路装置。 - 前記半導体集積回路装置は、前記半導体集積回路装置への電源投入時に活性化されるとともに電源投入中に活性状態に維持される起動検出信号を発生する起動検出手段をさらに備え、
前記内部制御信号生成手段は、
前記起動検出信号が非活性状態である場合に、前記第２の状態に対応する第２の電位を供給する第２の電源配線と前記動作条件設定信号を出力する出力ノードとを接続する第４のスイッチ手段とを含む、請求項２または４記載の半導体集積回路装置。 - 半導体集積回路装置であって、
動作条件設定信号によって２つの動作条件のいずれかに基づいて動作する内部回路を備え、
前記内部回路は、
行列状に配置された複数のメモリセルを有するメモリセルアレイと、
前記メモリセルの行および列を選択するための複数のアドレス信号を受けるアドレス信号端子と、
前記半導体集積回路装置の動作を制御するための複数の制御信号を受ける制御信号端子とを含み、
前記動作条件設定信号を発生する動作条件設定手段をさらに備え、
前記動作条件設定手段は、
第１の外部入力端子と、
前記第１の外部入力端子と所定の電位との結合の有無に応じて、前記２つの動作条件のいずれか一方を選択する前記動作条件設定信号を生成する内部制御信号生成手段と、
前記第１の外部入力端子と前記所定の電位との結合の有無とは独立して、外部から与えられる前記複数のアドレス信号と前記制御信号との組合せにより前記動作条件の変更を選択的に設定可能な試験動作条件設定手段とを含み、
前記第１の外部入力端子と前記所定の電位との結合は、ワイヤボンディングによって行われ、
前記動作条件設定信号は、前記外部入力端子と前記所定の電位とがワイヤボンディングにより接続されている場合に対応する第１の状態と、前記第１の状態の反転状態である第２の状態とを有し、
前記試験動作条件設定手段は、
前記複数の制御信号の状態の組合せに応答して、試験評価への移行を指示するテストモード信号を活性化するテストモード信号発生手段と、
前記テストモード信号が活性化された場合において、前記複数のアドレス信号の状態の組合せに応じて試験モード信号を発生する試験モード信号発生手段とを含み、
前記試験モード信号は、
前記第１の外部入力端子と前記所定の電位とが接続されている場合に、前記動作条件設定信号を前記第１の状態から前記第２の状態に変更するために活性化される第１の試験モード補助信号と、
前記第１の外部入力端子と前記所定の電位とが非接続である場合に、前記動作条件設定信号を前記第２の状態から前記第１の状態に変更するために活性化される第２の試験モード補助信号とを有し、
前記試験動作条件設定手段は、前記第１もしくは第２の試験モード補助信号が活性化された場合に、前記内部制御信号生成手段の生成する前記動作条件設定信号の状態を反転するレベル反転手段をさらに有する、半導体集積回路装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01023499A JP4446505B2 (ja) | 1999-01-19 | 1999-01-19 | 半導体集積回路装置 |
| US09/336,710 US6225836B1 (en) | 1999-01-19 | 1999-06-21 | Semiconductor integrated circuit device capable of altering an operating mode by an electrical input applied from outside product package |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01023499A JP4446505B2 (ja) | 1999-01-19 | 1999-01-19 | 半導体集積回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000208716A JP2000208716A (ja) | 2000-07-28 |
| JP4446505B2 true JP4446505B2 (ja) | 2010-04-07 |
Family
ID=11744615
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP01023499A Expired - Fee Related JP4446505B2 (ja) | 1999-01-19 | 1999-01-19 | 半導体集積回路装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6225836B1 (ja) |
| JP (1) | JP4446505B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003012795A2 (en) * | 2001-07-31 | 2003-02-13 | Infineon Technologies Ag | Fuse programmable i/o organization |
| JP3803050B2 (ja) | 2001-10-29 | 2006-08-02 | 株式会社ルネサステクノロジ | 半導体記憶装置、ダイナミックランダムアクセスメモリおよび半導体装置 |
| KR100506450B1 (ko) * | 2003-01-24 | 2005-08-05 | 주식회사 하이닉스반도체 | 불휘발성 강유전체 메모리를 이용한 테스트 모드 제어 장치 |
| JP4561145B2 (ja) * | 2004-03-29 | 2010-10-13 | カシオ計算機株式会社 | 表示制御装置及び表示制御方法 |
| JP5186925B2 (ja) * | 2008-01-11 | 2013-04-24 | 株式会社リコー | 半導体装置及びその製造方法 |
| ES2384136T3 (es) | 2009-12-22 | 2012-06-29 | Winbond Electronics Corp. | Chips de memoria y circuitos de evaluación de los mismos |
| US8004870B2 (en) * | 2009-12-24 | 2011-08-23 | Winbond Electronics Corp. | Memory chips and judgment circuits thereof |
| TWI426519B (zh) * | 2009-12-29 | 2014-02-11 | Winbond Electronics Corp | 記憶體晶片以及其控制方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5452251A (en) * | 1992-12-03 | 1995-09-19 | Fujitsu Limited | Semiconductor memory device for selecting and deselecting blocks of word lines |
-
1999
- 1999-01-19 JP JP01023499A patent/JP4446505B2/ja not_active Expired - Fee Related
- 1999-06-21 US US09/336,710 patent/US6225836B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US6225836B1 (en) | 2001-05-01 |
| JP2000208716A (ja) | 2000-07-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6205064B1 (en) | Semiconductor memory device having program circuit | |
| US5761138A (en) | Memory devices having a flexible redundant block architecture | |
| KR100670674B1 (ko) | 반도체 메모리 장치 | |
| US8080873B2 (en) | Semiconductor device, semiconductor package, and method for testing semiconductor device | |
| US4839864A (en) | Semiconductor memory device comprising programmable redundancy circuit | |
| US4791615A (en) | Memory with redundancy and predecoded signals | |
| US6798272B2 (en) | Shift register for sequential fuse latch operation | |
| JPS6240796B2 (ja) | ||
| US7450450B2 (en) | Circuitry for a programmable element | |
| JP4446505B2 (ja) | 半導体集積回路装置 | |
| US5491444A (en) | Fuse circuit with feedback disconnect | |
| KR100429919B1 (ko) | 반도체 장치 및 그 테스트 방법 | |
| US6141282A (en) | Circuit for designating an operating mode of a semiconductor memory device | |
| JP2002025272A (ja) | 半導体記憶装置およびその評価方法 | |
| KR0146544B1 (ko) | 다수개의 스위칭 수단을 가지는 다용도 패드를 구비한 반도체 메모리장치 | |
| US5768197A (en) | Redundancy circuit for semiconductor memory device | |
| JP4115045B2 (ja) | 半導体記憶装置 | |
| US6615289B1 (en) | Semiconductor chip configuration and method of controlling a semiconductor chip | |
| KR100599215B1 (ko) | 시그너쳐 회로 및 시그너쳐 정보 독출방법과 이를 이용한반도체 칩 | |
| US5287012A (en) | Semiconductor integrated circuit equipped with diagnostic circuit for checking reference voltage signal supplied to internal step-down circuit | |
| KR100279293B1 (ko) | 마이크로 볼 그리드 어레이 패키지에 의해서 포장되는 반도체장치 | |
| US6163497A (en) | Semiconductor memory device | |
| US8368456B2 (en) | Fuse circuit with ensured fuse cut status | |
| JP3610211B2 (ja) | 半導体記憶装置 | |
| JPH09190692A (ja) | 半導体記憶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060106 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090130 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091013 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091211 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100112 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100119 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130129 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130129 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130129 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130129 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140129 Year of fee payment: 4 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |