JP2000208716A - 半導体集積回路装置 - Google Patents

Abstract

(57)【要約】 【課題】 動作モード設定の確実性と自由度とを向上す
ることが可能な半導体集積回路装置の構成を提供する。 【解決手段】 半導体記憶装置１１００は、動作モード
を決定するための動作モード設定回路１００を備える。
動作モード設定回路１００は、動作モード制御回路１１
０と動作モード変更回路１２０とを含む。動作モード制
御回路１１０は、外部入力パッドＰＡＤ１〜ｎに施され
たワイヤーボンディングに応じて動作モード設定信号を
発生する。動作モード変更回路１２０は、ヒューズ入力
パッドＦＰＤ１〜ｍと、電気ヒューズ１２５−１〜ｍ
と、動作モード反転回路１２１とを含む。動作モード反
転回路１２１は、各電気ヒューズの状態に応じて、一旦
定められた動作モード設定信号を反転する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、半導体集積回路
装置に関し、特に動作モードの変更機能を備えた半導体
集積回路装置に関するものである。

【０００２】

【従来の技術】現在、一般に生産される半導体集積回路
装置においては、動作電源電圧における＋５Ｖ／＋３．
３Ｖの選択や、ページモードの設定におけるファースト
ページモード（First Pageモード、以下ＦＰモードとい
う）／ハイパーページモード（Extend Data Outputモー
ド、以下ＥＤＯモードという）の選択に代表される、選
択的にいずれか一方が決定される動作モードの設定が行
なわれる。

【０００３】出荷される際には、製品仕様に基づいてい
ずれか一方の動作モードが設定されるが、動作モードは
生産状況あるいは市場の需要動向等に応じて柔軟に変更
できることが望ましい。

【０００４】このような状況の変化に応じて半導体集積
回路装置の動作モードを切替えることが可能な技術とし
て、たとえば特開平４−１９９５４１号公報に記載され
たモード切替回路が開示されている。

【０００５】図１７は、従来の技術のモード切替回路５
００の回路図である。図１７を参照して、モード切替回
路５００は、モードの切替を行なうために外部から電圧
が印加される外部入力端子２０１と、外部入力端子２０
１に接続される外部入力パッド２０２と、モードを切換
えるための制御信号が出力されるモード制御用ノード２
２０と、電源電圧Ｖｃｃを供給する電源配線２０４と、
接地電位Ｖｓｓを供給する接地配線２０５と、電源配線
２０４とモード制御用ノード２２０との間に直列に接続
される電気ヒューズ２１０および抵抗素子２０６と、接
地配線２０５とモード制御用ノード２２０との間に接続
される抵抗素子２０７とを備える。

【０００６】モード切替回路５００は、モード制御用ノ
ード２２０に接続されたゲートを有し外部入力パッド２
０２とモード制御用ノード２２０とを接続するＮチャネ
ルＭＯＳトランジスタ２０３をさらに備える。

【０００７】モード切替回路５００において、通常時に
はモード制御用ノード２２０の電位が“Ｈ”レベル（Ｖ
ｃｃ）となるように、抵抗素子２０６と２０７との比が
決定される。このとき、ＮチャネルＭＯＳトランジスタ
２０３は、外部入力端子２０１がＶｓｓレベルであって
もオフ状態を維持するようなしきい値を有するように設
計される。これにより、通常時においては外部入力端子
２０１および外部入力パッド２０２とモード制御用ノー
ド２２０とは切離された状態となる。

【０００８】モードを切替える場合においては、外部入
力端子２０１にＶｃｃと十分な電位差を有する電位を与
え、電気ヒューズ２１０を溶断する。電気ヒューズ２１
０を溶断することにより、モード制御用ノード２２０の
電位を抵抗素子２０７により“Ｌ”レベル（Ｖｓｓ）と
することができ、モードの切替が行なわれる。

【０００９】モード切替回路５００は、プロセス完了後
のメモリ装置に対し、外部より電圧を印加して電気ヒュ
ーズを溶断することによって、モードの切替を可能とす
るモード切替回路である。

【００１０】すなわち、従来の技術のモード切替回路５
００を備える半導体集積回路装置においては、プロセス
完了後においても、外部からの作業によってそのモード
を切替えることが可能であるという効果がある。

【００１１】

【発明が解決しようとする課題】しかしながら、従来の
技術のモード切替回路５００は、製造プロセス完了後に
動作モードを切替えることができる一方で、動作モード
の切替えにはヒューズ溶断という新たな作業工程の付加
が必要であるため、製造プロセス開始前の回路設計段階
において一旦決定された動作モードの変更は、例えば対
象の製品数が大量である場合等において、生産性に悪影
響を及ぼすおそれがある。

【００１２】また、従来の技術のモード切替回路５００
においては、電気ヒューズをＭＯＳトランジスタを流れ
る電流によって溶断している点および、ヒューズを溶断
するために外部より印加される電位がモード制御用ノー
ドにも供給される点において、ヒューズの溶断の確実性
や内部回路への悪影響の可能性等、動作の信頼性の点で
問題が生ずる可能性も残る。

【００１３】さらに、上記ＭＯＳトランジスタは、通常
時におけるオフ状態の維持および、モード切替時におけ
るヒューズ溶断電流の通過を可能とするために、他のト
ランジスタと特性の異なるものが必要になる可能性もあ
り、レイアウト設計の自由度を損なうおそれもある。

【００１４】この発明の目的は、上記のような問題点を
解決することであって、具体的には、より柔軟かつ確実
に動作モードを設定することが可能な半導体集積回路装
置を提供することである。

【００１５】

【課題を解決するための手段】請求項１記載の半導体集
積回路装置は、動作条件設定信号によって２つの動作条
件のいずれかに基づいて動作する内部回路と、動作条件
設定信号を発生する動作条件設定手段とを備え、動作条
件設定手段は、第１の外部入力端子と、第１の外部入力
端子と所定の電位との結合の有無に応じて、２つの動作
条件のいずれか一方を選択する動作条件設定信号を生成
する内部制御信号生成手段と、第１の外部入力端子と所
定の電位との結合の有無とは独立して外部から与えられ
る電気信号により、動作条件の変更を選択的かつ不揮発
的に設定可能な動作条件変更手段とを含む。

【００１６】請求項２記載の半導体集積回路装置は、請
求項１記載の半導体集積回路装置であって、動作条件変
更手段は、外部より印加される電気信号の電位によって
溶断可能なヒューズ素子と、ヒューズ素子を溶断するた
めの電気信号が印加される第２の外部入力端子と、ヒュ
ーズが溶断された場合に、内部信号生成手段の生成する
動作条件設定信号の状態を反転するレベル反転手段とを
さらに有する。

【００１７】請求項３記載の半導体集積回路装置は、請
求項１記載の半導体集積回路装置であって、第１の外部
入力端子と所定の電位との結合は、ワイヤボンディング
によって行われる。

【００１８】請求項４記載の半導体集積回路装置は、請
求項３記載の半導体集積回路装置であって、動作条件設
定信号は、第１の外部入力端子と所定の電位とが結合し
ている場合に対応する第１の状態と、第１の状態の反転
状態である第２の状態とを有し、内部制御信号生成手段
は、所定の電位が供給される前の状態においては、動作
条件設定信号を第２の状態に固定する。

【００１９】請求項５記載の半導体集積回路装置は、請
求項２記載の半導体集積回路装置であって、動作条件設
定信号は、第１の外部入力端子と所定の電位とが結合さ
れている場合に対応する第１の状態と、第１の状態の反
転状態である第２の状態とを有し、動作条件変更手段
は、第１の外部入力端子と所定の電位とが結合されてい
る場合に、動作条件設定信号を第１の状態から第２の状
態に変更するための第１の設定変更用ヒューズと、第１
の外部入力端子と所定の電位とが非結合である場合に、
動作条件設定信号を第２の状態から第１の状態に変更す
るための第２の設定変更用ヒューズとを含む。

【００２０】請求項６記載の半導体集積回路装置は、請
求項５記載の半導体集積回路装置であって、内部制御信
号生成手段は、動作条件設定信号を出力する出力ノード
を有し、レベル反転手段は、第１の状態に対応する第１
の電位を供給する第１の電源配線と、第２の状態に対応
する第２の電位を供給する第２の電源配線と、第１もし
くは第２のヒューズ素子の少なくとも一方が溶断された
場合において、第１の外部入力端子と出力ノードとの間
を遮断する第１のスイッチ手段と、第１のヒューズ素子
が溶断されたときに、出力ノードと第２の電源配線とを
接続する第２のスイッチ手段と、第２のヒューズ素子が
溶断されたときに、出力ノードと第１の電源配線とを接
続する第３のスイッチ手段とを含む。

【００２１】請求項７記載の半導体集積回路装置は、請
求項４記載の半導体集積回路装置であって、半導体集積
回路装置は、電源配線が駆動されている場合に活性化さ
れる起動検出信号を発生する起動検出手段をさらに備
え、内部制御信号生成手段は、動作条件設定信号を出力
する出力ノードと、第２の状態に対応する第２の電位を
供給する第２の電源配線と、起動検出信号が非活性状態
である場合に、第２の電源配線と出力ノードとを接続す
る第４のスイッチ手段とを含む。

【００２２】請求項８記載の半導体集積回路装置は、動
作条件設定信号によって２つの動作条件のいずれかに基
づいて動作する内部回路を備え、内部回路は、行列状に
配置された複数のメモリセルを有するメモリセルアレイ
と、メモリセルの行および列を選択するための複数のア
ドレス信号を受けるアドレス信号端子と、半導体集積回
路装置の動作を制御するための複数の制御信号を受ける
制御信号端子とを含み、動作条件設定信号を発生する動
作条件設定手段をさらに備え、動作条件設定手段は、第
１の外部入力端子と、第１の外部入力端子と所定の電位
との結合の有無に応じて、２つの動作条件のいずれか一
方を選択する動作条件設定信号を生成する内部制御信号
生成手段と、第１の外部入力端子と所定の電位との結合
の有無とは独立して、外部から与えられる複数のアドレ
ス信号と制御信号との組合せにより動作条件の変更を選
択的に設定可能な試験動作条件設定手段とを含む。

【００２３】請求項９記載の半導体集積回路装置は、請
求項８記載の半導体集積回路装置であって、動作条件設
定信号は、外部入力端子と第１の電源配線とが接続され
ている場合に対応する第１の状態と、第１の状態の反転
状態である第２の状態とを有し、試験動作条件設定手段
は、複数の制御信号の状態の組合せに応答して、試験評
価への移行を指示するテストモード信号を活性化するテ
ストモード信号発生手段と、テストモード信号が活性化
された場合において、複数のアドレス信号の状態の組合
せに応じて試験モード信号を発生する試験モード信号発
生手段とを含み、試験モード信号は、外部入力端子と第
１の電源配線とが接続されている場合に、動作条件設定
信号を第１の状態から第２の状態に変更するために活性
化される第１の試験モード補助信号と、外部入力端子と
第１の電源配線とが非接続である場合に、動作条件設定
信号を第２の状態から第１の状態に変更するために活性
化される２の試験モード補助信号とを有し、試験動作条
件設定手段は、第１もしくは第２の試験モード補助信号
が活性化された場合に、内部信号生成手段の生成する動
作条件設定信号の状態を反転するレベル反転手段をさら
に有する。

【００２４】

【発明の実施の形態】以下において、本発明の実施の形
態について図面を参照して詳しく説明する。なお、図中
同一符号は同一または相当部分を示す。

【００２５】［実施の形態１］ ［ボンディングによる動作モードの設定］図１は本発明
の実施の形態１の半導体集積回路装置を説明するため
の、ボンディングによって動作モードを設定する半導体
集積回路装置１０００の全体構成を示す概略ブロック図
である。

【００２６】図１を参照して、半導体集積回路装置１０
００は、制御信号、入出力データおよび動作電源電圧等
を受ける入力パッド１１〜１７を備える。入力パッド１
１〜１７は、行アドレスストローブ信号／ＲＡＳ，列ア
ドレスストローブ信号／ＣＡＳ，ライトイネーブル信号
／ＷＥ、アドレス信号Ａ０〜Ａｉ（ｉ：自然数）、入出
力データＤ０〜Ｄｊ（ｊ：自然数）、アウトプットイネ
ーブル信号ＯＥ、動作電源電圧Ｖｃｃをそれぞれ受け
る。

【００２７】行アドレスストローブ信号／ＲＡＳは、半
導体集積回路装置１０００の内部動作を開始させ、かつ
メモリセルアレイ５０の行を選択する動作に関連する回
路を活性状態とする信号であり、コラムアドレスストロ
ーブ信号／ＣＡＳは、メモリセルアレイ５０における列
を選択する回路を活性状態とする信号であり、ライトイ
ネーブル信号／ＷＥは、半導体集積回路装置１０００へ
の書込動作を指示する信号であり、アウトプットイネー
ブル信号ＯＥは、半導体集積回路装置１０００からの読
出動作を指示する信号である。

【００２８】半導体集積回路装置１０００は、動作電源
電圧を受けて起動信号／ＰＯＲを発生する起動回路２５
と、制御信号を受けて半導体集積回路装置全体の動作を
制御するコントロール回路３０と、アドレス信号Ａ０〜
Ａｉを受けて内部アドレス信号を発生するアドレスバッ
ファ４０と、行列状に配置された複数のメモリセルＭＣ
を有するメモリセルアレイ５０とをさらに備える。メモ
リセルＭＣは、データを保持するためのキャパシタと、
メモリセルの各行に対応するワード線に接続されたゲー
トを有するアクセストランジスタとによって構成され
る。

【００２９】メモリセルアレイ５０において、メモリセ
ルの各行に対してワード線ＷＬが用いられ、メモリセル
の各列に対してビット線ＢＬが設けられる。アドレスバ
ッファ４０よりアドレス信号配線９３によって伝達され
る内部アドレス信号に基づいて、行デコーダ４２および
列デコーダ４４によってメモリセルの行および列が選択
される。

【００３０】行デコーダ４２の出力に応じて、アドレス
信号に対応するワード線ＷＬが選択的に活性化され、ワ
ード線ＷＬの活性化によってビット線ＢＬに読出された
データはセンスアンプ５２で増幅される。

【００３１】列デコーダ４４の出力に基づいて、Ｉ／Ｏ
ゲート回路５４が制御され、センスアンプ５２およびデ
ータバス９４を介してメモリセルＭＣと入力バッファ６
０もしくは出力バッファ７０との間でデータの授受が行
なわれる。

【００３２】入力バッファ６０および出力バッファ７０
は、データ入出力用パッド１５−１〜１５−ｊによって
取り扱われる入出力データの緩衝回路として設けられ
る。

【００３３】半導体集積回路１０００は、さらに、モー
ド設定回路１００を備える。モード設定回路１００は、
外部より制御信号を受ける外部入力パッドＰＡＤ１〜Ｐ
ＡＤｎ（ｎ：自然数）と、動作モード制御回路１１０と
を含む。動作モード制御回路１１０は、外部入力パッド
ＰＡＤ１〜ＰＡＤｎへの入力と、起動回路によって生成
される起動信号／ＰＯＲとに応じて動作モード設定信号
を出力する。

【００３４】起動信号／ＰＯＲは、電源投入時において
非活性状態（“Ｌ”レベル）から活性状態（“Ｈ”レベ
ル）に立ち上がり、電源投入中において活性状態が維持
される信号である。

【００３５】動作モード設定信号は、動作モード設定信
号配線９０によってコントロール回路３０に伝達され、
半導体集積回路装置全体は動作モード設定信号に応じて
動作する。

【００３６】半導体集積回路装置１０００においては、
動作モードを最終的に設定するための信号を、半導体集
積回路装置の製造工程の最終プロセスにあたるアセンブ
リ工程において、ワイヤボンディングによって外部入力
パッドＰＡＤ１〜ＰＡＤｎに与え、動作モード制御回路
１１０によって外部入力パッドへの入力に応じた動作モ
ードを決定する。

【００３７】これにより、同一の設計仕様に基づいて製
造された半導体集積回路装置に対して、新たな処理プロ
セスを付加することなくプロセスの最終段階において動
作モードを選択できることとして動作モード決定の自由
度を確保するものである。

【００３８】図２は、半導体集積回路装置１０００の動
作モード制御回路１１０の構成を示す回路図である。図
２においては外部入力パッドＰＡＤ１に対応する動作モ
ード制御回路１１０−１の構成が示される。

【００３９】動作モード制御回路１１０−１は、外部入
力パッドＰＡＤ１の設定に応じて、ページモードの設定
をＦＰモードとＥＤＯモードとのいずれとするかを決定
する動作モード設定信号ＭＨＰを出力する。ページモー
ドの設定において、動作モード設定信号ＭＨＰの“Ｈ”
レベルはＥＤＯモードに対応し、動作モード設定信号Ｍ
ＨＰの“Ｌ”レベルはＦＰモードに対応づけられる。

【００４０】すなわち、ＥＤＯモードを設定する場合に
は、外部入力パッドＰＡＤ１は電源電圧Ｖｃｃを供給す
る配線とワイヤボンディングを施され、ＦＰモードを設
定する場合には、外部入力パッドＰＡＤ１に対してワイ
ヤボンディングを施されない状態（以下、フローティン
グ状態という）とされる。

【００４１】動作モード制御回路１１０−１は、中間ノ
ードＭと、中間ノードＭと接地配線９２との間に接続さ
れたＮチャネルトランジスタＴＮ１およびＴＮ２と、起
動信号／ＰＯＲを反転してトランジスタＴＮ１のゲート
に与えるインバータＩＶ１と、中間ノードＭの状態を反
転するＩＶ２と、ＩＶ２の出力をさらに反転し信号ＭＨ
Ｐを出力するインバータＩＶ３とを含む。インバータＩ
Ｖ２の出力はトランジスタＰＮ２のゲートに与えられ
る。

【００４２】次に、動作モード制御回路１１０−１の動
作を各信号の動作波形に基づいて説明する。図３は、外
部入力パッドＰＡＤ１にワイヤボンディングが施されて
いる場合における、動作モード制御回路１０１−１の各
部の動作波形を示すタイムチャートである。

【００４３】図３を参照して、電源が投入される時刻ｔ
０より前においては、起動信号／ＰＯＲは非活性状態
（“Ｌ”レベル）であるので、インバータＩＶ１の出力
は“Ｈ”レベルとなり、トランジスタＴＮ１がオン状態
となる。これにより中間ノードＭの電位は“Ｌ”レベル
となり、インバータＩＶ２の出力によってＴＮ２がオン
するとともに信号ＭＨＰは“Ｌ”レベルとなる。

【００４４】時刻ｔ０において電源が投入されると、ワ
イヤボンディングを施されたＰＡＤ１の電位がＶｃｃ
（“Ｈ”レベル）に立上がり、起動信号／ＰＯＲも活性
化（“Ｈ”レベル）される。これに応じてトランジスタ
ＴＮ１はオフ状態となり、中間ノードＭの電位はＰＡＤ
１の電位と等しくＶｃｃ（“Ｈ”レベル）となる。これ
によりインバータＩＶ２の出力は“Ｌ”レベルとなり、
トランジスタＴＮ２はオフされるとともに、インバータ
ＩＶ３の出力すなわち信号ＭＨＰの状態は“Ｈ”レベル
となる。信号ＭＨＰがコントロール回路３０に伝達され
ることにより、半導体集積回路装置１０００は、ＥＤＯ
モードによって動作する。

【００４５】一方、外部入力パッドＰＡＤ１にワイヤボ
ンディングが施されていない場合、すなわちＦＰモード
が設定されていない場合においては、信号／ＰＯＲ活性
化後においても、トランジスタＴＮ２によって中間ノー
ドは“Ｌ”レベルに維持され、信号ＭＨＰも“Ｌ”レベ
ルとなるので、半導体集積回路装置１０００は、ＥＤＯ
モードによって動作する。

【００４６】このような構成とすることにより、半導体
集積回路装置１０００においては、共通に設計された回
路を用いて、製造工程の最終段階においてワイヤボンデ
ィングを施すことにより動作モードを決定することがで
きる。

【００４７】これにより新たな処理プロセスを付加する
ことなく、すなわち生産性に影響を与えることなく、従
来の技術とほぼ同等の動作モード決定の自由度を確保す
ることができる。

【００４８】また、トランジスタＴＮ１，ＴＮ２および
起動信号／ＰＯＲによって中間ノードの状態を設定して
いるため、外部入力パッドがフローティング状態のとき
においても動作モード設定信号の状態が不定となるケー
スを確実に回避することによって動作モードの設定を確
実に行なうことができ、半導体記憶装置全体の信頼性を
向上させることができる。

【００４９】次に、本発明の実施の形態１の半導体記憶
装置１１００について説明する。図４は本発明の実施の
形態１の半導体集積回路装置１１００の全体構成を示す
概略ブロック図である。

【００５０】半導体記憶装置１０００においては、製造
プロセスの最終工程であるアセンブリ工程においてパッ
ドへのワイヤボンディングの実施の有無を選択すること
によって動作モードを設定していたが、半導体記憶装置
１１００は、半導体記憶装置１０００の効果に加えて、
製造プロセスが完了して製品化されたもの、すなわちモ
ールド封止してしまった後においても、外部から入出力
ピンを介して電気的にヒューズカットを施すことによ
り、動作モードの変更を可能とすることを目的とするも
のである。

【００５１】図４を参照して、半導体集積回路装置１１
００は、図１の半導体集積回路装置１０００と比較し
て、モード設定回路１０１の構成が異なる。

【００５２】具体的には、モード設定回路１０１は、モ
ード設定回路１００と比較して、一旦外部入力パッドへ
のボンディング処置の有無に応じて決定された動作モー
ドを変更するためのヒューズを含む動作モード変更回路
１２０を備える。

【００５３】動作モード変更回路１２０は、ヒューズ回
路１２２と、製造プロセス完了後においてヒューズ回路
内のヒューズ素子を溶断するためのヒューズ入力パッド
ＦＰＤ１〜ＦＰＤｍ（ｍ：自然数）と、ヒューズ素子が
溶断された場合に動作モード信号を反転する動作モード
反転回路１２１を含む。

【００５４】図５は、ヒューズ回路１２２の構成を示す
回路図であり、図５（ａ）は、ヒューズ入力パッドＦＰ
Ｄ１に対するヒューズ回路１２２−１の構成を示し、図
５（ｂ）は、ヒューズ入力パッドＦＰＤ２に対応するヒ
ューズ回路１２２−２の構成を示す回路図である。

【００５５】図５（ａ）を参照して、ヒューズ回路１２
２−１は、電気ヒューズ１２５−１が溶断された場合
に、ワイヤーボンディングによって決定された動作モー
ドをＥＤＯモードからＦＰモードに変更するためのモー
ド変更信号ＦＰＭを出力する。信号ＦＰＭは通常時にお
いてはＶｓｓ（“Ｌ”レベル）に設定される。ＦＰＤ１
に高電圧が印加されて電気ヒューズ１２５−１が溶断さ
れた場合においては、信号ＦＰＭはＶｃｃ（“Ｈ”レベ
ル）となる。

【００５６】図５（ｂ）を参照して、同様に、ヒューズ
回路１２２−２は、電気ヒューズ１２５−２が溶断され
た場合に、動作モードをＦＰモードからＥＤＯモードに
変更するためのモード変更出力信号ＥＤＯＭを出力す
る。信号ＥＤＯＭも通常の場合はＶｓｓ（“Ｌ”レベ
ル）であり、電気ヒューズ１２５−２がヒューズ入力パ
ッドＦＰＤ２への高電圧印加により溶断された場合にお
いてＶｃｃ（“Ｈ”レベル）とされる信号である。

【００５７】モード変更信号信号ＦＰＭおよび信号ＥＤ
ＯＭは、動作モード反転回路１２１に伝達される。

【００５８】図６は、半導体集積回路装置１０００の動
作モード制御回路１１０−１に対応する動作モード反転
回路１２１−１の構成を示す回路図である。

【００５９】動作モード制御回路１１０−１は、動作モ
ードのうちページモードの設定を決定するための信号Ｍ
ＨＰを発生する。信号ＭＨＰは、入力パッドＰＡＤ１お
よび信号ＦＰＭ，ＥＤＯＭの状態によって決定される。
信号ＭＨＰと動作モードとの関係は、図２で説明したと
おりである。

【００６０】図６を参照して、入力パッドＰＡＤ１は、
図２の場合と同様にページモードをＥＤＯモードに設定
する場合にＶｃｃ電源配線との間にワイヤボンディング
を施される入力パッドである。

【００６１】動作モード反転回路１２１−１は、入力パ
ッドＰＡＤ１と動作モード制御回路１１０−１との間に
接続される。動作モード反転回路１２１−１と動作モー
ド制御回路１１０−１とは、中間ノードＭ′を共有す
る。

【００６２】動作モード反転回路１２１−１は、入力パ
ッドＰＡＤ１と中間ノードＭ′とを接続するトランジス
タＴＰ１１と、中間ノードＭ′と接地配線９２とを接続
するＮチャネルトランジスタＴＮ１２と、中間ノード
Ｍ′と電源配線９１と接続するＮチャネルトランジスタ
ＴＮ１３と、信号ＦＰＭを遅延させてトランジスタＴＮ
１２のゲートに与えるためのインバータＩＶ１４，ＩＶ
１５と、同様に信号ＥＤＯＭを遅延させてトランジスタ
ＴＮ１３のゲートに与えるためのインバータＩＶ１６，
ＩＶ１７とを含む。

【００６３】動作モード反転回路１２１−１は、信号Ｆ
ＰＭおよびＥＤＰＭの論理和演算を行なって信号ＦＰＥ
ＤＯＭを出力する論理ゲートＯＧ１１をさらに含む。論
理ゲートＯＧ１１の出力ＦＰＥＤＯＭはトランジスタＴ
Ｐ１１のゲートに与えられる。信号ＦＰＥＤＯＭは、ヒ
ューズ回路１２２−１，１２２−２の少なくとも一方の
電気ヒューズが溶断された場合に“Ｌ”レベルから
“Ｈ”レベルへ変化する信号である。

【００６４】動作モード制御回路１１０−１は、中間ノ
ードＭ′の出力を反転するインバータＩＶ１１と、イン
バータＩＶ１１の出力を反転して信号ＭＨＰを出力する
インバータＩＶ１２と、起動信号／ＰＯＲを反転してト
ランジスタＴＮ１４のゲートに与えるインバータＩＶ１
３と、中間ノードＭ′と接地配線９２との間を接続する
ＮチャネルトランジスタＴＮ１４，ＴＮ１５とを含む。

【００６５】インバータＩＶ１３およびトランジスタＴ
Ｎ１４は、すでに説明したようにに、電源起動前におい
て中間ノードＭ′および信号ＭＨＰを“Ｌ”レベルに固
定する働きを有する。

【００６６】動作モード制御回路１１０−１において
は、電気ヒューズ１２５−１，１２５−２のいずれもが
溶断されていない場合においては、トランジスタＴＰ１
１はオン状態であるので、インバータＩＶ１１，ＩＶ１
２により、信号ＭＨＰの状態と入力パッドＰＡＤ１の状
態とは等しい。

【００６７】一方、ヒューズ回路１２２−１，１２２−
２のいずれかにおいて電気ヒューズが溶断された場合に
おいては、信号ＦＰＥＤＯＭが“Ｈ”レベルとなること
に応じて、動作モード反転回路１２１−１は、入力パッ
ドＰＡＤ１と中間ノードＭ′とを切離す。

【００６８】さらに、動作モード反転回路１２１−１
は、ヒューズ回路１２２の出力信号であるＦＰＭおよび
ＥＤＯＭの状態に応じてトランジスタＴＮ１２もしくは
ＴＮ１３の導通させることにより、中間ノードＭ′の電
位を決定する。これに応じて信号ＭＨＰの電位が定めら
れる。

【００６９】上記のように、動作モードを設定する回路
と電気ヒューズを溶断する回路とを独立して設けること
により、電気ヒューズの溶断をＭＯＳトランジスタを含
まない電流経路によって行なうことができるとともに、
ヒューズの溶断電圧が直接動作モードを設定する回路に
印加されることもないため、従来の技術と比較して、ヒ
ューズ溶断の確実性の向上や内部回路への悪影響の排除
によって動作信頼性を高めることができる。

【００７０】次に、実際の動作モード反転回路１２１お
よび動作モード制御回路１１０の動作を各部の動作信号
の波形によって説明する。図７は、実施の形態１の半導
体集積回路装置１１００において、ページモードの設定
をＥＤＯモードからＦＰモードに切換える場合の動作を
説明するためのタイミングチャートである。

【００７１】図７を参照して、時刻ｔ１１において、動
作電源が起動されＶｃｃパッドの電位がＶｃｃに立ちあ
がる。ページモードの設定はＥＤＯモードが選択されて
いるためＰＡＤ１にはワイヤボンディングが施されてお
りＰＡＤ１の電位もＶｃｃ（“Ｈ”レベル）に立上が
る。既に説明したのと同様の動作により動作電源電圧の
起動前において信号ＭＨＰは“Ｌ”レベルに固定され
る。

【００７２】この時点においては、電気ヒューズは溶断
されていないため、信号ＦＰＭおよびＥＤＯＭはいずれ
も“Ｌ”レベルであり、信号ＦＰＥＤＯＭも“Ｌ”レベ
ルとなる。よってトランジスタＴＰ１はオン状態である
ため中間ノードＭ′の電位はＰＡＤ１の電位に応じて
“Ｈ”レベルとなり、信号ＭＨＰの状態も“Ｈ”レベル
となってページモードはＥＤＯモードに設定される。

【００７３】次に時刻ｔ１２において、動作モードを変
更するために電気ヒューズ１２５−１を溶断するに十分
な電位ＳＶｃｃがパルス状に与えられる。これに伴い、
電気ヒューズ１２５−１は溶断されて、信号ＦＰＭが
“Ｈ”レベルに立上がり、信号ＦＰＥＤＯＭも“Ｈ”レ
ベルに変化する。

【００７４】信号ＦＰＭおよびＦＰＥＤＯＭの変化に伴
って、トランジスタＴＮ１２がオフ状態からオン状態に
変化するとともに、トランジスタＴＰ１１がオン状態か
らオフ状態に変化する。これにより、中間ノードＭ′の
電位は“Ｌ”レベルとなり、出力信号ＭＨＰは“Ｈ”レ
ベルから“Ｌ”レベルに変化する。

【００７５】以上のように、ヒューズ入力パッドに高電
圧を印加し電気ヒューズを溶断することにより、ワイヤ
ボンディングによってＥＤＯモードが設定された場合に
おいても、動作モードをＦＰモードに変更することがで
きる。

【００７６】次に、ページモードの設定をＦＰモードと
した場合において、制御プロセス完了後にＥＤＯモード
に変更する場合の動作について説明する。

【００７７】図８は、半導体集積回路装置１１００にお
いてページモードの設定をＦＰモードからＥＤＯモード
に切換える場合における各部の動作波形を示すタイミン
グチャートである。

【００７８】図８を参照して、まず時刻ｔ２１におい
て、動作電源が起動されＶｃｃパッドの電位がＶｃｃに
立ちあがる。この時点においては、電気ヒューズは溶断
されていないため、信号ＦＰＥＤＯＭは“Ｌ”レベルで
あり、トランジスタＴＰ１１はオン状態である。

【００７９】ページモードの設定はＦＰモードが選択さ
れているためＰＡＤ１はフローティング状態であり、Ｐ
ＡＤ１の電位はＶｃｃ（“Ｈ”レベル）に立上がらない
ため、トランジスタＴＰ１によってＰＡＤ１と接続され
る中間ノードＭ′の電位の電位も“Ｈ”レベルとはなら
ず、インバータＩＶ１１の出力は“Ｈ”レベルのままで
あるので、トランジスタＴＮ１５のオン状態は維持さ
れ、信号ＭＨＰの状態は、動作電源の起動前と同様に
“Ｌ”レベルを保持しページモードはＦＰモードに設定
される。

【００８０】次に時刻ｔ２２においてヒューズ回路１２
２−２の電気ヒューズ１２５−２を溶断するためにヒュ
ーズ入力パッドＦＰＤ２にパルス状の高電圧ＳＶｃｃが
印加される。電気ヒューズ１２５−２の溶断により、信
号ＥＤＯＭおよび信号ＦＰＥＤＯＭが“Ｈ”レベルに変
化する。

【００８１】信号ＦＰＭおよびＦＰＥＤＯＭの変化に伴
うトランジスタＴＰ１１のオフおよびトランジスタＴＮ
１３のオンによって信号ＭＨＰが“Ｈ”レベルに設定さ
れる。これにより、中間ノードＭ′の電位は“Ｈ”レベ
ルとなり、出力信号ＭＨＰは“Ｌ”レベルから“Ｈ”レ
ベルに変化する。

【００８２】以上のように、ヒューズ入力パッドに高電
圧を印加し電気ヒューズを溶断することにより、ワイヤ
ボンディングによってＦＰモードが設定された場合にお
いても、その後のヒューズの溶断処置により動作モード
をＥＤＯモードに変更することができる。

【００８３】［動作電源電圧の動作モード変更］次に、
実施の形態１の半導体記憶装置１１００における動作モ
ードの変更のもう一つの例として、動作電源電圧の設定
を変更する場合について説明する。

【００８４】図９は、半導体集積回路装置１０００の動
作モード制御回路１１０−２および動作モード反転回路
１２１−２の構成を示す回路図である。動作モード制御
回路１１０−２は、動作モードのうち動作電源電圧を＋
５Ｖと＋３．３Ｖとのいずれか一方に設定するための信
号ＤＣＫを発生する。動作電源電圧の設定において、動
作モード設定信号ＤＣＫの“Ｈ”レベルは＋３．３Ｖに
対応し、動作モード設定信号ＤＣＫの“Ｌ”レベルは＋
５Ｖに対応づけられる。動作電源電圧を＋３．３Ｖとす
る場合には、外部入力パッドＰＡＤ２は電源電圧Ｖｃｃ
を供給する配線とワイヤボンディングを施され、動作電
源電圧を＋５Ｖとする場合ＦＰモードを設定する場合に
は、外部入力パッドＰＡＤ２に対してワイヤボンディン
グを施されずフローティング状態とされる。

【００８５】図９を参照して、動作モード制御回路１１
０−２は、入力パッドＰＡＤ２およびモード変更信号Ｖ
ＤＣＯＮ，ＶＤＣＯＦＦの状態に応じて信号ＤＣＫを発
生する。動作モード制御回路１１０−２および動作モー
ド反転回路１２１−２においては、外部入力パッド、ト
ランジスタ、インバータ等の接続については、動作モー
ド制御回路１１０−１および動作モード反転回路１２１
−１と同様であるが、各部に与えられる信号が異なる。

【００８６】すなわち、動作モード制御回路１１０−１
における信号ＭＨＰは、信号ＤＣＫに対応し、同様に動
作モード反転回路１２１−１における信号ＦＰＭ，ＥＤ
ＯＭ，ＦＰＥＤＯＭは、信号ＶＤＣＯＮ，ＶＤＣＯＦ
Ｆ，ＶＤＣＯＲにそれぞれ対応づけられる。

【００８７】図１０は、動作電源電圧の設定に関連する
ヒューズ回路１２２の構成を示す回路図であり、図１０
（ａ）は、ヒューズ入力パッドＦＰＤ３に対応するヒュ
ーズ回路１２２−３の構成を示し、図１０（ｂ）は、ヒ
ューズ入力パッドＦＰＤ４に対応するヒューズ回路１２
２−４の構成を示す回路図である。

【００８８】図１０（ａ）を参照して、ヒューズ回路１
２２−３は、電気ヒューズ１２５−３が溶断された場合
に、ワイヤーボンディングによって決定された動作電源
電圧を＋３．３Ｖから＋５Ｖに変更するためのモード変
更信号ＶＤＣＯＮを出力する。信号ＦＰＭは通常時にお
いてはＶｓｓ（“Ｌ”レベル）に設定される。ＦＰＤ３
に高電圧が印加されて電気ヒューズ１２５−３が溶断さ
れた場合においては、信号ＶＤＣＯＮはＶｃｃ（“Ｈ”
レベル）となる。

【００８９】同様に、ヒューズ回路１２２−４は、電気
ヒューズ１２５−４が溶断された場合にワイヤーボンデ
ィングによって決定された動作電源電圧を＋５Ｖから＋
３．３Ｖに変更するためのモード変更信号ＶＤＣＯＦＦ
を出力する。信号ＶＤＣＯＦＦも通常の場合はＶｓｓ
（“Ｌ”レベル）であり、電気ヒューズ１２５−４がヒ
ューズ入力パッドＦＰＤ４への高電圧印加により溶断さ
れた場合においてＶｃｃ（“Ｈ”レベル）とされる信号
である。

【００９０】モード変更信号ＶＤＣＯＮおよびＶＤＣＯ
ＦＦは動作信号反転回路１２１−２に与えられる。

【００９１】次に、動作モード制御回路１１０−２およ
び動作信号反転回路１２１−２の動作を各部の動作信号
の波形によって説明する。図１１は、半導体集積回路装
置１１００において、動作電源電圧を＋３．３Ｖから＋
５Ｖに切換える場合の動作を説明するためのタイミング
チャートである。

【００９２】図１１を参照して、時刻ｔ３１において、
動作電源が起動されＶｃｃパッドの電位がＶｃｃに立ち
あがる。動作電源電圧は＋３．３Ｖが選択されているた
めＰＡＤ２にはワイヤボンディングが施されておりＰＡ
Ｄ２の電位もＶｃｃ（“Ｈ”レベル）に立上がる。既に
説明したのと同様の動作により動作電源電圧の起動前に
おいて信号ＤＣＫは“Ｌ”レベルに固定される。

【００９３】この時点においては、電気ヒューズは溶断
されていないため、信号ＶＤＣＯＮおよびＶＤＣＯＦＦ
はいずれも“Ｌ”レベルであり、信号ＶＤＣＯＲも
“Ｌ”レベルとなる。よってトランジスタＴＰ２１はオ
ン状態であるため中間ノードＭ′の電位はＰＡＤ２の電
位に応じて“Ｈ”レベルとなり、信号ＤＣＫの状態も
“Ｈ”レベルとなってページモードは＋３．３Ｖに設定
される。

【００９４】次に時刻ｔ３２において、動作モードを変
更するために電気ヒューズ１２５−３を溶断するのに十
分な電位ＳＶｃｃがパルス状に与えられる。これに伴
い、電気ヒューズ１２５−３は溶断されて、信号ＶＤＣ
ＯＮが“Ｈ”レベルに立上がり、信号ＶＤＣＯＲも
“Ｈ”レベルに変化する。

【００９５】信号ＶＤＣＯＮおよびＶＤＣＯＲの変化に
伴って、トランジスタＴＮ２２がオフ状態からオン状態
に変化するとともに、トランジスタＴＰ２１がオン状態
からオフ状態に変化する。これにより、中間ノードＭ″
の電位は“Ｌ”レベルとなり、出力信号ＤＣＫは“Ｈ”
レベルから“Ｌ”レベルに変化する。

【００９６】以上のように、ヒューズ入力パッドに高電
圧を印加し電気ヒューズを溶断することにより、ワイヤ
ボンディングによって＋３．３Ｖが設定された場合にお
いても、動作モードを＋５Ｖに変更することができる。

【００９７】次に、動作電源電圧を＋５Ｖとした場合に
おいて、制御プロセス完了後に＋３．３Ｖに変更する場
合の動作について説明する。

【００９８】図１２は、半導体集積回路装置１１００に
おいて動作電源電圧を３．３Ｖから５Ｖに変更する場合
の各部の動作波形を示すタイミングチャートである。

【００９９】図１２を参照して、まず時刻ｔ４１におい
て、動作電源が起動されＶｃｃパッドの電位がＶｃｃに
立ちあがる。この時点においては、電気ヒューズは溶断
されていないため、信号ＶＤＣＯＲは“Ｌ”レベルであ
り、トランジスタＴＰ２１はオン状態である。

【０１００】動作電源電圧は＋５Ｖが選択されており、
ＰＡＤ２はフローティング状態であるためＰＡＤ２の電
位はＶｃｃ（“Ｈ”レベル）に立上がらない。よって、
トランジスタＴＰ２１によってＰＡＤ２と接続される中
間ノードＭ″の電位も“Ｈ”レベルとはならず、インバ
ータＩＶ２１の出力は“Ｈ”レベルのままであるので、
トランジスタＴＮ２５のオン状態は維持され、信号ＤＣ
Ｋの状態は、動作電源の起動前と同様に“Ｌ”レベルを
保持しページモードは＋５Ｖに設定される。

【０１０１】次に時刻ｔ４２において、ヒューズ回路１
２２−４の電気ヒューズ１２５−４を溶断するためにヒ
ューズ入力パッドＦＰＤ４にパルス状の高電圧ＳＶｃｃ
が印加される。電気ヒューズ１２５−４の溶断により、
信号ＶＤＣＯＦＦおよび信号ＶＤＣＯＲが“Ｈ”レベル
に変化する。

【０１０２】信号ＶＤＣＯＦＦおよびＶＤＣＯＲの変化
に伴うトランジスタＴＰ２１のオフおよびトランジスタ
ＴＮ２３のオンによって、中間ノードＭ″の電位は
“Ｈ”レベルとなり、出力信号ＤＣＫは“Ｌ”レベルか
ら“Ｈ”レベルに変化する。以上のように、ヒューズ入
力パッドに高電圧を印加し電気ヒューズを溶断すること
により、ワイヤボンディングによって動作電源電圧が＋
５Ｖに設定された場合においても、その後のヒューズの
溶断処置により動作電源電圧を＋３．３Ｖに変更するこ
とができる。

【０１０３】以上のような構成および動作とすることに
より、半導体集積回路装置１１００においては、共通に
設計された回路に対してワイヤボンディングによってプ
ロセスの最終工程において選択した動作モードを、さら
に製造プロセス完了後にヒューズの溶断によってさらに
変更することができる。

【０１０４】すなわち、製品化された半導体集積回路装
置に対しても、外部からの電気的入力を施すことによ
り、モールドパッケージに入ったままの状態で一旦設定
した動作モードを変更することが可能となる。これによ
り、市場の需要動向や生産計画の変更といった外部事情
にさらに柔軟に対応できるとともに、在庫品の救済等の
効果をあげることができる。

【０１０５】なお、実施の形態１においては、ページモ
ードの設定および動作電源電圧の設定における動作モー
ドの選択についての変更について説明したが、本願発明
の適用はこれらの動作モードの設定のみに限定されるも
のではない。すなわち、選択的にいずれか一方が採用さ
れる動作モードの設定については同様の構成および動作
をもって本願発明のモード設定回路を適用することが可
能である。

【０１０６】［実施の形態２］実施の形態２において
は、実施の形態１で述べたような動作モードを択一的に
選択することが可能な半導体集積回路装置において、テ
ストモード時にこれらのさまざまな動作モードに対応す
る動作解析を行なうことができる半導体記憶装置の構成
を提供するものである。

【０１０７】図１３は、本発明の実施の形態２の半導体
記憶装置１２００の全体構成を示す概略ブロック図であ
る。

【０１０８】図１３を参照して、実施の形態２の半導体
集積回路装置１２００は、実施の形態１の半導体集積回
路装置１１００と比較して、動作モード設定回路１０１
の代わりに動作モード設定回路１０２を備える点で異な
る。

【０１０９】動作モード設定回路１０２は、動作モード
設定回路１０１と比較して、動作モード変更回路１２０
の代わりにテストモード制御回路１３０を含む点が異な
る。

【０１１０】テストモード制御回路１３０は、テストモ
ード信号発生回路１３２と、動作モード変更回路１２０
と同様のモード変更信号を発生するための試験モード変
更信号発生回路１３４と、動作モード反転回路１２１を
含む。

【０１１１】テストモード信号発生回路１３２は、制御
信号／ＲＡＳ，／ＣＡＳおよび／ＷＥの状態の組合せに
応じて、テストモード信号ＴＳＴを活性化（“Ｌ”レベ
ル）することによりテストモードへの移行を指示する回
路である。

【０１１２】試験モード変更信号発生回路１３４は、テ
ストモード信号ＴＳＴが活性化（“Ｌ”レベル）された
場合に、アドレス信号Ａ０〜Ａｉの組合せによって、モ
ード変更信号ＦＰＭ，ＥＤＯＭ，ＶＤＣＯＮ，ＣＤＣＯ
ＦＦ等を発生するための回路である。

【０１１３】動作信号反転回路１２１および動作モード
制御回路１１０の構成および動作については図６および
図１０で説明したものと同様であるの説明は繰返さな
い。すなわち、実施の形態１の構成と実施の形態２の構
成を比較すると、実施の形態２のモード設定回路１０２
においては、動作モード反転回路１２１に与えられるモ
ード変更信号が、ヒューズ回路１２２ではなくテストモ
ード制御回路１３０によって生成される点が異なる。

【０１１４】図１４は、テストモード信号発生回路１３
２の具体的な構成例を示す回路図である。

【０１１５】図１４を参照して、テストモード信号発生
回路１３２は、信号／ＲＡＳの活性化（立ち下がり）タ
イミングにおいて活性化（“Ｌ”レベル）されるワンシ
ョットパルス信号ＡＲＳを発生するテストモードトリガ
発生回路１３３と、電源配線９１と中間ノードＮとの間
に直列に接続されたトランジスタＴＰ３１，ＴＰ３２，
ＴＰ３３と、中間ノードＮと接地配線９２との間に直列
に接続されたトランジスタＴＰ３４，ＴＮ３５，ＴＰ３
６とを含む。

【０１１６】トランジスタＴＰ３１，ＴＮ３６のゲート
には制御信号／ＣＡＳが与えられ、同様に、トランジス
タＴＰ３２，ＴＮ３５のゲートには制御信号／ＷＥが与
えられる。

【０１１７】トランジスタＴＰ３３，ＴＰ３４のゲート
にはワンショットパルス信号ＡＲＳが与えられる。すな
わち、トランジスタＴＰ３３，ＴＰ３４は、／ＲＡＳの
活性化タイミングにおいて信号ＡＲＳが活性化される一
定期間のみオンする。

【０１１８】これにより、中間ノードＮの状態は、制御
信号／ＲＡＳが活性化されるタイミングにおける制御信
号／ＣＡＳ，／ＷＥの組合せによって決定される。中間
ノードＮの状態はインバータＩＶ３１およびＩＶ３２に
よってラッチされ、中間ノードＮの状態の反転信号がテ
ストモード信号ＴＳＴとして出力される。

【０１１９】すなわち、テストモード信号発生回路１３
２においては、制御信号／ＣＡＳおよび／ＷＥを予め活
性化（“Ｌ”レベル）とした後に／ＲＡＳを活性化する
ことによってテストモード信号ＴＳＴを活性化（“Ｈ”
レベル）、すなわちテストモードに移行することができ
る。

【０１２０】逆に、テストモードから復帰する場合に
は、ＲＡＳ−Ｏｎｌｙ−Ｒｅｆｒｅｓｈサイクルを設け
る。すなわち、制御信号／ＣＡＳおよび／ＷＥが非活性
状態（“Ｈ”レベル）である場合において、信号／ＲＡ
Ｓを活性化（“Ｌ”レベル）する。

【０１２１】図１５は、試験モード変更信号発生回路１
３４の構成を示す回路図である。図１５を参照して、試
験モード変更信号発生回路１３４は、モード変更信号を
発生するためのトランジスタ列１３５−０〜１３５−Ｎ
を含む。

【０１２２】トランジスタ列１３５−０は、電源配線９
１と接地配線９２との間に互いに直列に接続されたトラ
ンジスタＱ０−０〜Ｑ０−ｉとトランジスタＱＴ０とを
有する。同様にトランジスタ列１２５−Ｎは、電源配線
９１と接地配線９２との間に互いに直列に接続されたト
ランジスタＱＮ−０〜ＱＮ−ｉとＱＴＮとを有する。

【０１２３】それぞれのトランジスタ列において、トラ
ンジスタＱＮ−ｉとトランジスタＱＴＮとを接続するノ
ードにおいて、テストモード時におけるモード変更信号
が得られる。

【０１２４】それぞれのトランジスタ列に含まれるトラ
ンジスタＱＴ１〜ＱＴＮは、テストモード信号ＴＳＴが
非活性状態（“Ｈ”レベル）である場合においてオンす
ることにより、それぞれのモード変更信号を非活性化
（“Ｌ”レベル）する。

【０１２５】それぞれのトランジスタ列１２５−０〜１
２５−Ｎにおいて、予め対応づけられたアドレス信号と
モード変更信号との組合せに基づいて、アドレス信号に
応じたモード変更信号が活性化される。

【０１２６】たとえば、トランジスタ列１３５−０によ
ってモード変更信号ＦＰＭを発生させ、トランジスタ列
Ｑ０−０〜Ｑ０−ｉのうちアドレス信号Ａ０をゲートに
受けるＱ０−０のみをＮチャネルトランジスタとして、
残りのトランジスタＱ０−１〜Ｑ０−ｉはＰチャネルト
ランジスタとする。このような構成とすることにより、
アドレス信号Ａ０のみを活性化することによって、モー
ド変更信号ＦＰＭを活性化（“Ｈ”レベル）することが
できる。

【０１２７】トランジスタ列１３５−０〜１３５−Ｎに
共通して、トランジスタＱ００〜ＱＮ−０のゲートには
アドレス信号Ａ０が与えられ、トランジスタＱ０−ｉ〜
ＱＮ−ｉのゲートにはアドレス信号Ａｉが与えられる。
これにより、トランジスタ列をＮチャネルトランジスタ
とＰチャネルトランジスタとの組合わせによって構成す
ることにより、予め設定されたアドレス信号の組合せに
対応づけて、所定のモード変更信号が活性化（“Ｈ”レ
ベル）される。すなわち、実施の形態１において電気ヒ
ューズが溶断されたのと同じ状態を、テストモードにお
いて解析することが可能となる。

【０１２８】なお、図１４および図１５に示した回路
は、回路構成の単なる例示であって、テストモード信号
発生回路１３２および試験モード変更信号発生回路１３
４の回路構成を限定するものではない。すなわち、制御
信号とアドレス信号との組合せによってテストモード信
号およびモード変更信号が得られる構成であれば、これ
らの図示した回路に代えて使用することが可能である。

【０１２９】次に、テストモード制御回路１３０の全体
動作を動作波形図に基づいて説明する。

【０１３０】図１６は、テストモード制御回路１３０の
各部の動作波形を示すタイミングチャートである。図１
６においては、ページモード設定をＥＤＯモードからＦ
Ｐモードに変更する場合の動作をテスト解析する目的
で、モード変更信号ＦＰＭを活性化させる場合について
説明する。図１５に示したように、モード変更信号ＦＰ
Ｍは試験モード信号発生回路１３４のうちトランジスタ
列１３５−０によって生成される。

【０１３１】図１６を参照して、時刻ｔ５１において制
御信号／ＣＡＳ，／ＷＥが、／ＲＡＳに先立って活性化
（“Ｌ”レベル）される。

【０１３２】次に、時刻ｔ５２においてさらに信号／Ｒ
ＡＳが活性化（“Ｌ”レベル）される。これにより、テ
ストモード信号発生回路１３２によってテストモード信
号ＴＳＴが活性化（“Ｌ”レベル）される。

【０１３３】さらに、モード変更信号ＦＰＭを活性化さ
せるためにアドレス信号Ａ０が活性化され、アドレス信
号Ａ１〜Ａｉは非活性状態とされる。

【０１３４】これに応じて信号ＦＰＭが活性化（“Ｈ”
レベル）され、動作モード反転回路１２２に与えられ
る。動作モード制御回路１１０においては、モード変更
信号と外部入力パッドとの電位に応じて、既に説明した
信号ＭＨＰを設定し、コントロール回路３０に与える。
これにより、所望のテストモード解析を半導体集積回路
装置１２００において実行することができる。

【０１３５】なお、半導体集積回路装置１２００におい
ては、アドレス信号とモード変更信号との組合せを決定
し、トランジスタ列１２５−０〜１２５−Ｎの構成に反
映させることによって任意の試験モード変更信号を生成
することによって、あらゆる動作モードの解析を行なう
ことが可能である。

【０１３６】テスト解析の終了後、時刻ｔ５３におい
て、ＲＡＳ−Ｏｎｌｙ−Ｒｅｆｒｅｓｈサイクル、すな
わち制御信号／ＣＡＳおよび／ＷＥが非活性状態
（“Ｈ”レベル）である場合において信号／ＲＡＳを活
性化（“Ｌ”レベル）することにより、テストモード信
号ＴＳＴおよびモード変更信号を非活性化させて、テス
トモードより通常の動作へ復帰することができる。

【０１３７】このような構成とすることにより、動作モ
ードの切換が可能な半導体集積回路装置において、動作
モード変更時の動作を自由にテストモード制御回路によ
って事前解析することが可能となる。

【０１３８】今回開示された実施の形態はすべての点で
例示であって制限的なものではないと考えられるべきで
ある。本発明の範囲は上記した説明ではなくて特許請求
の範囲によって示され、特許請求の範囲と均等の意味お
よび範囲内でのすべての変更が含まれることが意図され
る。

【０１３９】

【発明の効果】請求項１，２，５，６記載の半導体集積
回路装置は、外部入力端子と所定の電位との結合の有無
によって一旦選択された動作モードを、動作条件設定信
号を生成する回路と独立して設けられるヒューズ素子の
溶断によって変更することができるため、半導体集積回
路装置の動作モード設定の自由度を高めるとともに、ヒ
ューズの溶断性を向上させることができる。

【０１４０】請求項３記載の半導体集積回路装置は、外
部入力端子と所定の電位との結合の有無の選択を製造プ
ロセスの最終工程において行なうことができるので、請
求項１記載の半導体集積回路装置が奏する効果に加え
て、動作モード設定の自由度をさらに高めることができ
る。

【０１４１】請求項４，７記載の半導体集積回路装置
は、外部入力端子が所定の電位と結合されない場合にお
いても、動作条件設定信号の状態が不定となることを回
避できるため、動作モードの設定をより確実に行なうこ
とができる。

【０１４２】請求項８記載の半導体集積回路装置は、制
御信号とアドレス信号との組合せに応じて回路の評価お
よび解析を自由に実行することができる。

【０１４３】請求項９記載の半導体集積回路装置は、請
求項８記載の半導体集積回路装置が奏する効果を、請求
項１から６に記載の半導体記憶装置に含まれる動作条件
設定信号を生成する回路と共通の回路によって得ること
ができるので、両者の効果をあわせて享受することが可
能な半導体集積回路装置を、より小さなレイアウト面積
の下で実現することかできる。

【図面の簡単な説明】

【図１】 本発明の実施の形態１の半導体記憶装置を説
明するための半導体集積回路装置１０００の全体構成を
示す概略ブロック図である。

【図２】 動作モード制御回路１１０−１の構成を示す
回路図である。

【図３】 動作モード制御回路１１０−１の各部の動作
波形を示すタイミングチャートである。

【図４】 本発明の実施の形態１の半導体集積回路装置
１１００の全体構成を示す概略ブロック図である。

【図５】 ヒューズ回路１２２の構成を示す回路図であ
り、図５（ａ）は、ヒューズ回路１２２−１の構成を示
す回路図であり、図５（ｂ）は、ヒューズ回路１２２−
２の構成を示す回路図である。

【図６】 動作モード反転回路１２１−１の構成を示す
回路図である。

【図７】 半導体集積回路装置１１００においてページ
モード設定をハイパーページモードからファーストペー
ジモードに切換える場合における各部の動作波形を示す
タイミングチャートである。

【図８】 半導体集積回路装置１１００においてページ
モードの設定をファーストページモードからハイパーペ
ージモードに切換える場合における各部の動作波形を示
すタイミングチャートである。

【図９】 ヒューズ回路１２２の構成を示す回路図であ
り、図９（ａ）は、ヒューズ回路１２２−３の構成を示
す回路図であり、図９（ｂ）は、ヒューズ回路１２２−
４の構成を示す回路図である。

【図１０】 動作モード反転回路１２１−２の構成を示
す回路図である。

【図１１】 半導体集積回路装置１１００において動作
電源電圧の設定を５Ｖから３．３Ｖに変更する場合の各
部の動作波形を示すタイミングチャートである。

【図１２】 半導体集積回路装置１１００において動作
電源電圧を３．３Ｖから５Ｖに変更する場合の各部の動
作波形を示すタイミングチャートである。

【図１３】 本発明の実施の形態２の半導体集積回路装
置１２００の全体構成を示す回路図である。

【図１４】 テストモード信号発生回路１３２の構成を
示す回路図である。

【図１５】 試験モード信号発生回路１３４の構成を示
す回路図である。

【図１６】 テストモード制御回路１３０の各部の動作
波形を示すタイミングチャートである。

【図１７】 従来の技術とモード切替回路５００の構成
を示す回路図である。

【符号の説明】

１００ 動作モード設定回路、１１０ 動作モード制御
回路、１２０ 動作モード変更回路、１２１ 動作モー
ド反転回路、１２２ ヒューズ回路、１３０テストモー
ド制御回路、１３２ テストモード信号発生回路、１３
４ 試験モード信号発生回路。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/82 Ｆ

Claims (9)

【特許請求の範囲】
1. 【請求項１】 半導体集積回路装置であって、動作条件
   設定信号によって２つの動作条件のいずれかに基づいて
   動作する内部回路と、 前記動作条件設定信号を発生する動作条件設定手段とを
   備え、 前記動作条件設定手段は、 第１の外部入力端子と、 前記第１の外部入力端子と所定の電位との結合の有無に
   応じて、前記２つの動作条件のいずれか一方を選択する
   前記動作条件設定信号を生成する内部制御信号生成手段
   と、 前記第１の外部入力端子と前記所定の電位との結合の有
   無とは独立して外部から与えられる電気信号により、前
   記動作条件の変更を選択的かつ不揮発的に設定可能な動
   作条件変更手段とを含む、半導体集積回路装置。
2. 【請求項２】 前記動作条件変更手段は、 外部より印加される前記電気信号の電位によって溶断可
   能なヒューズ素子と、 前記ヒューズ素子を溶断するための前記電気信号が印加
   される第２の外部入力端子と、 前記ヒューズが溶断された場合に、前記内部信号生成手
   段の生成する前記動作条件設定信号の状態を反転するレ
   ベル反転手段とをさらに有する、請求項１記載の半導体
   集積回路装置。
3. 【請求項３】 前記第１の外部入力端子と前記所定の電
   位との結合は、ワイヤボンディングによって行われる請
   求項１記載の半導体集積回路装置。
4. 【請求項４】 前記動作条件設定信号は、前記第１の外
   部入力端子と前記所定の電位とが結合している場合に対
   応する第１の状態と、前記第１の状態の反転状態である
   第２の状態とを有し、 前記内部制御信号生成手段は、前記所定の電位が供給さ
   れる前の状態においては、前記動作条件設定信号を前記
   第２の状態に固定する、請求項３記載の半導体集積回路
   装置。
5. 【請求項５】 前記動作条件設定信号は、前記第１の外
   部入力端子と前記所定の電位とが結合されている場合に
   対応する第１の状態と、前記第１の状態の反転状態であ
   る第２の状態とを有し、 前記動作条件変更手段は、 前記第１の外部入力端子と前記所定の電位とが結合され
   ている場合に、前記動作条件設定信号を前記第１の状態
   から前記第２の状態に変更するための第１の設定変更用
   ヒューズと、 前記第１の外部入力端子と前記所定の電位とが非結合で
   ある場合に、前記動作条件設定信号を前記第２の状態か
   ら前記第１の状態に変更するための第２の設定変更用ヒ
   ューズとを含む、請求項２記載の半導体集積回路装置。
6. 【請求項６】 内部制御信号生成手段は、前記動作条件
   設定信号を出力する出力ノードを有し、 前記レベル反転手段は、 前記第１の状態に対応する第１の電位を供給する第１の
   電源配線と、 前記第２の状態に対応する第２の電位を供給する第２の
   電源配線と、 前記第１もしくは第２のヒューズ素子の少なくとも一方
   が溶断された場合において、前記第１の外部入力端子と
   前記出力ノードとの間を遮断する第１のスイッチ手段
   と、 前記第１のヒューズ素子が溶断されたときに、前記出力
   ノードと前記第２の電源配線とを接続する第２のスイッ
   チ手段と、 前記第２のヒューズ素子が溶断されたときに、前記出力
   ノードと前記第１の電源配線とを接続する第３のスイッ
   チ手段とを含む、請求項５記載の半導体集積回路装置。
7. 【請求項７】 前記半導体集積回路装置は、前記電源配
   線が駆動されている場合に活性化される起動検出信号を
   発生する起動検出手段をさらに備え、 前記内部制御信号生成手段は、 前記動作条件設定信号を出力する出力ノードと、 前記第２の状態に対応する第２の電位を供給する第２の
   電源配線と、 前記起動検出信号が非活性状態である場合に、前記第２
   の電源配線と前記出力ノードとを接続する第４のスイッ
   チ手段とを含む、請求項４記載の半導体集積回路装置。
8. 【請求項８】 半導体集積回路装置であって、動作条件
   設定信号によって２つの動作条件のいずれかに基づいて
   動作する内部回路を備え、 前記内部回路は、 行列状に配置された複数のメモリセルを有するメモリセ
   ルアレイと、 前記メモリセルの行および列を選択するための複数のア
   ドレス信号を受けるアドレス信号端子と、 前記半導体集積回路装置の動作を制御するための複数の
   制御信号を受ける制御信号端子とを含み、 前記動作条件設定信号を発生する動作条件設定手段をさ
   らに備え、 前記動作条件設定手段は、 第１の外部入力端子と、 前記第１の外部入力端子と所定の電位との結合の有無に
   応じて、前記２つの動作条件のいずれか一方を選択する
   前記動作条件設定信号を生成する内部制御信号生成手段
   と、 前記第１の外部入力端子と前記所定の電位との結合の有
   無とは独立して、外部から与えられる前記複数のアドレ
   ス信号と前記制御信号との組合せにより前記動作条件の
   変更を選択的に設定可能な試験動作条件設定手段とを含
   む、半導体集積回路装置。
9. 【請求項９】 前記動作条件設定信号は、前記外部入力
   端子と前記第１の電源配線とが接続されている場合に対
   応する第１の状態と、前記第１の状態の反転状態である
   第２の状態とを有し、 前記試験動作条件設定手段は、 前記複数の制御信号の状態の組合せに応答して、試験評
   価への移行を指示するテストモード信号を活性化するテ
   ストモード信号発生手段と、 前記テストモード信号が活性化された場合において、前
   記複数のアドレス信号の状態の組合せに応じて試験モー
   ド信号を発生する試験モード信号発生手段とを含み、 前記試験モード信号は、 前記外部入力端子と前記第１の電源配線とが接続されて
   いる場合に、前記動作条件設定信号を前記第１の状態か
   ら前記第２の状態に変更するために活性化される第１の
   試験モード補助信号と、 前記外部入力端子と前記第１の電源配線とが非接続であ
   る場合に、前記動作条件設定信号を前記第２の状態から
   前記第１の状態に変更するために活性化される２の試験
   モード補助信号とを有し、 前記試験動作条件設定手段は、前記第１もしくは第２の
   試験モード補助信号が活性化された場合に、前記内部信
   号生成手段の生成する前記動作条件設定信号の状態を反
   転するレベル反転手段をさらに有する、請求項８記載の
   半導体集積回路装置。