-
HINTERGRUND DER ERFINDUNG
-
1. Gebiet der Erfindung
-
Die
vorliegende Erfindung bezieht sich auf Halbleiter-Schmelzverbindungen
(fuses), und spezieller auf ein Schieberegister für den sequenziellen Schmelzverbindungsspeicherglied(latch)-Betrieb.
-
2. Diskussion
des relevanten Standes der Technik
-
Halbleiterschaltkreise,
wie Prozessoren, Mikrocontroller oder Speicher, verwenden Schmelzverbindungselemente,
die es erlauben, Chips individuell zu konfigurieren. Parameter,
wie interne Zeitsteuerungen, Versorgungsspannungsniveaus, Chipidentifizierungsnummern
und Reparaturinformationen können
auf einer pro Chipbasis eingestellt werden. Beispielsweise kann
eine Reparaturinformation in Speicherschaltkreisen, wie D(R)AMs
verwendet werden, um die Art zu steuern, in der freie Elemente verwendet
werden, um Ausfälle
zu reparieren. Ein typischer 64 Megabyte DRAM Schaltkreis enthält tausende Schmelzverbindungselemente.
Wenn die Speicherkapazität
dieser Halbleiterschaltkreise steigt, steigt die Anzahl der Schmelzverbindungen
ebenfalls.
-
Die
Schmelzverbindungen können
mit einem Schmelzverbindungsspeicherglied-Schaltkreis bewertet werden,
der einen analogen Widerstandswert eines Schmelzverbindungs-Verbindungsgliedes
in einen digitalen Wert ("high" oder "low") wandelt. Zusätzlich speichert
das Schmelzverbindungsspeicherglied den digitalen Wert. 1 zeigt
ein Schmelzverbindungsspeicherglied 100 in der unteren
rechten Ecke. Zur Bewertung der Schmelzverbindung wird das Signal 101 auf "low" gebracht, um den
PFET 103 einzuschalten. Dieser Voraufladebetrieb veranlasst den
internen Knoten 104 auf "high" zu
gehen. Auch nachdem der PFET wieder ausgeschaltet ist, wird das
Speicherglied den "high"-Wert aufgrund der Rückkopplungsschleife
(Inverter 106) beibehalten.
-
Ein
Voraufladebetrieb wird benötigt,
um das Schmelzverbindungsspeicherglied vor der eigentlichen Schmelzverbindungsbewertung
zu initialisieren. Die Schmelzverbindungsbewertung kann dadurch
veranlasst werden, dass das Lesesignal 102 auf "high" gebracht wird, um
den NFET 104 einzuschalten. Der PFET des Rückkopplungsinverters 104 wird
einen Strom durch die Schmelzverbindung 105 fließen lassen
(sink). Wenn der Schmelzverbindungswiderstand klein ist, wird das
Potential des internen Knotens 114 abgesenkt und das Speicherglied
veranlassen, in den entgegengesetzten Zustand zu kippen. Dagegen
wird in dem Zustand eines hohen Schmelzverbindungswiderstandes der
Spannungsabfall klein sein und das Speicherglied wird seinen Zustand
nicht umschalten.
-
Der
Voraufladebetrieb und der Lesebetrieb veranlassen einen Stromfluss.
Während
des Voraufladebetriebs fließt
Strom von der positiven Potentialversorgung 109 durch den
PFET 103 und den NFET des Rückkopplungsinverters 106 zu
der Massepotentialversorgung 108. Der Stromfluss endet,
nachdem das Schmelzverbindungsspeicherglied in dem "high"-Zustand des Knotens 114 ausgelöst ist,
was den NFET des Rückkopplungsinverters 106 ausschaltet.
-
Während des
Lesebetriebs fließt
ein Strom von der positiven Stromversorgung durch den PFET des Rückkopplungsinverters 106,
den NFET 104 und das Schmelzverbindungselement 105 in
die Massestromversorgung 108. Wenn der Schmelzverbindungswiderstand
klein ist, wird das Speicherglied in den "low"-Zustand des internen
Knotens 114 auslösen
und der Stromfluss verschwindet. Ist der Schmelzverbindungswiderstand
dagegen groß,
kann das Speicherglied in dem "high"-Zustand bleiben
und ein konstanter Strom kann von der Stromversorgung durch den
oben behandelten Weg gezogen werden.
-
Wie
oben erklärt
worden ist, kann ein einzelner Halbleiterchip mehrere tausend Schmelzverbindungselemente
und die zugehörigen
Schmelzverbindungsspeicherglieder enthalten. Um die Schaltkreisfläche zu minimieren,
teilen sich diese Schmelzverbindungsspeicherglieder typischerweise
Steuersignale (101, 102) und Stromversorgungsleitungen (108, 109).
Somit werden die Speicherglieder gleichzeitig betrieben. Die obere
Hälfte
der 1 zeigt eine typische Anordnung von parallel verbundenen Schmelzverbindungsspeichergliedern,
der Summenstrom von allen Speichergliedern wird von den Stromversorgungsleitungen
gezogen. Die Stromversorgungsverbindungen besitzen einen Innenwiderstand 112 und 113,
der hervorgerufen wird durch den Widerstand von Leitbahnen, Kontaktlöchern, Bondpads,
usw. Deshalb tritt ein Spannungsabfall über den Stromversorgungsleitungen
auf, der zu einem verkleinerten positiven Versorgungspotential und
zu einem vergrößerten Masseversorgungspotential führt, sobald
das Schmelzverbindungsspeicherglied einen Strom zieht. Wenn die
Anzahl der parallel verbundenen Schmelzverbindungsspeicherglieder
groß ist,
kann der Spannungsabfall so groß sein,
dass der Voraufladebetrieb oder der Lesebetrieb nicht richtig ausgeführt werden.
Dies kann zu einer Missdeutung des Schmelzverbindungswertes führen, die
ihrerseits die Fehlfunktion des Chips hervorrufen kann.
-
Deshalb
besteht ein Bedürfnis
nach einem System und einem Verfahren für ein Schieberegister für einen
sequenziellen Schmelzverbindungsspeicherglied-Betrieb.
-
ZUSAMMENFASSUNG DER ERFINDUNG
-
Gemäß einer
Ausführungsform
der vorliegenden Erfindung wird eine sequenzielle Schmelzverbindungsspeicherglied-Vorrichtung
angegeben. Die sequenzielle Schmelzverbindungsspeicherglied-Vorrichtung (im Folgenden
Vorrichtung genannt) umfasst Schmelzverbindungsspeicherglieder, jedes
Schmelzverbindungsspeicherglied umfasst ein Datenspeicherelement
und eine schmelzbares Verbindungsglied. Die Vorrichtung umfasst
weiter ein Schieberegister, das Zeigerspeicherglieder umfasst, worin
jedes Zeigerspeicherglied an mindestens ein Schmelzverbindungsspeicherglied
angeschlossen ist, worin das Schieberegister einen sequenziellen Betrieb
der Vielzahl Schmelzverbindungsspeicherglieder steuert.
-
Der
Betrieb ist ein Lesebetrieb der Schmelzverbindungsspeicherglieder.
Der Betrieb ist ein Voraufladebetrieb der Schmelzverbindungsspeicherglieder.
Der Betrieb ist ein Voraufladebetrieb eines ersten Schmelzverbindungsspeichergliedes
und ein Lesebetrieb eines zweiten Schmelzverbindungsspeichergliedes.
-
Jedes
Zeigerspeicherglied enthält
einen Initialisierungsschaltkreis. Der Initialisierungsschaltkreis stellt
einen Zustand des Zeigerspeichergliedes ein.
-
Jedes
Zeigerspeicherglied steuert einen von einem Schmelzverbindungslesebetrieb,
einem Schmelzverbindungsspeicherglied-Voraufladebetrieb, sowie einem Schmelzverbindungslesebetrieb und
einem Schmelzverbindungsspeicherglied-Voraufladebetrieb.
-
Eine
Schmelzverbindung, die zu einem Schmelzverbindungsspeicherglied
gehört,
ist programmierbar, und worin jedes Zeigerspeicherglied einen Programmierbetrieb
gemäß einer
Bewertung des Schmelzverbindungsspeichergliedes steuert.
-
Jedes
Schmelzverbindungsspeicherglied ist an zwei zugehörige Zeigerspeicherglieder
angeschlossen, wobei jedes Zeigerspeicherglied ein Voraufladesteuersignal
umfasst, das an ein erstes Schmelzverbindungsspeicherglied angeschlossen ist,
und ein Lesebetriebsteuersignal, das an ein zweites Schmelzverbindungsspeicherglied
angeschlossen ist.
-
Die
Vorrichtung enthält
eine Initialisierungssignalverbindung zu jedem Zeigerspeicherglied.
-
Die
Vorrichtung enthält
weiterhin eine gemeinsame Stromversorgung, die an jede Schmelzverbindung
angeschlossen ist, ein Taktsignal, das an jedes Zeigerspeicherglied
angeschlossen ist, und (ein) Schiebesignale, die in Reihe zwischen
jedem Zeigerspeicherglied verbunden sind.
-
Die
Zeigerspeicherglieder verteilten einen Wert eines initialisierten
Zeigerspeichergliedes durch das Schieberegister abhängig von
einem Taktsignal.
-
Gemäß einer
Ausführungsform
der vorliegenden Erfindung enthält
eine sequenzielle Schmelzverbindungsspeicherglied-Vorrichtung ein Feld
aus Schmelzverbindungsspeichergliedern, worin jedes Schmelzverbindungsspeicherglied
ein Datenspeicherelement ist, und ein Schieberegister, das Betriebseingänge zu dem
Feld Schmelzverbindungsspeicherglieder umfasst, worin das Schieberegister einen
sequenziellen Betrieb der Schmelzverbindungsspeicherglieder steuert.
-
Der
Betrieb ist ein Lesebetrieb der Schmelzverbindungsspeicherglieder.
Der Betrieb ist ein Voraufladebetrieb der Schmelzverbindungsspeicherglieder.
Der Betrieb ist ein Voraufladebetrieb eines ersten Schmelzverbindungsspeichergliedes
und ein Lesebetrieb eines zweiten Schmelzverbindungsspeichergliedes.
-
Jede
Schmelzverbindungsspeicherglied-Vorrichtung enthält einen ersten Transistor,
der an ein Voraufladesignal angeschlossen ist und an eine Stromversorgung,
ein Speicherglied, das an ein Datensignal angeschlossen ist und
das einen zweiten Transistor enthält und das an den ersten Transistor
angeschlossen ist, worin der erste und zweite Transistor(en) das
Speicherglied voraufladen, und einen dritten Transistor, der das
Datensignal an eine Schmelzverbindung anschließt, worin ein Lesesignal und
ein Schmelzverbindungseinschaltsignal den dritten Transistor steuern
und einen Lesebetrieb der Schmelz verbindung. Die Vorrichtung enthält weiter einen
vierten Transistor, der das Datensignal an eine Stromversorgung
anschließt.
Die Vorrichtung enthält Transfergates,
die an das Datensignal angeschlossen sind, worin jedes Transfergate
an ein Taktsignal angeschlossen ist und ein zweites Speicherglied,
worin eine benachbarte sequenzielle Schmelzverbindungsspeicherglied-Vorrichtung
an einen Datenschiebeausgang des zweiten Speichergliedes angeschlossen
ist.
-
Gemäß einer
Ausführungsform
der vorliegenden Erfindung wird ein Verfahren zum sequenziellen
Schmelzverbindungsbetrieb angegeben. Das Verfahren umfasst Initialisieren
eines ersten Zeigerspeichergliedes auf ein erstes Potential, Initialisieren einer
Vielzahl zweiter Zeigerspeicherglieder auf ein zweites Potential,
und Voraufladen einer Vielzahl Schmelzverbindungsspeicherglieder,
die an die Vielzahl zweiter Zeigerspeicherglieder angeschlossen sind.
Das Verfahren umfasst außerdem
ein Verteilen eines Initialwertes des ersten Zeigerspeichergliedes durch
jedes der Vielzahl zweiter Zeigerspeicherglieder, und Aktivieren
eines Betriebs jedes Schmelzverbindungsspeichergliedes, wenn der
Initialwert verteilt wird.
-
KURZE BESCHREIBUNG
DER ZEICHNUNGEN
-
Bevorzugte
Ausführungsformen
der vorliegenden Erfindung werden unten mit Bezug auf die anliegenden
Zeichnungen genauer beschrieben:
-
1 ist
ein Plan eines Feldes aus Schmelzverbindungsspeichergliedern,
-
2 ist
ein Plan eines Feldes von Schmelzverbindungsspeichergliedern und
Zeigerspeichergliedern gemäß einer
Ausführungsform
der vorliegenden Erfindung,
-
3 ist
eine Darstellung einer Realisierung eines Schieberegisters gemäß einer
Ausführungsform
der vorliegenden Erfindung,
-
4 ist
eine Darstellung einer Realisierung eines Schieberegisters gemäß einer
Ausführungsform
der vorliegenden Erfindung,
-
5 ist
eine Darstellung einer Realisierung eines Schieberegisters gemäß einer
Ausführungsform
der vorliegenden Erfindung,
-
6 ist
ein Schaltplan eines Zeigerspeichergliedes gemäß einer Ausführungsform
der vorliegenden Erfindung, und
-
7 ist
ein Schaltplan eines Schmelzverbindungsspeichergliedes gemäß einer
Ausführungsform
der vorliegenden Erfindung.
-
DETAILLIERTE
BESCHREIBUNG VON BEVORZUGTEN AUSFÜHRUNGSFORMEN
-
Gemäß einer
Ausführungsform
der vorliegenden Erfindung zeigt 2 ein Blockdiagramm
auf oberster Ebene, worin eine Anzahl Schmelzverbindungsspeicherglieder 200 an
die gemeinsamen Stromversorgungsleitungen 208 und 209 angeschlossen
sind. Die Stromversorgungsverbindungen 210 und 211 besitzen
einen Innenwiderstand 212 und 213. Jedes Schmelzverbindungsspeicherglied 200 hat
ein gesondertes Eingangssignal 201, das den Voraufladebetrieb
steuert, und ein Eingangssignal 202, das den Lesebetrieb
steuert. Die Signale 201 und 202 werden nicht
zwischen allen Schmelzverbindungsspeichergliedern geteilt, sondern
werden statt dessen von einer anderen Gruppe Speicherglieder 214 erzeugt.
Für jedes
Schmelzverbindungsspeicherglied 200 existiert ein zweites
Speicherglied 214. In der in 2 gezeigten
Anordnung empfängt
ein Schmelzverbindungsspeicherglied das Lesesignal 202 von
einem der Speicherglieder 214 und das Voraufladesignal 201 von
einem anderen Speicherglied 214. Die Speicherglieder 214 teilen
ein gemeinsames Taktsignal 216 und ein gemeinsames Initialisiersignal 218.
Außerdem
sind sie durch Signale 215 zusammen verbunden, um ein Schieberegister
zu bilden. Die Speicherglieder 214, die im Folgenden als Zeigerspeicherglieder
bezeichnet werden, speichern einen Signalwert, der anzeigt, welches
Schmelzverbindungsspeicherglied voraufgeladen oder gelesen werden
soll.
-
3 zeigt
eine Betriebsart der 2. Hier wird jeweils eine Schmelzverbindung
gelesen. Bevor die Speicherglieder initialisiert werden, 300,
ist der Zustand der Speicherglieder unbekannt. Während eines Initialisierbetriebs 301 werden
die Schmelzverbindungsspeicherglieder gleichzeitig auf einen "high"- oder einen "low"-Zustand voraufgeladen.
Hier wird ein geteiltes gemeinsames Signal 201 angenommen.
Weiterhin werden die Zeigerspeicherglieder auf einen Zustand (hier
auf "0") initialisiert,
außer für das erste
Speicherglied des Schieberegisters 302, welches auf den
entgegengesetzten Zustand initialisiert ist (hier eine "1"). Dann wird das Taktsignal 216 der
Zeigerspeicherglieder in Betrieb genommen, das den Initialwert des
ersten Zeigerspeichergliedes durch das Schieberegister 303 verteilt.
Dieser Initialwert aktiviert den Lesebetrieb, z.B. 304,
eines Schmelzverbindungsspeichergliedes über Signal 202. Durch
das Verschieben eines Zeigersignalwertes wird jeweils eine Schmelzverbindung
gelesen. Deshalb ist der von der Stromversorgung gezogene Strom
minimal. Missdeutungen der Schmelzverbindungsspeicherglieder, die
durch Spannungsabfälle über den
Stromversorgungsleitungen veranlasst sind, können vermieden werden. Ein
sicheres Schmelzverbindungslesen wird ermöglicht, das die richtige Funktionalität des Halbleiterschaltkreises
sichert.
-
4 zeigt
eine zusätzliche
Betriebsart dieser Erfindung. Hier werden mehrere Schmelzverbindungen
gleichzeitig gelesen. Während
des Initialisierbetriebs 401 wird mehr als ein Zeigerspeicherglied
auf einen Wert eingestellt, der den Lesebetrieb ermöglicht.
Deshalb wird mehr als ein Zeigersignal durch das Schieberegister
verteilt. Jedes Zeigersignal ermöglicht
einen Schmelzverbindungslesebetrieb. Verglichen mit der Betriebsart
der 3 werden eine kleinere Anzahl Taktzyklen (oder
Schiebevorgänge)
benötigt,
um alle Schmelzverbindungen zu lesen. Zum Beispiel halbieren zwei
Zeigersignale an Stelle eines die Schmelzverbindungslesezeit. Die Initialisierart 401 kann
so angepasst werden, dass die Anzahl der Schmelzverbindungen, die
gleichzeitig gelesen werden, an die Parameter des Schmelzverbindungselementes,
des Schmelzverbindungsspeichergliedes und der Stromversorgungsleitungen angeglichen
werden kann.
-
Bezugnehmend
auf 5 wird eine andere Ausführungsform der vorliegenden
Erfindung dargestellt, die zeigt, dass Zeigerspeicherglieder verwendet
werden können,
um den Lesebetrieb und den Voraufladebetrieb zu steuern. Der Schmelzverbindungslesebetrieb
braucht eine erfolgreiche vorausgehende Schmelzverbindungsspeicherglied-Voraufladung.
Das Zeigersignal, das durch das Schieberegister durchgeht, triggert
den Voraufladebetrieb eines Schmelzverbindungsspeichergliedes und
den Lesebetrieb eines anderen Schmelzverbindungsspeichergliedes.
Dies minimiert den Strom, der während
des Voraufladebetriebes gezogen wird, weil nur jeweils ein Schmelzverbindungsspeicherglied
voraufgeladen wird zusätzlich
zu dem Lesebetrieb eines anderen Schmelzverbindungsspeichergliedes.
Deshalb können
Missdeutungen vermieden werden, die durch falsches Voraufladen veranlasst
sind.
-
6 zeigt
ein Beispiel einer Zeigerspeichergliedrealisierung gemäß einer
Ausführungsform der
vorliegenden Erfindung. Zwei Speichergliedgruppen 201 und 202 und
Transmissionsgates 203 und 204 können von
jedem von dem Taktsignal 216 CLK und seinem inversen Wert
CLKn angesteuert werden. Das Schiebeeingangssignal 215 ist
als FRSHIN (Fuse Row Shift In) gezeigt, und das Schiebeausgangssignal 215 ist
als FRSHOUT (Fuse Row Shift Out) gezeigt. Das Signal DATA 205 wird
an die Schmelzverbindungsspeicherglieder als ein Voraufladesignal
oder ein Lesesignal angelegt. Transistoren 206 und 207 initialisieren
die Zeigerspeicherglieder auf einen "low"-Zustand
an dem Signal DATA. Diese Initialisierung wird dadurch ermöglicht,
dass das Eingangssignal FPNTSET (Fuse Pointer Set) 218 auf "high" gebracht wird.
-
7 zeigt
ein Schmelzverbindungsspeicherglied, wo das Schmelzverbindungslesesignal 202 von
dem Zeigerspeicherglied den Lesetransistor 704 und einen
FET 719 steuert, der verwendet werden kann, um eine elektrische
Schmelzverbindung 705 zu programmieren (z.B. durchtrennen).
Das Speicherglied 716 enthält Transistoren 707, 708 und 709 sowie
den Inverter 710. Transistoren 703 und 708 können verwendet
werden, um das Speicherglied 716 voraufzuladen. Signal 201 gibt
eine Voraufladebetrieb an, z.B. durch Angabe "0",
und kann den Transistor 703 einschalten, womit das Signal
DATA an eine Stromversorgung angelegt wird. Gleichzeitig kann der
Transistor 708 ausgeschaltet werden. Folglich nimmt das
Signal DATA des Speichergliedes 716 das Voraufladepotential
an, z.B. die positive Stromversorgung. Transistor 704 legt
das Speicherglied 716 an die Schmelzverbindung 705 an.
Mit geeigneten Zuständen
der Signale 202 und FPUN (Fuse Power Up nFET), beispielsweise
sind beide Signale "1", kann der Transistor 704 eingeschaltet
werden, so dass der Schmelzverbindungslesebetrieb ermöglicht wird.
-
7 zeigt
auch ein Eingangssignal FFSHIN (Fuse Fuse Shift In), ein Ausgangssignal
FFSHOUT (Fuse Fuse Shift Out) und ein in einer Testart verwendetes
Signal TMEFBLOW (Test Mode e-Fuse Blow).
Das TMEFBLOW-Signal kann an den Transistor 719 als ein
BLOW-Signal angelegt werden, um die Schmelzverbindung 705 zu
durchtrennen.
-
Zusätzlich ist
ein Transistor 706 gezeigt, der während des Schmelzverbindungslesebetriebs
das Signal DATA an eine Stromversorgung, z.B. die positive Stromversorgung
anlegt. Transfergates 711 und 712 und ein Speicherglied 715 sind
gezeigt, die zwischen FFSHIN und FFSHOUT derart angeschlossen sind,
dass ein Schieberegister aufgebaut werden kann, das Schmelzverbindungsspeicherglieder
gemäß 7 umfasst.
Nachdem Ausführungsbeispiele für Schieberegister
für sequenziellen
Schmelzverbindungsspeicherglied-Betrieb beschrieben worden sind,
wird angemerkt, dass Modifizierungen und Änderungen durch den Fachmann
im Lichte der oben angegebenen Lehren gemacht werden können. Es ist
deshalb klar, dass in den speziellen Ausführungsformen der offenbarten
Erfindung Änderungen
gemacht werden können,
die innerhalb des Schutzbereiches und der Idee der Erfindung liegen,
wie sie durch die angefügten
Ansprüche
definiert wird. Nachdem somit die Erfindung mit den Details und
der Genauigkeit beschrieben worden ist, die von den Patentgesetzen
gefordert wird, wird das, was beansprucht und gewünscht wird,
dass es durch Patente geschützt
ist, in den angefügten
Patentansprüchen angegeben.