DE2338251A1 - Verfahren zur herstellung von schaltkreisanordnungen aus integrierten schaltkreisen - Google Patents

Verfahren zur herstellung von schaltkreisanordnungen aus integrierten schaltkreisen

Info

Publication number
DE2338251A1
DE2338251A1 DE19732338251 DE2338251A DE2338251A1 DE 2338251 A1 DE2338251 A1 DE 2338251A1 DE 19732338251 DE19732338251 DE 19732338251 DE 2338251 A DE2338251 A DE 2338251A DE 2338251 A1 DE2338251 A1 DE 2338251A1
Authority
DE
Germany
Prior art keywords
field
programming
circuit
array
testing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19732338251
Other languages
English (en)
Inventor
Robert C Cook
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Centre de Recherche Industrielle du Quebec CRIQ
Original Assignee
Centre de Recherche Industrielle du Quebec CRIQ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Centre de Recherche Industrielle du Quebec CRIQ filed Critical Centre de Recherche Industrielle du Quebec CRIQ
Publication of DE2338251A1 publication Critical patent/DE2338251A1/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/006—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation at wafer scale level, i.e. wafer scale integration [WSI]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/26—Accessing multiple arrays
    • G11C29/28—Dependent multiple arrays, e.g. multi-bit arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49004—Electrical device making including measuring or testing of device or component part

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Description

Dr. Ing. Waiter Abitz
Dr. Dieter F. Morf
Dr. Hans-A. Brauns
8 München βί>, Pianzenauarstr. 28
27. Juli 1973 CRIQ 2-T
CENTRE DE RECHERCHE INDUSTRIELLE DU QUEBEC
555 boul. Henri IV
Ste-Foy, P.Q.
Kanada
Verfahren zur Herstellung von Schaltkreisanordnungen aus integrierten Schaltkreisen
Die Erfindung betrifft ein Verfahren zur Herstellung einer integrierte Schaltkreise aufweisenden Anordnung und insbesondere ein Verfahren zur Herstellung eines Speiehersystems in Computern oder anderen digitalen Geräten.
Der Fachwelt sind die Vorteile bekannt, die sich daraus ergeben, dass man in der Lage ist, die herkömmlichen Chip-Packungsverfahren zur Herstellung von MSI (medium scale integration)- oder LSI (large scale integration)-Schaltkreissystemen zu umgehen. Es ist vorgeschlagen worden, anstatt die fehlerhaften Chips aus einem IC (integrated circuit)-Substrat oder -Plättchen zu entfernen, zur Herstellung eines monolithischen Systems die Stellen der funktionsfähigen Chips durch kleine elektronische Sonden festzustellen, die jeden Schaltkreis testen. Wenn jeder funktionsfähige Schaltkreis lokalisiert und ge-
30988S/1123
testet ist, wird seine genaue Stelle auf dem Plättchen durch einen Computer gespeichert. Wenn die Position aller funktionsfähigen Schaltkreise einmal gespeichert ist, entwirft der Computer das Verdrahtungsmuster, das alle funktionsfähigen Schaltkreise miteinander verbindet. Gleichzeitig gibt der Computer die Daten zur Erzeugung der Photomaske aus, die die funktionsfähigen Schaltkreise verbindet. Dieses Verfahren hat sich jedoch als unwirtschaftlich herausgestellt, erstens infolge der Anlaufkosten des verwendeten Computers und der Software. Aueserdem muss für jedes Plättchen eine eigene Photowiderstandsraaske erzeugt werden, die als ein Hauptkostenfaktor betrachtet wird. Auch sind die Verbindungsmuster ziemlich komplex und Photomaskenfehler verursachen leicht offene oder kurzgeschlossene Metalleitungen, die zum Ausschluss des Plattchens führen.
Das bisher verwendete herkömmliche Verfahren bestand darin, dass nach der Prüfung aller Chips auf dem Plättchen eine Diamantnadel Linien um jeden Schaltkreischip ritzt und ein Vakuumstift unter Zurücklassung des Ausschusses die funktionsfähigen Schaltkreischips aufgreift, und dass anschliessend feine Golddrähte an den Miniaturschaltkreisen befestigt werden, die dann paketiert und auf den Karten für die gedruckten Schaltungen befestigt werden. Die Nachteile dieses Verfahrens sind ebenfalls bekannt und bestehen darin, dass grossflächige Chips verwendet werden müssen, um die Handhabung und das Paketieren so weit wie möglich zu verringern, und dass der Einbau der Chips in die IC-Pakete und der IC-Pakete in die gedruckten Schaltungen viele Verfahrensschritte erfordert. Darüberhinaus werden Speicherchips und Logikchips in getrennte Pakete eingebaut. Eine spezielle Organisation für die Herstellung von Speichern mit wahlfreiem Zugriff (RAM - random access memory) und Pestwertspeieher (ROM - read only memory) ermöglicht maximale Ausnutzung der Plättchen.
CRIQ 2-T
Im Gegensatz zu einem Serienspeicher muss jedoch ein RAM- oder ROM-Chip seine eigene, spezifische binäre Adresse erkennen. Ein Verfahren der Implenentierung eines Plättchens in ein RAM besteht darin, das Plättchen mit redundanten Chips zu versehen. Für jede spezifische Chip-Adresse ist eine Anzahl von Chips vorhanden und zur Herstellung eines funktionsfähigen Systems muss wenigstens ein Chips aus dieser Anzahl funktionsfähig sein. Damit die Wahrscheinlichkeit dafür, dass für jede Adresse wenigstens ein funktionsfähiger Chip vorhanden ist, möglichst gross ist, werden die verschiedenen Chips in getrennten Abschnitten des Plättchens angeordnet. Das Ergebnis ist, dass für einige Adressen eine gegebene Anzahl von Chips anspricht und für andere Adressen eine andere Anzahl von Chips. Vom Standpunkt der Herstellung aus ist dieses Verfahren aus zwei Gründen nicht optimal; erstens spricht in den meisten Fällen mehr als ein Chip auf eine gegebene Adresse an, was zu einer Verschwendung wertvoller Plattchenflache führt, und zweitens gibt es einige Fälle, in denen für eine bestimmte Adresse kein funktionsfähiges Chip zum Ansprechen vorhanden ist, was zum Ausschuss des Plättchens führt.
Ein Vorteil der vorliegenden Erfindung besteht darin, dass ein Verfahren zur Herstellung einer aus integrierten Schaltkreisen aufgebauten Vorrichtung zur Verfügung gestellt wird, bei dem alle funktionsfähigen Chips auf dem Plättchen verwendet werden.
Ein weiterer Vorteil dieser Erfindung besteht darin, dass ein Verfahren zur Herstellung einer aus integrierten Schaltkreisen aufgebauten Vorrichtung zur Verfügung gestellt wird, das auf Serienspeicher, Speicher mit wahlfreiem Zugriff und Festwertspeicher angewendet werden kann.
309886/1123
CRIQ 2-T
Ein Vorteil der vorliegenden Erfindung besteht auch in der Möglichkeit der Herstellung sehr preiswerter Speichersysteme.
Ein weiterer Vorteil der vorliegenden Erfindung besteht in einem Verfahren zum Auswählen der funktionsfähigen Chips und Ausscheiden der fehlerhaften Chips, ohne dass ein kompliziertes, computergesteuertes Testsystem oder spezielles Fachpersonal notwendig ist.
Darüberhinaus besteht ein Vorteil der vorliegenden Erfindung darin, dass ein Verfahren zur Verfügung gestellt wird, an dessen Beginn identische, unabhängige Schaltkreisfelder stehen und das dazu führt, dass alle Felder auf unterschiedliche elektrische Eingangssignale ansprechen.
Die vorliegende Erfindung betrifft daher ein Verfahren zur Herstellung einer aus integrierten Schaltkreisen aufgebauten Vorrichtung und enthält folgende Verfahrensschritte: (a) Bereitstellung einer Mehrzahl identischer, unabhängiger, auf einem Substrat angeordneter Schaltkreisfelder, wobei jedes Feld einen identischen, programmierbaren Abschnitt und Systemanschlüsse enthält; (b) Programmieren des programmierbaren Abschnitts eines ersten Schaltkreisfeldes unter Ansprechen auf einen gegebenen Satz elektrischer Impulse; (c) Testen des ersten Feldes im Hinblick auf die elektrische Funktionsfähigkeit, um anschliessend (i) mit dem Programmieren und Testen des programmierbaren Abschnitts eines zweiten Schaltkreisfeldes fortzufahren, wenn das erste Feld funktionsfähig ist, wobei ein zweiter gegebener Satz elektrischer Impulse verwendet wird, oder, (ii) wenn das Feld fehlerhaft ist, mit dem Programmieren und Testen des programmierbaren Abschnitts eines zweiten Schaltkreisfeldes
_H_ '30988fi/11?.1
fortzufahren, wobei der erste gegebene Satz elektrischer Impulse verwendet wird; (d) Wiederholen der obigen Programmier- und Testschritte für die restlichen Schaltkreisfelder, wobei verschiedene Sätze elektrischer Impulse verwendet werden, und (e) Herstellen einer Verbindung der Systemanschlüsse der Schaltkreisfelder.
In einer Ausführungsform der Erfindung wird die Verbindung zwischen einem fehlerhaften Feld und seinen Systemanschlüssen unterbrochen, bevor mit dem Programmieren und Testen des nächsten Feldes fortgefahren wird.
Eine weitere Möglichkeit des Verfahrens besteht darin, dass die Position eines fehlerhaften Feldes beim Erkennen gespeichert wird und das Programmieren und Testen des nächsten Feldes durchgeführt wird und in dieser Weise fortgefahren wird, wobei alle fehlerhaften Felder von dem Systemanschluss abgetrennt werden, nachdem alle Chips programmiert und getestet wurden.
Weitere Vorteile der vorliegenden Erfindung ergeben sich aus der Beschreibung, vor allem in Verbindung mit den beiliegenden Zeichnungen. Es zeigen:
Fig. 1 in einer Gesamtansicht einen grossen Anschnitt aus einem Plättchen unter Darstellung einer Reihe miteinander verbundener Felder,
Fig. 2 in einer vergrösserten Detailansicht einen erfindungsgemässen Feldschaltkreis,
Fig. 3 in einer vergrösserten Detailansicht die Feldauswahl-Logik mit ihren zugeordneten Anschlüssen des Adressierungsabschnittes eines Feldes,
309886/1123
Fig. 4 in einem Blockschaltbild zwei benachbarte Felder, wobei ein Feld als fehlerhaft betrachtet wird und geöffnete Zuleitungen besitzt, während das andere Feld als funktionsfähig betrachtet wird,
Fig. 5 eine schematische Darstellung der Verbindung der Zuleitungen benachbarter Felder, und
Fig. 6 ein zweites Metallisations-Verfahren.
Die Erfindung wird in Verbindung mit einer bevorzugten Ausführungsform beschrieben, wobei die Schaltkreise entsprechend der LSI-Technik hergestellt sind und von monolithischer Bauart sind. Die Gesamtansicht von Fig. 1 ist daher ein grosser Ausschnitt eines Plättchens oder Substrats aus Silicon, auf dem eine Mehrzahl von Feldern (Chips oder Clusters) hergestellt sind, die von 1 bis 30 durchnumeriert sind. Die Herstellungsverfahren für integrierte Schaltkreise sind bekannt und werden daher nicht beschrieben. Für die vorliegende Erfindung ist es jedoch wesentlich, dass die Schaltung eines jeden Feldes identisch mit der von allen anderen Feldern ist. Jedes Feld e.nthält einen Speicherbereich 40, einen Adressierungsbereich 42 und weitere notwendige Schaltungen, wie z. B. den Abtastimpulseingang, den Lese/Schreibe-Eingang und die Datenschnittstelle -, wie es durch Blöcke 44, 46 und 48 in Fig. 2 dargestellt ist. Eine Reihe von Eingangsanschlüssen ist mit den entsprechenden Blöcken jedes Chips verbunden.
Gemäss der vorliegenden Erfindung besteht der erste Verfahrensschritt darin, das ganze Substrat in eine Reihe unabhängiger und identischer Schaltkreisfelder zu unterteilen, wobei jedes Feld einen identischen Unter-Schaltkreis oder Adressierungsbereich enthält. Die Felder,
309886/1123
CRIQ 2-T *- ^
die in sich abgeschlossene, integrierte Schaltkreise darstellen, arbeiten daher unabhängig von den anderen Feldern auf dem Substrat. Die Verwendung redundanter Schaltkreise oder Schaltkreiselemente wird dadurch vermieden und die vorliegende Erfindung ist unabhängig von der Herstellungsausbeute.
Das neuheitliche Merkmal der vorliegenden Erfindung besteht darin, dass der Adressierungsbereich des Feldes programmierbar ist, um auf einen vorgegebenen Satz elektrischer Impulse anzusprechen. Der Adressbereich wird in der Weise programmiert, dass er eine spezifische Adresse während des normalen Plättchenabtastschrittes erkennt. Dies wird z. B. durch die Verwendung von Schmelzverbindungen und exklusiven ODER-Gatter, die einen Teil der in Fig. 3 gezeigten Feldauswahllogik darstellen, erreicht. Wenn der Adressierungsbereich einmal programmiert ist, werden die Adressierungseingangssignale an die mit N+l bis N+M bezeichneten Anschlüsse gelegt. Der Fachwelt sind dabei neben dem Schmelzen weitere Verfahren zum Programmieren des Adressierungsbereichs eines Feldes bekannt, z. B. Ausbrennen mittels eines Laserstrahls, Durchtrennen mittels eines Schleifwerkzeuges usw. Die Logikschaltung mit ihren zugeordneten SchmeIzverbindungen ermöglicht es, dass das Ausgangssignal auf einen bestimmten Satz von Eingangssignalen anspricht, wobei die Eingangssignale z. B. l6 verschiedene Kombinationen besitzen können. Wenn vier Eingangssignale z. B. vorhanden sind, bell
stehen 2 oder sechszehn Kombinationen. Mehr oder weniger Eingangssignale können verwendet werden, um die Anzahl ' der entsprechenden Kombinationen zu erhöhen oder zu verringern.
Die Schmelzverbindungen ermöglichen es, dass das Logikfeld nur auf eine einzige Kombination der Eingangswerte an-
3 0S88B/112 3
CRIQ 2-T
spricht. Wenn ζ. B. +V einer logischen 1 und das Erdungssymbol einer logischen 0 entspricht, verursacht das öffnen aller dem Spannungswert +V zugeordneten Schmelzverbindungen, dass die Eingänge A+l bis A+B fortwährend einer logischen 0 entsprechen. Dies entspricht der Programmierung des Logikfeldes in der Weise, dass es nur anspricht, wenn die Eingangssignale N+l bis N+M ebenfalls einer logischen 0 entsprechen. Wenn das Eingangssignal A+l nicht dem Eingangssignal N+l entspricht, das Eingangssignal A+2 nicht dem Eingangssignal N+2, usw., bleibt das Ausgangssignal eine logische 0 (kein Ansprechen). Wenn die entsprechenden Eingangssignale einander gleich sind, wird das Ausgangssignal eine logische 1 (Ansprechen). Die Schmelzverbindungen ermöglichen es, dass ein Eingangssignal des exklusiven ODER-Gatters (nicht gezeigt) permanent festgelegt ist. Die sich ergebende Folge von logischen 1 und 0 stellt eine Adresse oder ein einziges bestimmtes Eingangsmuster dar. Wenn die anderen Eingänge des exklusiven ODER-Gatters genau übereinstimmen, ändert das Ausgangssignal seinen Zustand von einer logischen 0 zu einer logischen 1, wodurch es anzeigt, dass die beiden Eingangssignale eines jeden exklusiven ODER-Gatters übereinstimmen. Das Logikfeld stellt daher einen Universal-Komparator dar, der in der Weise programmiert werden kann, dass er nur auf eine bestimmte Kombination von Eingangssignalen anspricht.
Für die vorliegende Erfindung wird diese Eigenschaft verwendet, um es zu ermöglichen, dass identische Felder von logischen ODER-Speichern auf einem Plättchen allein durch Verwendung der Schmelzverbindungen und Logikkombination von Fig. 3 für jedes Feld ausgewählt werden. Bei dem angeführten Beispiel können sechzehn identische Felder durch ein Vier-Bit-Eingangsmuster in bestimmter Weise definiert oder ausgewählt werden. Ein einziges der sechr
3 0 fl £ 3 G / 1 1 ? 3
CRiQ 2-τ 233b-Zh ι
zehn Felder kann für irgendeine Aufgabe ohne Beeinträchtigung der anderen fünfzehn Felder ausgewählt werden. Wenn N exklusive ODER-Gatter in der Auswahllogik verwendet wer-
den, dann kann 2 -Feldern ein bestimmtes Kennzeichen gegeben werden.
Obwohl die Erfindung bisher in Verbindung mit einem exklusiven ODER-Gatter beschrieben wurde, kann selbstverständlich auch ein Äquivalenzgatter (ein invertierendes exklusives ODER-Gatter) und ein NAND-Gatter anstelle des NOR-Gatters verwendet werden. In diesem Fall ist das Ausgangssignal eine logische 0, wenn Eingangsgleichheit vorliegt, d.h. wenn jeweils die beiden Eingangssignale einander gleich sind. Dies ist der in Fig. 3 gezeigten Schaltung gleichwertig.
Zusätzlich zu den erwähnten bestehen weitere Schaltungsmöglichkeiten zur Durchführung der Programmierung.
Die Verwendung schmelzbarer Leitungen in Verbindung mit Logik-Komparatoren, um ansonsten identischen Feldern eines logischen ODER-Speichers auf einem Halbleiter eine bestimmte Identität zu verleihen, ist neuartig. Diese Schaltungstechnik beseitigt auch die Notwendigkeit einer Positionsoder zweidimensionalen Redundanz von Logik-Feldern, um sicherzustellen, dass zur Erreichung einer gewünschten Funktion des Plattchens genügend funktionsfähige Felder vorhanden sind. Dieses Verfahren ist daher wirkungsvoll und ermöglicht die wirtschaftliche Herstellung von Halbleiter-Plättchen-Systemen oder -Funktionen.
Bei der Verwendung von exklusiven ODER-Gattern und NAND-Gattern als Komparator wird das Ausgangssignal (normalerweise eine logische 1) eine logische 0, wenn das Einer-Komplement des programmierten Musters an den Eingangs-
" 9 " 309886/1123
leitungen anliegt.. Dies tritt auf, wenn die beiden Eingänge der exklusiven ODER-Gatter nicht übereinstimmen. Ein Vergleich der Komplemente kann auch durch Verwendung eines Äquivalenz-Gatters und eines NOR-Gatters erreicht werden. Wenn die Eingangssignale das Einer-Komplement des Programmusters darstellen, wird das Ausgangssignal, das normalerweise eine logische O ist, eine logische 1. Ein Satz logischer Signale ist dabei wieder dem anderen gleichwertig.
Der ausgewählte Zustand kann daher so definiert werden, dass die Eingangssignale dem programmierten Zustand oder dessen Umkehrung entsprechen. Im allgemeinen kann für jeden der 2 möglichen Programmzustände nur ein Satz von Eingangsbedingungen definiert werden, der eine Änderung des Ausgangssignals verursacht. Das programmierte Muster kann in einzigartiger Weise mit einem völlig verschiedenen Eingangsmuster verglichen werden. Im einfachsten Fall sind beide Muster einander gleich; im allgemeinen Fall sind sie nicht notwendig einander gleich. Für jedes programmierte Muster besteht in jedem Fall nur eine Eingangskombination, auf die die Logik anspricht.
Wenn der programmierbare Abschnitt eines ersten Schaltungsfeldes einmal programmiert ist, wird er getestet. Wenn das Feld funktionsfähig ist, dann wird der programmierbare Ab-' schnitt des nächsten Feldes unter Verwendung einer abweichenden Adresse für dieses Feld programmiert. Wenn jedoch das Resultat des Tests des ersten Feldes anzeigt, dass das Feld fehlerhaft ist, werden alle Verknüpfungen zwischen dem Feld und den Systemanschlüssen geöffnet. Das Verfahren zum öffnen der elektrischen Verbindungen kann ein herkömmliches Hilfsmittel, wie z. B. Schmelzen, Laserstrahl usw., beinhalten. Es wird dann das folgende Feld programmiert; in diesem Fall wird es jedoch mit der gleichen Adresse programmiert, die sur Programmierung des vorausgehenden, fehlerhaften Feldes verwendet wurde.
309886/1123
- 10 -
CRIQ 2-T
Die oben beschriebenen Tests werden dann für alle Felder auf dem Plättchen wiederholt.
Eine Variante des oben beschriebenen Verfahrens besteht darin, dass die Positionen aller fehlerhaften Felder beim Erkennen gespeichert werden und die fehlerhaften Felder erst abgetrennt werden, nachdem alle Felder programmiert und getestet worden sind.
Fig. 4 zeigt zwei Felder aufeinanderfolgender Reihenfolge, von denen das eine als funktionsfähig und das andere als fehlerhaft betrachtet wird. Ein leitendes Material 60 wird in der Weise angeordnet, dass es alle durch die Vielfachleitung 62 dargestellten Systemanschlüsse miteinander verbindet. Fig. 5 zeigt ein weiteres Verfahren zur Verbindung der Leitungen des Feldes, das in der Bildung einer zweiten Metallisation zur Erhöhung der Herstellungsausbeute besteht.
Das Plättchen wird dann auf einer Packung angeordnet, und eine übliche Verdrahtung kann zum Anschluss an Aussenleitungen verwendet werden. Der Einbau kann mit Hilfe von leitendem Silber- oder Goldepoxyharz durchgeführt werden, wobei jedoch auch andere Verfahren verwendet werden können.
Das oben beschriebene System kann auf jede Halbleiter-Planartechnik angewendet werden, wie z. B. CMOS, PMOS, NMOS, Silicon-Gatter, bipolare Gatter, CCD, usw. Nahezu jedes Metall, sogar Aluminium, kann für die Schmelzverbindungen verwendet werden. Tantal wird jedoch bevorzugt, da es bei Erhitzung infolge Stromflusses statt zu verdampfen lediglich oxidiert, um ein Nicht-Leiter zu werden.
- 11 -
Eine spezielle Organisation der Herstellung von Speichern mit wahlfreiem Zugriff (RAM) oder von Pestwertspeichern (ROM) ermöglicht eine maximale Ausnutzung der Plättchen. Im Gegensatz zu einem Serienspeicher, muss ein RAM- oder ROM-Chip seine eigene spezifische Binär-Adresse erkennen. Bei einer üblichen RAM-Grösse von 4096 Bit, wobei jedes Chip 128 Bit enthält, sind 5 Chip-Auswahleingänge vorhanden, um ein Chip aus 32 zu identifizieren. Bei Verwendung von CMOS erfordert jedes exklusive ODER-Gatter nur zehn Transistoren und jede statische Speicherzelle enthält sechs Transistoren. Für ein 128-Bit-Chip sind auf diese Weise 768 Speichertransistoren vorhanden und nur 50 Chip-DecGdierungstransistoren. Die Chip-Decodierung trägt daher nur sehr wenig zur Chipfläche bei. Das Adressierungsschema macht also einen grossen Teil der periphären Logik überflüssig, die für herkömmliche integrierte RAM-Schaltkreise notwendig ist.
Die Abtastfolge ist für die Herstellung eines erfindungsgemässen RAM-Plättchens ziemlich einfach. Es werden daher nur 15 Sonden benötigt, wobei eine ganz gewöhnliche Sonde verwendet werden kann. Die Abtastung vollzieht sich in folgenden Schritten: (a) alle Abtastköpfe befinden sich im Kontakt mit den Chipanschlüssen und die entsprechenden Schmelzverbindungen werden zur Programmierung der Chips durchgeschmolzen, (b) das Chip wird auf bekannte Weise getestet, (c) wenn es funktionsfähig ist, bewegen sich die Abtastköpfe zum nächsten Chip, das mit einer abweichenden Adresse programmiert wird, oder (d) wenn es fehlerhaft ist, werden die Eingangs-, Ausgangs- und Versorgungsverbindungen geöffnet und die Abtastköpfe bewegen sich su dem nächsten Chip3 das mit derselben Adresse programmiert wird. Zur Erleichterung der Chip-
- 12 -
309886/ 1 1
ft
programmierung kann eine sehr einfache Steuerschaltung verwendet werden. Ein Prüfsignal, das einem fehlerhaften Chip entspricht, veranlasst dabei die Steuerschaltung auf derselben Adresse stehen zu bleiben. Ein Signal, das einem funktionsfähigen Chip entspricht, veranlasst die Steuerschaltung zur nächsten Adresse überzugehen.
Aus der oben erwähnten Anwendung der vorliegenden Erfindung zur Herstellung von Serienspeichern, Speichern mit wahlfreiem Zugriff und Festwertspeichern ergibt sich, dass das erfindungsgemasse Verfahren sowohl einfach angewendet werden kann als auch wirtschaftlich-ist. In diesen Fällen entsprechen die Chips einander und sind funktionell identisch. In einigen Fällen ist es jedoch wirtschaftlich, ein komplexeres Plättchensystem zu bilden, das sowohl Speicher- als auch periphäre Logik enthält. Das Plättchen wird in Abschnitte mit identischen Speicherchips und redundanten Logikchips aufgeteilt.
Die Erfindung wurde in Verbindung mit einem speziellen Ausführungsbeispiel beschrieben, ist jedoch nicht darauf beschränkt. Vielmehr sind weitere Abänderungen im Rahmen der Ansprüche möglich.
- 13 -
309886/112 3

Claims (6)

CRIQ 2-T 27. Juli 1973338251 /ν Patentansprüche
1. Verfahren zur Herstellung einer aus integrierten Schaltkreisen bestehenden Anordnung, dadurch gekennzeichnet, dass
(a) eine Mehrzahl identischer, unabhängiger und auf einem Substrat angeordneter Schaltkreisfelder bereitgestellt wird, wobei jedes Feld einen programmierbaren Abschnitt und Systemanschlüsse enthälta
(b) der programmierbare Abschnitt eines ersten Schaltkreisfeldes in der Weise programmiert wird, dass er auf einen vorgegebenen Satz elektrischer Impulse anspricht,
(c) dieses erste Feld getestet wird und anschliessend (i) das Programmieren und Testen des programmierbaren Abschnitts eines zweiten Schaltkreisfeldes fortgesetzt wird, wobei ein zweiter vorgegebener Satz von elektrischen Impulsen verwendet wird, wenn das erste Feld funktionsfähig ist, oder (ii) das Programmieren und Testen des programmierbaren Abschnittes eines zweiten Schaltkreisfeldes fortgesetzt wird, wobei der erste vorgegebene Satz elektrischer Impulse verwendet wird, wenn das erste Feld nicht funktionsfähig ist,
(d) die obigen Programmier- und Testschritte für die verbleibenden Schaltkreisfelder wiederholt werden, wobei ein abweichender Satz elektrischer Impulse verwendet wird, und
(e) eine Verbindung der Systemanschlüsse mit den Schaltkreisfeldern hergestellt wird.
3/1123
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Verbindung zwischen einem fehlerhaften Feld und dessen Systemanschlüssen geöffnet wird, bevor das Programmieren und Testen des nächsten Feldes fortgesetzt wird.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Verbindung zwischen einem fehlerhaften Feld und dessen zugeordneten Systemanschlüssen geöffnet wird, nachdem alle Chips programmiert und getestet worden sind.
1J. Verfahren nach Anspruch 3, dadurch gekennzeichnet, dass die Position eines fehlerhaften Feldes gespeichert wird,
5. Verfahren nach Anspruch 1, gekennzeichnet durch eine erste Metallisation zur Verbindung aller zugeordneten Systemanschlüsse jedes Feldes.
6. Verfahren nach Anspruch 5» gekennzeichnet durch eine zweite Meta-llisation, um dadurch die Ausbeute zu erhöhen.
- 15 -
309886/1
DE19732338251 1972-07-28 1973-07-27 Verfahren zur herstellung von schaltkreisanordnungen aus integrierten schaltkreisen Pending DE2338251A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CA148,232A CA948705A (en) 1972-07-28 1972-07-28 Method for making an integrated circuit apparatus

Publications (1)

Publication Number Publication Date
DE2338251A1 true DE2338251A1 (de) 1974-02-07

Family

ID=4093989

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19732338251 Pending DE2338251A1 (de) 1972-07-28 1973-07-27 Verfahren zur herstellung von schaltkreisanordnungen aus integrierten schaltkreisen

Country Status (15)

Country Link
US (1) US3810301A (de)
JP (1) JPS506294A (de)
AU (1) AU5811273A (de)
BE (1) BE802822A (de)
BR (1) BR7305732D0 (de)
CA (1) CA948705A (de)
DD (1) DD105688A5 (de)
DE (1) DE2338251A1 (de)
ES (1) ES417338A1 (de)
FR (1) FR2195070A1 (de)
GB (1) GB1436004A (de)
IL (1) IL42844A (de)
IN (1) IN137750B (de)
IT (1) IT997484B (de)
NL (1) NL7310280A (de)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4038648A (en) * 1974-06-03 1977-07-26 Chesley Gilman D Self-configurable circuit structure for achieving wafer scale integration
JPS5528160B2 (de) * 1974-12-16 1980-07-25
US3969670A (en) * 1975-06-30 1976-07-13 International Business Machines Corporation Electron beam testing of integrated circuits
US4007452A (en) * 1975-07-28 1977-02-08 Intel Corporation Wafer scale integration system
US4081898A (en) * 1976-04-19 1978-04-04 Texas Instruments Incorporated Method of manufacturing an electronic calculator utilizing a flexible carrier
US4118858A (en) * 1976-04-19 1978-10-10 Texas Instruments Incorporated Method of making an electronic calculator
JPS5735342A (en) * 1980-08-13 1982-02-25 Hitachi Ltd Manufacturing method of large scale integrated circuit
DE3122984A1 (de) * 1981-06-10 1983-01-27 Siemens AG, 1000 Berlin und 8000 München Verfahren zur kennzeichnung von halbleiterchips und kennzeichenbarer helbleiterchip
US4601019B1 (en) * 1983-08-31 1997-09-30 Texas Instruments Inc Memory with redundancy
US4703436A (en) * 1984-02-01 1987-10-27 Inova Microelectronics Corporation Wafer level integration technique
JPH084110B2 (ja) * 1985-03-30 1996-01-17 株式会社日立製作所 半導体装置及びその製造方法
US4719411A (en) * 1985-05-13 1988-01-12 California Institute Of Technology Addressable test matrix for measuring analog transfer characteristics of test elements used for integrated process control and device evaluation
EP0240864A3 (de) * 1986-04-03 1989-05-24 Hewlett-Packard Company Hochausbeute-Halbleiterspeichergeräte
US4816422A (en) * 1986-12-29 1989-03-28 General Electric Company Fabrication of large power semiconductor composite by wafer interconnection of individual devices
US4855253A (en) * 1988-01-29 1989-08-08 Hewlett-Packard Test method for random defects in electronic microstructures
US5831467A (en) * 1991-11-05 1998-11-03 Monolithic System Technology, Inc. Termination circuit with power-down mode for use in circuit module architecture
US5498990A (en) * 1991-11-05 1996-03-12 Monolithic System Technology, Inc. Reduced CMOS-swing clamping circuit for bus lines
EP0541288B1 (de) * 1991-11-05 1998-07-08 Fu-Chieh Hsu Redundanzarchitektur für Schaltungsmodul
DE69331061T2 (de) 1992-08-10 2002-06-06 Monolithic System Tech Inc Fehlertolerantes hierarchisiertes Bussystem
US20020053734A1 (en) 1993-11-16 2002-05-09 Formfactor, Inc. Probe card assembly and kit, and methods of making same
US6246247B1 (en) * 1994-11-15 2001-06-12 Formfactor, Inc. Probe card assembly and kit, and methods of using same
US6624648B2 (en) * 1993-11-16 2003-09-23 Formfactor, Inc. Probe card assembly
US6483328B1 (en) * 1995-11-09 2002-11-19 Formfactor, Inc. Probe card for probing wafers with raised contact elements
US6428641B1 (en) * 1998-08-31 2002-08-06 Amkor Technology, Inc. Method for laminating circuit pattern tape on semiconductor wafer
US6479887B1 (en) 1998-08-31 2002-11-12 Amkor Technology, Inc. Circuit pattern tape for wafer-scale production of chip size semiconductor packages
JP3055104B2 (ja) * 1998-08-31 2000-06-26 亜南半導体株式会社 半導体パッケ―ジの製造方法
US6738307B2 (en) * 2002-05-13 2004-05-18 Hewlett-Packard Development Company, L.P. Address structure and methods for multiple arrays of data storage memory
KR100761755B1 (ko) * 2005-02-28 2007-09-28 삼성전자주식회사 입출력 비트구조를 조절할 수 있는 반도체 메모리 장치

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3423822A (en) * 1967-02-27 1969-01-28 Northern Electric Co Method of making large scale integrated circuit
US3715735A (en) * 1970-12-14 1973-02-06 Monolithic Memories Inc Segmentized memory module and method of making same

Also Published As

Publication number Publication date
US3810301A (en) 1974-05-14
JPS506294A (de) 1975-01-22
ES417338A1 (es) 1976-03-01
BR7305732D0 (pt) 1974-08-29
IL42844A (en) 1976-09-30
BE802822A (fr) 1973-11-16
NL7310280A (de) 1974-01-30
FR2195070A1 (de) 1974-03-01
GB1436004A (en) 1976-05-19
IL42844A0 (en) 1973-10-25
CA948705A (en) 1974-06-04
IT997484B (it) 1975-12-30
DD105688A5 (de) 1974-05-05
AU5811273A (en) 1975-01-16
IN137750B (de) 1975-09-13

Similar Documents

Publication Publication Date Title
DE2338251A1 (de) Verfahren zur herstellung von schaltkreisanordnungen aus integrierten schaltkreisen
DE69628196T2 (de) Einrichtung und verfahren zum einschalten einer funktion in einem vielspeichermodul
DE3015096C2 (de)
DE102006025291B3 (de) Integrierter elektrischer Baustein mit regulären und redundanten Elementen
DE4243592C2 (de) Paralleltestschaltung für einen Halbleiter-Speicherchip
DE4026326A1 (de) Integriertes halbleiterschaltungsplaettchen
DE4300703A1 (de)
DE69732291T2 (de) Verfahren und apparat zum programmieren von anti-sicherungen mittels einer intern generierten programmierspannung
DE19733396B4 (de) Wortleitungstreiberschaltung für Halbleiterspeicherbauelement
DE4441183C2 (de) Halbleitervorrichtung und Verfahren zum Ansteuern von Ersatzwortleitungen in einer Halbleitervorrichtung
EP0093947B1 (de) Programmierbare Logikanordnung
DE2128790A1 (de) Einrichtung zum Verwenden mehrerer betriebsfähiger Schaltungen in einem in tegrierten Schaltungsplättchen
DE2256135C3 (de) Verfahren zum Prüfen von monolithisch integrierten Halbleiterschaltungen
DE2364785A1 (de) Integrierter halbleiterspeicher mit defekten speicherzellen
DE3638632A1 (de) Halbleiterspeicher
DE2633079B2 (de) Anordnung zum elektrischen Verbinden von auf einem Halbleiternteilchen aufgebauten Schaltungseinheiten mit einer gemeinsamen Sammelleitung
DE60302361T2 (de) Schieberegister für sequentiellen fuse-latch-betrieb
DE2311034A1 (de) Verfahren zum pruefen einer schaltungsanordnung
DE3637336C2 (de)
DE3906897A1 (de) Halbleiterspeichereinrichtung mit verbesserter redundanzschaltung
DE4117585C2 (de) Halbleiterschaltkreiseinrichtung und Verfahren zum Aktivieren einer Mehrzahl von Schaltkreisen
DE4018296A1 (de) Elektrische schaltung fuer einen parallelschreibtest eines breiten mehrfachbytes in einer halbleiterspeichereinrichtung
DE4316283A1 (de) Halbleiterspeichervorrichtung
DE2823554C2 (de) Hochintegrierte Schaltungsanordnung
EP0224887A1 (de) Gate Array Anordnung in CMOS-Technik