DE2256135C3 - Verfahren zum Prüfen von monolithisch integrierten Halbleiterschaltungen - Google Patents

Description

erfindungsgemäßen Verfahrens geprüfte, monolithisch Integrierte Halbleiterschaltungen nachträglich bei Betrieb ganz erheblich weniger Ausfälle gezeigt

Gemäß der Erfindung wird also ein gewichtetes, statisches Prüfbitmuster an die Anschlüsse einer zu prüfenden Halbleiterschaltung angelegt Die hierzu erforderliche Bewertung wird dabei in einfachster Weise durch Simulation mit Hilfe einer Rechenanlage ermittelt.

In vorteilhafter Weiterbildung der Erfindung wird dabei so vorgegangen, daß die Verfahrensschritte zum Obertragen von Bitmustern, Ermitteln der Umschaltanzahl und Einstellen der Bewertungsschaltung bis zum Erhalten eines optimalen Bitmusters für eine zu prüfende Halbleiterschaltung wiederholt wird.

In einer vorteilhaften Anwendung zur Durchführung des Verfahrens ist vorgesehen, daß die Ausgänge des Zufallsgenerators in einer Bewertungsschaltung gruppenweise in jeweils unterschiedlicher Anzahl zusammengefaßt sind und jeder Gruppenausgang zur Ansteuerung jeweils eines Anschlusses der zu prüfenden monolithisch integrierten Halbleiterschaltung dient.

Es ist weiterhin in vorteilhafter Weiterbildung bei einem in an sich bekannter Weise ein Schieberegister enthaltenden Zufallsgenerator, bei dem die Schieberegisterstufenausgänge den Bitmusterausgang darstellen, vorgesehen, daß der Bitfolgenausgang am Eingang eines Codierers liegt, dessen Ausgang den Ausgang des Zufallgenerators darstellt Der Vorteil in der Anwendung des Codierers besteht darin, daß jeweils ein Ausgang bereitgestellt wird, der dem Binärwert des Eingangs entspricht

Am Ausgang des Codierers liegt, wie bereits gesagt, die Bewertungsschaltung, die aus einer Vielzahl von einstellbaren ODER-Gliedern besteht, deren Ausgänge jeweils mit einem Anschluß der zu prüfenden Halb leiterschaltungen verbunden sind. Die Anzahl der für jedes ODER-Glied ansteuerbaren Eingänge richtet sich dabei nach der jeweils erforderlichen gruppenweisen Zusammenfassung von Codiererausgängen. Auf diese Weise ergibt sich, daß bestimmte Anschlüsse der zu prüfenden Halbleiterschaltung, wie gewünscht, öfters einem Umschaltvorgang unterliegen als andere.

Infolge der vorgenommenen Bewertung der Ein gangssignale werden die zu prüfenden Halbleiterschaltungen entsprechend ihrer vorgesehenen Anwendung zur Prüfung betrieben, so daß sich die Prüfmöglichkeiten und damit die Möglichkeiten der Fehlerfeststellung nicht unwesentlich erhöhen. Gleichzeitig ergibt sich der Vorteil, daß ein statistisches Prüfverfahren trotz Anwenden einer geringen Anzahl von Eingangswerten durchgeführt wird.

Ebenso wie beim bereits bekannten statistischen Prüfverfahren ergibt sich auch hier der Vorteil, daß die zur Prüfung verwendeten Bitmuster dank der Verwen dung eines Zufallgenerators mit hohen Geschwindigkeiten zur Verfugung stehen. Obgleich jedoch die Prüfbitfolgen jeweils in zufälliger Reihenfolge aufgebaut sind, sind sie doch den Erfordernissen jeweiliger Schaltkreise angepaßt indem nämlich ein Bewertungsverfahren Anwendung findet.

Weitere Vorteile der Erfindung ergeben sich aus der nachfolgenden Beschreibung von Ausführungsbeispie len anhand der beigefügten Zeichnungen und aus den Patentansprüchen.

Es zeigt

F i g. 1 ein verallgemeinertes Blockdiagramm eines bevorzugten Ausführungsbeispiels der Erfindung, F i g. 2 eine bistabile Kippschaltung.

Das Prinzipschaltbild der Erfindung gemäß Fijgs Ii

enthält ein Schieberegister 10 und ein EXCLUSlIV,-ODER-GIied 12, die einen wesentlichen Teil eines, Zufallsgenerators bilden. Wenn hier allerdings auch.eini Pseudc-Zufallsgenerator bestimmter Bauart gezeigt· ist* so versteht es sich doch, daß jeder Zufalls* öden Pseudo-Zufallsgenerator für den gleichen Zweck verwendet werden kann. Zwei Ausgänge des Schieberegisters 10 sind mit den beiden Eingängen des Antivalenzgliedes EXCLUSIV-ODER-Gliedes 12 verbunden. Der Ausgang des EXCLUSIV-ODER-Gliedes 12 ist mit dem Eingang an der ersten Stufe des Schieberegisters 10 verbunden. Das Schieberegister 10 ist dabei nicht vom Umlauftyp, so daß das letzte Bit, das sich in der 48. Stufe befindet, beim nächsten Schiebeimpuls aus dem Schieberegister geschoben wird. Ein Codierer 14 als weiterer Bestandteil des Zufallgenerators ist zumindest an einige Ausgänge des Schieberegisters 10 angeschlossen. Im bevorzugten Ausführungsbeispiel wird ein 256-Bit-Codierer verwendet, der zumindest acht Eingänge benötigt. Der Bit-Codierer kann von beliebiger Kapazität sein, wobei sich für das Schieberegister 10 die Forderung stellt daß nur »TV« Eingänge des Cocierers 14 betrieben werden müssen; »N« ergibt sich aus der Beziehung

2^N = Anzahl der codierten Ausgangsbits.

Die Ausgangssignale des Codierers 14 werden über die Bewertungsschaltung 18 auf die Bitänderungsschaitungsanordnung 16 übertragen. Immer dann, wenn ein Eingang der Bitänderungsschaltungsanordnung 16 ein Signal erhält, dann wird der dem zu prüfenden Chip zugeordnete Eingang geändert, so daß ein anderer Chipanschluß beaufschlagt wird. Die Bitänderungsschaltungsanordnung besteht aus mehreren bistabilen Kippstufen, deren Schaltung, wie z. B. in F i g. 2 gezeigt, aufgebaut sein kann. In Fig. 2 sind eine Anzahl von NAND-Gliedern 21 bis 26 in üblicher Weise als bistabile Kippschaltung geschaltet. Am Eingang liegt normalerweise niedriges Potential. Wird von der Bitänderungsschaltungsanordnung 18 ein Signal zugeführt, dann erhalten die mittleren Eingängen der NAND-Glieder 23 und 24 hohes Potential. Phasengleiche Ausgangssignale werden am Ausgang des NAND-Gliedes 25 und phasenungleiche Ausgangssignale am Ausgang des NAND-Gliedes abgenommen. Der Setzeingang »S« und Rückstelleingang »R« an den NAND-Gliedern 25 und 26 liegen normalerweise auf hohem Potential. Am Ausgang jedes NAND-Gliedes 21 bis 26 ergibt sich bekanntlich eine UND-Funktion.

Von besonderer Bedeutung für vorliegende Erfindung ist die Bewertungsschaltungsanordnung 18. Ihre einfache Ausführungsform ist im Block 18 angedeutet, indem nämlich verschiedene, mit den Ausgängen des Codierers 14 verbundene Eingänge in/oder Verknüpfung zusammengefaßt sind, wie z. B. durch ein Steckverbindungspaneel, oder durch eine programmbiere Relaispyramide. In einer hochentwickelten Version läßt sich die Funktion der Bewertungsschaltung 18 durch Anwendung eines Programmes ausführen, wobei dann in an sich bekannter Weise die Schaltverbindungen durch ein entsprechendes Computerprogramm bereitgestellt werden.

Bei Betrieb arbeiten das Schieberegister 10 und das EXCLUSIV-ODER-Glied 12 in bekannter Weise zusammen. Irgendeine geeignete Folge von Einsen und Nullen kann anfänglich in das Schieberegister 10

(eingegeben werden. Beide Ausgänge des Schieberegisters '10 liegen an den Eingängen des EXCLUSIV-(©DER-Gliedes 12, dessen Ausgang wiederum mit dem (Eingang der ersten Stufe des Schieberegisters 10 Weltbünden ist. Jedesmal, wenn das Schieberegister 10 (einen Schiebeimpuls empfängt, wird das hierin gespeicherte Bitmuster um eine Stelle verschoben. Empfängt ■ÜasEXCLUSIV-ODER-Glied 12 zwei gleiche Eingänge ((d.-h. zwei Nullen oder zwei Einsen), dann wird eine »0« lin.die erste Stufe des Schieberegisters 10 eingegeben. Sind andererseits die Eingänge des EXCLUSIV-ODER-(Glied 12 ungleich, dann wird eine »1« in die erste Stufe des Schieberegisters 10 eingegeben. Auf diese Weise 'läßt sich eine Zufallsfolge der Bits zur Anwendung auf den Codierer 14 bereitstellen.

Als Beispiel ist hier ein 256-Bit-Codierer gezeigt, der .tatsächlich nur acht Eingänge vom Schieberegister 10 benötigt. Es läßt sich leicht nachprüfen, daß ein Codierer t£ür 2⁴⁸ Bits durch das Schieberegister 10 betätigt werden könnte. Für das vorliegende Beispiel jedoch dürfte ein ^!8-Bit-Schieberegister genügen. Der Codierer 14 besteht aus einem üblichen Binär-Dezimalumsetzer an sich ^bekannter Bauart. Liegen so z. B. alle Eingänge des 'Codierers auf O-Potential, dann ergäbe sich für den 'speziellen Ausgang des Codierers 14 zur Anzeige einer dezimalen 0 (z.B. der oberste Ausgang) ein »!«-Ausgangssignal, wohingegen alle übrigen Ausgänge ein »O«-Ausgangssignal aufweisen würden. Wären hingegen alle Eingänge des Codierers 14 »Einsen«, dann ergäbe sich für den Ausgang der Dezimalziffer 255 (z. B. der unterste Ausgang) ein »1 «-Ausgangssignal, wohinigegen alle anderen Ausgänge »O«-Ausgangssignale bereitstellten. Für Zwischenwerte der binären Eingänge 'werden jeweils entsprechend einer der Zwischenausgänge des Codierers 14 ein »1 «-Ausgangssignal liefern, während alle anderen Ausgänge »O«-Ausgangssignale bereitstellten. Bei einer solchen Anordnung ist die Wahrscheinlichkeit der Auswahl irgendeines der 256 Ausgänge des Codierers 14 gleich.

In der USA-Patentschrift 36 14 608 würde ein 48-Bit-Schieberegister normalerweise nur 48 Chipeingänge des zu prüfenden Chips adressieren. Erfindungsgemäß wird jedoch mit dem Codierer das Adressieren von 256 Eingängen mit nur einem 8-Bit-Schieberegister ermöglicht. Darüber hinaus würde ein größerer Codierer mit dem in F i g. 1 gezeigten 48-Bit-Schieberegister die Auswahl unter 2⁴⁸ Eingängen gestatten.

Erfindungsgemäß ergibt sich aber noch ein größerer Vorteil. Wird angenommen, daß 48 Eingänge eines zu prüfenden Chips betätigt werden, dann ist es mit Hilfe der Erfindung möglich, die Eingänge des zu prüfenden Chips zu bewerten, indem είπε Mehrzahl von Codicrausgängen einem speziellen Chipeingang zugeordnet werden. Der durch das Schieberegister 10 und dem EXCLUSIV-ODER-Glied 12 gebildete Bitmuster-Generator wird mit Hilfe des Codierers 14 im Zusammenwirken mit der Bewertungsschaltung 18 in seinen Ausgängen bewertet Da die Gesamtanzahl der Ausgänge des Codierers 14 sehr viel größer ist als die Anzahl der Chipeingänge, ergibt sich die Möglichkeit, eine große Bewertungsbandbreite unter den verschiedenen Chipeingängen vorzusehen.

Im Beispiel nach F i g. 1 wird der Chipeingang Nr. 1 statistisch viermal so oft angesteuert, als die Chipeingangsnummer 2, da vier Codierausgänge dem ersten Eingang des Chips zugeordnet sind, wohingegen nur ein Ausgang dem zweiten Eingang des Chips zugeordnet ist Um im gezeigten Beispiel fortzufahren, sind zwei Ausgänge dem Chipeingang Nr. 3 zugeordnet, und fünf Codiererausgänge der Chipeingangsnummer 4. Auf diese Weise lassen sich die Chipeingänge bewerten, so daß hierdurch der Nutzen der Zufallsprüfung wesentlich erhöht wird. Dabei werden jedoch die Signale, wie bereits angedeutet, nicht direkt auf die Chipeingänge übertragen, sondern vielmehr über eine Bitänderungsschaltungsanordnung 16.

Ein Schaltkreis hiervon ist in Fig.2 im einzelnen gezeigt, wobei seine Betriebsweise an sich bekannt ist, da eine bistabile Kippschaltung vorliegt Das bedeutet daß jedesmal, wenn ein hohes Potential am Eingang anliegt, sich der Zustand auf den Ausgangsleitungen ändert. Ist so z. B. ein in Betracht kommender Ausgang eines dieser Schaltkreise im Zustand hohen Potentials und steiit somit eine »i« dar, und iiegt außerdem am Eingang hohes Potential an, dann wird im Ansprechen auf dieses Eingangspotential der in Betracht kommende Ausgangszustand geändert, so daß nunmehr eine »0« hierdurch angezeigt wird. Wird dann nach Abfall auf niedriges Potential wiederum hohes Potential an den Eingang angelegt, dann ändert sich wiederum der Ausgangszustand, um im Ansprechen hierauf eine »1« anzuzeigen. Auf diese Weise ergibt sich, daß einer der Eingänge des zu prüfenden Chip eine Zustandsänderung während jeden Zyklusses erfährt

Als Beispiel zum Festlegen spezieller, einem gegebenen Chipeingang zuzuordnender Bewertungen kann wie folgt verfahren werden:

1. Die zu prüfende Schaltungskonfiguration wird auf einem Computer simuliert und ein Satz von Zufalls-Bitmustern wird zur Prüfung zugeführt

2. Für jedes Bitmuster wird die Anzahl der umgeschalteten Schaltkreise innerhalb der simulierten Schaltungskonfiguration aufgezeichnet Es versteht sich dabei, daß ein Bitmusterwechsel nur den Wechsel eines der Eingänge der simulierten Schaltungskonfiguration einschließt Außerdem wird die jeweilige interne Schaltaktivität der Schaltkreise ebenso aufgezeichnet, wie die tatsächlichen Änderungen der Ausgangszustände.

3. Erstellen einer Aufzeichnung des Betrages der Schaltaktivität eines Schaltkreises, der jeweils mit einem Eingangsanschluß für einen vollen Satz von Bitmustern verbunden ist so wie es beim tatsächlichen Produkt der Fall ist

4. Bewertung des Bitmustergenerators in der Weise, daß die Anzahl der Umschaltungen am Eingangsanschluß proportianal der Schaltkreis-Schaltaktivität ist die diesem Anschluß zugeordnet ist

5. Zuführen des bewerteten Bitmustersatzes zur simulierten Schaltungskonfiguration und darauf Wiederholen der Verfahrensschritte 2 bis 4, mit jedem neuen, bewerteten Bitmustersatz, bis die Bewertungen keine Änderungen mehr zur Folge haben, oder aber bis die Gesamtschaltkreis-Schaltungsaktivität im weiteren Anwachsen anhält

Die aufgezählten Verfahrensschritte einschließlich der Beendigung der Schaltkreis-Schalnmgsaktivität läßt sich prinzipiell auch manuell durchführen, indem die Anzahl der Schaltkreise gezählt wird, die umschalten, wenn ein spezieller Eingangsanschluß einen Potentialwechsel erfährt Auf diese Weise ließen sich bewertete Bitfolgen für jede Teilnummer erstellen. In praktischer Hinsicht jedoch nicht zuletzt um die mühsame Arbeit, die mit dem Zählen der tatsächlichen optimalen Bewertungen verbunden ist herabzusetzen, sind ver-

schiedene Computerprogramme entwickelt worden, wie an anderer Stelle vorgeschlagen. Obgleich das Konzept der vorliegenden Erfindung in vorteilhafter und auch durchführbarer Weise manuell durchzuführen ist, ergeben sich doch erhebliche Vorteile unter Anwendung eines entsprechenden Programms.

Zusammenfassend läßt sich sagen, daß ein Verfahren und eine Anordnung beschrieben sind, die eine bessere und erhöhte Ausnutzung einer statistischen Prüfeinrichtung gestatten. Speziell dient hierzu ein Codierer im

Zusammenwirken mit einer Bewertungsschaltung, die zwischen einem Zufallsgenerator und dem zu prüfenden Chip angeordnet sind. Hinsichtlich des Verfahrens wird eine Methode angegeben, bei der durch Zählen der Schaltkreisumschaltaktivität, die mit der Erregung eines jeweiligen Eingangsanschlusses an einem zu prüfenden Chip verbunden ist, die Beanspruchung jedes Anschlusses ermittelt wird, um entsprechend die Bewertung von zuzuführenden Bitmustern proportional zu dieser Umschaltaktivität vorzunehmen.

Hierzu 1 Blatt Zeichnungen

Claims (5)

Patentansprüche:

1. Verfahren zum Anlegen von Prüfimpulsen an die Eingangsanschlüsse von monolithisch integrierten Halbleiterschaltungen, um im Ansprechen hierauf entstehende Ausgangssignale auszuwerten, indem ein Zufallsgenerator mit mehreren Ausgangsanschlüssen jeweils unterschiedliche Bitmuster auf eine dieser Ausgangsanschlußzahl entsprechende Anzahl von Eingangsanschlüssen eines Decodierers überträgt, der im Ansprechen auf die verschiedenen Bitmuster je einen einzigen Impuls auf eine der den jeweiligen Bitmustern zugeordneten T-Kippgliedschaltungen überträgt, deren Ausgangsimpulse jeweils zugeordneten Eingangsanschlüssen der zu prüfenden monolithisch integrierten Halbleiterschaltungen zugeführt werden, gekennzeichnet durch folgende Verfahrensschritte:
Simulieren des jeweils zu überprüfenden monolithisch integrierten Halbleiterschaltungstyps unter Zuhilfenahme eines Rechners,

Übertragen von Bitmustern auf die Eingangsanschlüsse der so simulierten Halbleiterschaltung,
Erfassen der jeweiligen Anzahl der im Ansprechen auf ein jeweils angelegtes Bitmuster umgeschalteten Schaltkreise der simulierten Halbleiterschaltung sowie der Variablen an deren Ausgangsanschlüssen, Addieren der für jeden Eingangsanschluß eines Halbleiterschaltungstyps während eines vollen Bitmusterzyklus anfallenden Umschaltanzahl,
Einstellen einer dem Decodierer nachgeschalteten Bewertungsschaltung, indem jeweils eine der ermittelten Umschaltanzahl entsprechende Anzahl ihrer Eingänge durch ODER-Verknüpfung zusammengefaßt und die sich hierbei ergebenden Verknüpfungsausgänge je einem Eingangsanschluß der anschließend zur Prüfung angeschlossenen monolithisch integrierten Halbleiterschaltungen zugeführt werden.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Verfahrensschritte zum Übertragen von Bitmustern, Ermitteln der Umschaltanzahl und Einstellen der Bewertungsschaltung bis zum Erhalten eines optimalen Bitmusters für eine zu prüfende Halbleiterschaltung wiederholt wird.

3. Anordnung zum Durchführen des Verfahrens nach Anspruch 1 oder Anspruch 2, dadurch gekennzeichnet, daß die Ausgänge (0 bis 255) des Zufallgenerators in einer Bewertungsschaltung (18) gruppenweise in jeweils unterschiedlicher Anzahl zusammengefaßt sind und jeder Gruppenausgang zur Ansteuerung jeweils eines Anschlusses der zu prüfenden monolithisch integrierten Halbleiterschaltung dient

4. Anordnung mit einem ein Schieberegister enthaltenden Zufallsgenerator, bei dem die Schieberegister Stufen-Ausgänge den Bitmusterausgang darstellen nach Anspruch 3, dadurch gekennzeichnet, daß der Bitmusterausgang (0 bis 47) am Eingang eines Codierers (14) liegt, dessen Ausgang (0 bis 255) den Ausgang des Zufallgenerators darstellt.

5. Anordnung nach Anspruch 3 oder Anspruch 4, dadurch gekennzeichnet, daß jeder Ausgang der Bewertungsschaltung (18) am Umschalteingang je einer bistabilen Kippschaltung (16) liegt.

Die Erfindung betrifft ein Verfahren wie es dem Oberbegriff des Patentanspruchs 1 zu entnehmen ist.

Prüfverfahren dieser Art, die sich unter Anwenden eines Zufallsgenerators einer statistischen Prüfmethode bedienen, haben sich in der Praxis bewährt, wobei die Vorteile, wie in der DE-OS 20 23 741 dargelegt, darin zu sehen sind, daß jede zu prüfende Halbleiterschaltung innerhalb kurzer Zeit geprüft werden kann, wobei bereits mindestens 90% der auftretenden Fehler

ίο ermittelt werden können, und zwar auch für diejenigen Schaltungsteile, die nicht unmittelbar über die Anschlüsse zugänglich sind.

Inzwischen ist jedoch der Integrationsgrad wesentlich erhöht worden, so daß mit größeren Packungsdichten auf einem Halbleiterplättchen zu rechnen ist, wobei außerdem die Schaltkreise als solche wesentlich komplizierter gestaltet sind, so daß auch die Anzahl der von außen nicht so ohne weiteres zugänglichen Schaltungsknotenpunkte wesentlich gegenüber bisher erhöht ist

Aufgrund der Tatsache, daß außerdem die Ausschußrate zur Herstellung monolithisch integrierter HaIbleiterschalti'ngen in unvorhergesehen großem Maße herabgesetzt werden konnte, und die Herstellungskapazität wesentlich erhöht worden ist, besteht außerdem die Notwendigkeit, die Prüfgeschwindigkeit und damit die Wirksamkeit von Prüfverfahren zu erhöhen.

Um dieser Anforderung nachkommen zu können, wird gerr.äß »IBM Technical Disclusure Bulletin«, Band 14, Nr. 4, September 1971, Seiten 1051 und 1052 so vorgegangen, daß ein Zufallsgenerator zur Prüfung von monolithisch integrierten Halbleiterschaltungen herangezogen wird, um gleichzeitig die Anschlüsse des Prüflings und einer Vergleichsprobe mit Prüfbitmustern zu beaufschlagen und die sich dabei ergebenden Ausgangssignal miteinander zu vergleichen. Dieses Verfahren begnügt sich damit, ein für den Zufallsgenerator verwendetes Schieberegister so klein wie möglich zu halten, um möglichst rationell Prüfbitmuster an ein zu testendes Halbleiterchip anlegen zu können. Als nachteilig hat sich hierbei gezeigt, daß damit aber noch kein realistischer, den praktischen Betriebsbedingungen in jeder Hinsicht gerecht werdender Prüfungsvorgang durchführbar ist.

Die Aufgabe der Erfindung besteht darin, in Anwendung eines statistischen Prüf- und Fehlererfassungssystems eine den tatsächlichen Betriebsbedingungen einer monolithisch integrierten Halbleiterschaltung möglichst nahekommende Prüfbedingung für ein Verfahren der eingangs erwähnten Art bereitzustellen.

Diese Aufgabe wird gemäß der Erfindung gelöst, wie es dem Kennzeichen des Patentanspruchs 1 zu entnehmen ist.
Es hat sich nämlich herausgestellt daß es für ein erfolgreiches Prüfen von hochintegrierten monolithischen Halbleiterschaltungen nicht nur notwendig ist, zumindest jeden Eingangsanschluß mit entsprechenden Prüfimpulsen zu beaufschlagen, sondern, daß es darüber hinaus auch notwendig ist, zu berücksichtigen, in welcher Häufigkeit jeweils die einzelnen Eingangsanschlüsse mit elektrischen Impulsen beaufschlagt werden, um so die Prüfbedingungen den praktischen Betriebsanforderungen möglichst nahekommen zu lassen. Es führten nämlich mittels bekannter Prüfverfahren erfolgreich getestete monolithisch integrierte Halbleiterschallungen trotzdem bei Betrieb zu Ausfall, da die Häufigkeitsverteilung der Impulsbeaufschlagung nicht beachtet worden ist Dagegen haben mit Hilfe des