DE10127690A1 - Verfahren zur Erzeugung von Testmustern zur Prüfung von elektrischen Schaltungen - Google Patents
Verfahren zur Erzeugung von Testmustern zur Prüfung von elektrischen SchaltungenInfo
- Publication number
- DE10127690A1 DE10127690A1 DE2001127690 DE10127690A DE10127690A1 DE 10127690 A1 DE10127690 A1 DE 10127690A1 DE 2001127690 DE2001127690 DE 2001127690 DE 10127690 A DE10127690 A DE 10127690A DE 10127690 A1 DE10127690 A1 DE 10127690A1
- Authority
- DE
- Germany
- Prior art keywords
- command
- commands
- state
- sequence
- sequence list
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/26—Functional testing
- G06F11/263—Generation of test inputs, e.g. test vectors, patterns or sequences ; with adaptation of the tested hardware for testability with external testers
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
Eine elektrische Schaltung weist einen abgeschlossenen Befehlsraum mit Befehlen zu ihrer Ansteuerung auf. Weiterhin sind Befehlsabfolgekriterien zur Unterscheidung von zulässigen und unzulässigen Befehlsfolgen gegeben. Das Verfahren zur Erzeugung von Befehls-Testmustern zur Prüfung von elektrischen Schaltungen sieht die Schritte des Auswählens von Befehlen aus dem Befehlsraum, des Schreibens von Befehlen in die Befehlsfolgeliste und der Prüfung der Befehlsfolgeliste auf Zulässigkeit gemäß der Befehlsabfolgekriterien vor.
Description
Die Erfindung betrifft ein Verfahren zur Erzeugung von Testmu
stern zur Prüfung von elektrischen Schaltungen, bei dem ausge
hend von Befehlsabfolgekriterien zulässige Befehlsfolgen zur
Prüfung von mit Befehlen ansteuerbaren elektrischen Schaltun
gen erzeugt werden.
Im Stand der Technik sind Testverfahren zur Analyse und Prü
fung von elektrischen Schaltungen in der Entwicklungsphase be
kannt, bei denen Testmuster für elektrische Schaltungen manu
ell entwickelt werden. Dabei werden die Testmuster unter Zu
grundelegung der bekannten Spezifikation der elektrischen
Schaltung für jede elektrische Schaltung separat manuell er
zeugt. Zur Erzeugung von Testmustern zur Prüfung von elektri
schen Schaltungen ist nur wenig formale Theorie bekannt.
Durch die Prüfung der elektrischen Schaltungen mit den erzeug
ten Testmustern wird eine Aussage getroffen, ob die entwickel
te elektrische Schaltung in allen Punkten der Spezifikation
entspricht.
Bei den bekannten Verfahren zur Erzeugung von Testmustern zur
Prüfung von elektrischen Schaltungen ist von Nachteil, daß sie
mit hohen Entwicklungskosten, mit hoher Entwicklungszeit und
mit hohem Personalaufwand verbunden sind. Weiterhin ist die
manuelle Erzeugung von Testmustern immer subjektiv und führt
zu einer geringen Fehlerabdeckung.
Die Verwender der elektrischen Schaltung setzen Befehle oft
auf nicht vorhergesehene Weise ein, so daß manuelle Tests häu
fig bestimmte Situationen übersehen. Dabei werden die Befehle
häufig von Prozessoren automatisch generiert und sind beson
ders schwierig zu analysieren, weil meist keine Schnittstelle
zur Logik vorhanden ist, mit der beim Verwender die Ansteue
rung der elektrischen Schaltungen mit Befehlen erfolgt.
Besonders elektrische Schaltungen, die über eine komplexe Be
fehlsstruktur verfügen, wie beispielsweise "Embedded D-RAM-
Cores" sind mit den im Stand der Technik bekannten manuell er
zeugten Testmustern nur unzureichend prüfbar.
Es ist Aufgabe der Erfindung, ein Verfahren zur Erzeugung von
Testmustern zur Prüfung von elektrischen Schaltungen bereitzu
stellen, mit dem Testmuster individuell und effektiv erzeugbar
sind und die eine hohe Fehlerabdeckung bereitstellen.
Diese Aufgabe wird durch den Gegenstand der unabhängigen An
sprüche gelöst. Vorteilhafte Ausgestaltungen ergeben sich aus
den jeweiligen Unteransprüchen.
Gemäß der Erfindung wird ein Verfahren bereitgestellt, das ein
Testmuster erzeugt, mit dem eine elektrische Schaltung prüfbar
ist. Die erfindungsgemäß erzeugten Testmuster sind insbesonde
re zur Überprüfung von elektrischen Schaltungen im Entwick
lungsstadium vorgesehen.
Die erzeugten Testmuster weisen eine Folge von zulässigen Be
fehlen auf, die einem abgeschlossenen Befehlsraum der elektri
schen Schaltung angehören. Dabei sind Kriterien für die Abfol
ge von Befehlen gegeben, mit denen eine zulässige Befehlsfolge
von einer unzulässigen Befehlsfolge unterscheidbar ist.
Ein Grundgedanke der Erfindung besteht darin, daß Testmuster
zufallsbasiert erzeugt werden, wobei nicht zulässige Befehle
von vornherein ausgeschlossen werden und nicht in das Testmu
ster aufgenommen werden. Die mit dem erfindungsgemäßen Verfah
ren für die Überprüfung von elektrischen Schaltungen erzeugten
Testmuster weisen somit ausschließlich zulässige Befehle in
einer zulässigen Reihenfolge auf.
Ein weiterer Grundgedanke der Erfindung besteht darin, die zu
überprüfende Spezifikation von elektrischen Schaltungen mit
Hilfe von einem durch eine Softwarefunktion ausführbaren Ver
fahren zu formalisieren, wobei die Überprüfung der Spezifika
tion zufallszahlenbasiert erfolgt.
Das erfindungsgemäße Verfahren zur Erzeugung von Testmustern
arbeitet mit einem Zeitzähler, der zu Beginn auf einen be
stimmten Wert, vorzugsweise den Wert "0", gesetzt wird. Zu Be
ginn des Verfahrens wird eine leere Befehlsfolgeliste erzeugt.
Anschließend wird aus dem zur Verfügung stehenden Befehlsraum
ein Befehl ausgewählt, wobei diese Auswahl insbesondere zufäl
lig erfolgt. Dieser ausgewählte Befehl wird an diejenige Stel
le der Befehlsfolgeliste geschrieben, die der aktuellen Posi
tion des Zeitzählers entspricht.
Im Anschluß daran wird geprüft, ob die gesamte Befehlsfolgeli
ste eine zulässige Reihenfolge von Befehlen darstellt. Dabei
wird wenigstens ein Befehlsabfolgekriterium zugrunde gelegt,
wobei auch eine Ausschlußliste vorsehbar ist.
Falls die Überprüfung der Befehlsfolgeliste auf Zulässigkeit
negativ ausfällt, wird mit dem Auswählen eines neuen Befehls,
mit dem Überschreiben des letzten Befehls durch den neu ausge
wählten Befehl und mit der erneuten Überprüfung der Befehls
folgeliste auf Zulässigkeit fortgefahren.
Im Falle des positiven Ergebnisses der Überprüfung der Be
fehlsfolgeliste auf Zulässigkeit wird festgestellt, ob die Be
fehlsfolgeliste die gewünschte Anzahl von Befehlen aufweist,
oder ob das Einlesen von weiteren Befehlen in die Befehlsfol
geliste erforderlich ist. Die gewünschte Anzahl der Befehle
der Befehlsfolgeliste ist vorzugsweise vor Beginn des Verfah
rens insbesondere benutzerdefiniert durch die Festlegung der
Länge der Ausführung des Verfahrens festlegbar.
Im Falle, daß weitere Befehle in die Befehlsfolgeliste aufzu
nehmen sind, wird der Zeitzähler um einen festgelegten Wert
insbesondere den Wert "1" inkrementiert, so daß die Befehls
folgeliste zur Aufnahme eines weiteren Befehls aus dem Be
fehlsraum bereit ist. Anschließend erfolgt eine Wiederholung
sämtlicher Schritte des Verfahrens ab dem Schritt des Auswäh
lens eines neuen Befehls aus dem Befehlsraum.
Das erfindungsgemäße Verfahren zur Erzeugung von Testmustern
ist beendet, wenn die erforderliche Zahl von Befehlen in der
Befehlsfolgeliste erreicht ist bzw. das Verfahren über einen
bestimmten Zeitraum ausgeführt wurde.
Das Verfahren zur Erzeugung von Testmustern kann auch in ande
ren Ausführungsvarianten durchgeführt werden, wobei die
Schritte der Auswählens von. Befehlen aus einem Befehlsraum,
die Überprüfung der Befehle auf Zulässigkeit anhand von gege
benen Befehlsabfolgekriterien und die Erzeugung einer Befehls
folgeliste wesentlich sind.
Mit den erfindungsgemäß erzeugten Testmustern können elektri
sche Schaltungen sehr effizient und sehr zeitoptimal geprüft
werden, wobei eine sehr hohe Entdeckungsmöglichkeit für uner
wartete Fehler der elektrischen Schaltung gewährleistet wird.
Mit dem erfindungsgemäßen Verfahren können Testmuster für un
terschiedliche elektrische Schaltungen erzeugt werden, wobei
eine sehr kurze Entwicklungszeit erreicht wird, die nicht mit
der Anzahl der Testmuster wächst. Die erfindungsgemäße Testmu
stererzeugung ist somit bei geringem Personalaufwand möglich.
Des Weiteren ist eine hervorragende Wiederverwendbarkeit der
Testmuster für neue Typen von elektrischen Schaltungen gege
ben.
Die kurze Entwicklungszeit und der geringe Aufwand zur Erzeu
gung von Testmustern gemäß der Erfindung ermöglicht den Ein
satz des erfindungsgemäßen Verfahrens auf Simulationsbasis.
Dabei können Simulationen mit verschiedener Detailgenauigkeit
ausgeführt und getestet werden. Durch Aufdeckung von Fehlern
in einer frühen Phase der Entwicklung von elektrischen Schal
tungen können teure Redesigns von Masken von elektrischen
Schaltungen verhindert werden.
Die Länge der Testmuster zur Prüfung von elektrischen Schal
tungen ist durch den Benutzer festlegbar, wobei die Länge der
Testmuster stets endlich ist. Durch Vorsehen von langen und
ausführlichen Testmustern kann eine sehr hohe Fehlerabdec
kungsquote erreicht werden, die sich beim Vorsehen von sehr
langen Testmustern asymptotisch einer vollständigen Fehlerab
deckung annähert.
Ein weiterer Vorteil des Verfahrens ist die sichere Vermeidung
von nicht zulässigen Befehlen und Befehlsfolgen.
In einer Ausführungsform der Erfindung ist aus der vorliegen
den Spezifikation der elektrischen Schaltung ein Systemmodell
bzw. ein Zustandsmodell herleitbar.
Dieses Zustandsmodell der elektrischen Schaltung weist mehrere
Zustände auf, die untereinander durch Zustandsübergänge ver
bunden sind. Für jeden Zustand sind ein oder mehrere zulässige
Befehle und bzw. oder ein oder mehrere nicht zulässige Befehle
vorgegeben. Bei gegebenen Zustand ist für einen beliebigen Be
fehl ein Folgezustand ermittelbar. Die Ermittlung des jeweils
vorliegenden Zustands erfolgt insbesondere dadurch, daß die
Zustände in der Reihenfolge ihres Auftretens gemerkt werden.
Als Folgezustand kann auch derselbe Zustand vorgesehen sein.
Dies ist insbesondere bei Durchführen einer Nulloperation der
Fall.
Bei dieser Ausführungsform der Erfindung erfolgt die Überprü
fung auf Zulässigkeit des jeweiligen Befehls für den vorlie
genden Zustand dadurch, indem in einem ersten Schritt festge
stellt wird, in welchem Zustand sich die elektrische Schaltung
befindet und in einem zweiten Schritt festgestellt wird, ob
der ausgewählte Befehl für diesen Zustand zulässig ist.
Durch diese vorteilhafte Weiterbildung der Erfindung kann aus
einer schriftlich vorliegenden Spezifikation einer elektri
schen Schaltung eine ausführbare Spezifikation zur Testmu
stererzeugung erstellt werden. Für jede Sequenz von Eingangs
daten kann festgestellt werden, ob diese gemäß dem erstellten
Zustandsmodell zulässig ist.
Der Schritt des Ermittelns eines neuen Zustands zu einem gege
benen Zustand und zu einem gegebenen Befehl sowie der Schritt
der Überprüfung, ob ein gegebener Befehl zu einem vorliegenden
Zustand zulässig ist, können zusammen durchgeführt werden. So
mit kann eine Beschleunigung und eine Effizienzerhöhung des
Verfahrens erreicht werden.
Das erfindungsgemäße Verfahren kann sehr vorteilhaft für eine
Vielzahl von verschiedenen elektrischen Schaltungen eingesetzt
werden. Solche elektrische Schaltungen können als Digital
schaltungen, wie dynamische und statische Halbleiterspeicher
sowie Prozessoren, als Analogschaltungen wie Phasenregelkreise
bzw. "Phase Locked Loops" und Delta-Sigma-A/D-Wandler sowie
als komplexe Schaltungen wie Steuerungen als auch als Compu
tersysteme mit EDV-Programmen vorliegen.
Gemäß einer weiteren Ausführungsform der Erfindung weist die
zu prüfende elektrische Schaltung wenigstens einen Ausgangska
nal auf. Dabei sind Ausgangsdaten bzw. Ausgangszustände in Ab
hängigkeit von den eingegebenen Befehlen bzw. in Abhängigkeit
von eingegebenen Befehlen und vorliegenden Zuständen ermittel
bar.
Durch diese Ausführungsform der Erfindung sind durch die elek
trische Schaltung erzeugten Ausgangsdaten vorteilhaft auf
Übereinstimmung mit einen vorgegebenen Wert überprüfbar. Bei
spielsweise können Inhalte von Speicherzellen von elektrischen
Schaltungen sehr effektiv auf ihre Korrektheit überprüft wer
den.
Gemäß einer weiteren Ausführungsform der Erfindung können Be
fehle zur Ansteuerung von elektrischen Schaltungen als Be
fehlssätze ausgestaltet sein, die eine Kombination von Infor
mationen aufweisen. Diese Befehlssätze sind als Vektoren dar
stellbar.
Diese Befehlssätze können Befehle bzw. Kommandos an die elek
trische Schaltung, wie Lesekommandos, Schreibkommandos, Nullo
perationen sowie Aktivierungs- und Deaktivierungskommandos be
inhalten. In den Befehlssätzen können Adressen zur Ansteuerung
von bestimmten Teilen der elektrischen Schaltung enthalten
sein, wie insbesondere einzelne Speicherzellen. Des weiteren
können Befehlssätze Zahlenwerte aufweisen, die zur Verarbei
tung in der elektrischen Schaltung insbesondere zur Speiche
rung in und zum Auslesen aus einzelnen Speicherzellen vorgese
hen sind.
Durch die Möglichkeit unterschiedliche Befehle in Befehlssät
zen zusammenzufassen, kann eine besonders vorteilhafte Über
prüfung von elektrischen Schaltungen gewährleistet werden.
Somit können Befehle aus einem nahezu beliebig groß ausgestal
teten Befehlsraum vorteilhaft verarbeitet werden und Teilbe
reiche von elektrischen Schaltungen, wie insbesondere einzelne
Speicherzellen bzw. einzelne Speicherbits, vorzugsweise direkt
angesprochen werden.
Im Falle, daß elektrische Schaltungen mit einer hohen Anzahl
von Speicherzellen getestet werden, wie insbesondere "D-
RAM's", "CPU's" mit "L2-Cache", ist es häufig sinnvoll, die
Überprüfung auf einen bestimmten Adreßbereich der elektrischen
Schaltung zu begrenzen. Dies erhöht die Wahrscheinlichkeit,
daß einzelne Speicherzellen mehrfach beschrieben und wieder
ausgelesen werden. Somit wird vorteilhafterweise eine intensi
ve Überprüfung sämtlicher Adreßbereiche von elektrischen
Schaltungen durch die Erfindung ermöglicht. Die Auswahl der
eingeschränkten Adreßräume kann zu Beginn der erfindungsgemä
ßen Testmustererzeugung zufällig erfolgen, so daß bei einer
Durchführung hinreichend vieler Tests eine Erzeugung von Test
mustern für alle Bereiche der elektrischen Schaltung vorgese
hen wird.
Gemäß einer weiteren Ausführungsform der Erfindung sind die
Häufigkeiten von Befehlen zur Ansteuerung von elektrischen
Schaltungen benutzerdefiniert einstellbar. Hierbei können für
einzelne Befehle aus dem Befehlsraum Gewichtungsfaktoren vor
gesehen werden. Mit diesen Gewichtungsfaktoren kann die Häu
figkeit eingestellt werden, mit der die Befehle in dem Testmu
ster enthalten sind.
Diese Gewichtungsfaktoren sind während der Ausführung des Ver
fahrens zur Erzeugung von 'Testmustern veränderbar. Beispiels
weise kann einem Befehl zu Beginn der Ausführung des Verfah
rens eine bestimmte Wahrscheinlichkeit zur Auswahl aus dem
Befehlsraum zugewiesen werden. Nach einem festgelegten Zeit
raum kann ein Soll-Ist-Abgleich der relativen Häufigkeit die
ses Befehls aus den beobachtbaren Ausgangsdaten mit der ge
wünschten Häufigkeit erfolgen. Bei Abweichung der relativen
Häufigkeit dieses Befehls aus den beobachtbaren Ausgangsdaten
von der gewünschten Häufigkeit kann eine Anpassung bzw. Kor
rektur des Gewichtungsfaktors für diesen Befehl erfolgen.
Weiterhin kann ein Gewichtungsfaktor für bestimmte Befehle so
eingestellt werden, daß dieser über die Ausführung des Verfah
rens eine bestimmte Entwicklung aufweist, beispielsweise mit
zunehmender Testzeit geringer wird.
Durch diese Ausführungsform der Erfindung können für die Über
prüfung von elektrischen Schaltungen besonders relevante Be
fehle bzw. Kommandos auf einfache Weise priorisiert werden.
Weiterhin sind Häufigkeiten einzelner Befehle bzw. Kommandos
vorteilhaft automatisch adaptierbar. Beispielsweise kann im
Fall, daß der Befehl "Lesen" besondere Relevanz bei der Über
prüfung von elektrischen Schaltungen aufweist, die Häufigkeit,
mit der das Kommando "Lesen" im Testmuster auftaucht, auf den
gewünschten Wert angehoben werden.
Weiterhin läßt sich mit dieser Ausführungsform der Erfindung
eine Vielzahl der gewünschten Eigenschaften der Testmuster
einstellen, wie insbesondere die Anzahl des Öffnens von Wort
leitungen bei dynamischen Halbleiterspeichern bzw. "D-RAM's"
oder die Anzahl der Multiplikationsbefehle einer "Central
Processing Unit".
Besonders im Falle, daß für viele Befehlsabfolgekriterien Ver
bote vorliegen oder daß bei einem Zustandsmodell Zustände vor
gesehen sind, die viele nicht zulässige Befehle aufweisen,
wird normalerweise ein Testmuster erzeugt, das eine nur gerin
ge Anzahl von zulässigen Befehlen aufweist. In diesem Fall
kann durch die Adaption der Häufigkeiten einzelner Befehle ei
ne wesentliche Steigerung der Anzahl der zulässigen Befehle in
dem erzeugten Testmuster erfolgen.
Beispielsweise wird nur eine geringe Fehlerabdeckung erreicht,
wenn die Eingangsdaten einer als Speicher ausgestalteten elek
trischen Schaltung viele Schreib-, aber wenige Lesekommandos
enthalten. In diesem Fall besteht die Gefahr, daß ein fehler
haftes Schreiben übersehen wird, weil fehlerhaft geschriebene
Daten durch nochmaliges Schreiben überschrieben werden. In
diesem Falle kann durch Erhöhung des Gewichtungsfaktors für
die Häufigkeit des Schreibbefehls eine deutliche Verbesserung
der Fehlerabdeckung durch das erzeugte Testmuster erreicht
werden.
Des weiteren ist es für manche Testzwecke erforderlich, nur
eine bestimmte Teilmenge des zulässigen Befehlsraums zu nut
zen. Für die Überprüfung eines dynamischen Halbleiterspeichers
bzw. "D-RAM's" kann es zweckmäßig sein, ein Testmuster zu er
zeugen, in dem nur Befehle auf der offenen Leitung zugelassen
sind, insbesondere der Schreibbefehl, der Lesebefehl und die
Nulloperation.
Gemäß dieser vorteilhaften Weiterbildung der Erfindung ist es
möglich, einen Teilbereich des Befehlsraums einem intensiven
Test zu unterziehen, um beispielsweise für verschiedene Zu
griffsarten maximale Zugriffsgeschwindigkeiten separat zu er
mitteln.
Die Erfindung ist auch in einem Computerprogramm zur Ausfüh
rung eines Verfahrens zur Erzeugung von Befehlstestmustern
verwirklicht. Das Computerprogramm ist dabei so ausgebildet,
daß nach Eingabe eines Befehlsraums sowie nach Eingabe von Be
fehlsabfolgekriterien bzw. nach Eingabe eines Zustandsmodells
mit mehreren Zuständen und mit mehreren Zustandsübergängen ein
Verfahren gemäß einem der vorhergehenden Ansprüche verwirk
licht ist. Dabei ist als Ergebnis des Verfahrens ein Testmu
ster ausgebbar, das eine Folge von zulässigen Befehlen auf
weist. Mit diesem Testmuster kann eine elektrische Schaltung
besonders vorteilhaft überprüft werden.
Durch das erfindungsgemäß verbesserte Computerprogramm ergeben
sich eine verbesserte Testabdeckung, eine einfache und effek
tive Erstellung von Testmustern und eine Laufzeitverbesserung
gegenüber den bekannten Verfahren zur Erzeugung von Testmu
stern.
Die Erfindung betrifft außerdem ein Computerprogramm, das auf
einem Speichermedium enthalten ist, das in einem Computerspei
cher abgelegt ist, das in einem Direktzugriffsspeicher enthal
ten ist oder das auf einem elektrischen Trägersignal übertra
gen wird.
Weiterhin betrifft die Erfindung einen Datenträger mit einem
solchen Computerprogramm sowie ein Verfahren, bei dem ein sol
ches Computerprogramm aus einem elektronischen Datennetz, wie
beispielsweise aus dem Internet, auf einen an das Datennetz
angeschlossenen Computer heruntergeladen wird.
Das erfindungsgemäße Verfahren zur Erzeugung von Testmustern
kann besonders vorteilhaft für eine Vielzahl von elektrischen
Schaltungen verwendet werden. Mit der Erfindung können beson
ders vorteilhaft Testmuster für Digitalschaltungen, für Ana
logschaltungen und für komplexe Schaltungen erzeugt werden.
Die Verwendung des erfindungsgemäßen Verfahrens für Digital
schaltungen ist insbesondere bei dynamischen Halbleiterspei
chern bzw. "D-RAM's", bei statischen Halbleiterspeichern bzw.
"S-RAM's" und bei Prozessoren vorteilhaft.
Bei dynamischen Halbleiterspeichern kann ein verschachteltes
Ansprechen mehrerer Speicherbänke vorgesehen werden. Weiterhin
könnten "Double Date Rate"-Bausteine mittels des Verfahrens
getestet werden.
Statische Halbleiterspeicher weisen als besonders interessante
Eigenschaft für das erfindungsgemäße Verfahren einen sogenann
ten "Dual Port"-Zugriff auf.
Des weiteren sind Prozessoren für die Verwendung des erfin
dungsgemäßen Verfahrens sehr vorteilhaft einsetzbar. Die be
kannten Verfahren zur Entwicklung von funktionalen Testsequen
zen für Prozessoren bedürfen nämlich einer sehr langen Ent
wicklungszeit.
Als besonders vorteilhafte Analogschaltungen zur Verwendung
des erfindungsgemäßen Verfahrens sind insbesondere "Phase Loc
ked Loops" bzw. "PLL's" bzw. Phasenregelkreise zur Taktregene
rierung sowie Delta-Sigma-A/D-Wandler zu nennen.
Phasenregelkreise weisen als Eingangsdaten einen Bitstrom mit
einem Zufallsmuster auf. Eine Einschränkung an die Eingangsda
ten besagt, daß eine maximale Anzahl von Takten vergehen darf,
ohne daß die Eingangsdaten eine bestimmte festgelegte Anzahl
von Wechseln verzeichnen. Das Ausgangssignal erfolgt im rege
nerierten Takt im Vergleich mit dem primären Takt zur Erzeu
gung der Eingangsdaten.
Delta-Sigma-A/D-Wandler stellen eine Analog-Digital-Wandlung
mit Hilfe einer inkrementellen Kodierung bereit. Dabei liegt
das Eingangssignal analog bezüglich der Signalamplitude und
bezüglich der Zeit vor. Das analoge Eingangssignal läßt sich
digital approximieren, wenn Amplituden und Zeitauflösung deut
lich besser als die vom System wahrgenommenen Auflösungen
sind. Die Eingangsdaten unterliegen komplexen Einschränkungen
an die Anstiegszeit des Signals. Dabei weist das Ausgangs
signal einen regenerierten Takt im Vergleich mit dem primären
Takt zur Erzeugung der Eingangsdaten auf.
Weiterhin ist die Verwendung des Verfahrens zur Erzeugung von
Testmustern besonders vorteilhaft vorsehbar bei komplexen
Schaltungen, wie Steuerungen und insbesondere Raketensteuerun
gen. Des weiteren ist die Verwendung des Verfahrens mit Hilfe
eines Computerprogramms auf einem Computersystem besonders
vorteilhaft möglich.
Gemäß einer Ausführungsform der Erfindung sind Zufallszahlen
vorteilhaft mit Hilfe von Pseudozufallszahlengeneratoren er
zeugbar. Hierbei handelt es sich um algorithmisch erzeugte
Zahlenfolgen, die sich erst nach einer sehr großen Anzahl von
Zahlen wiederholen. Beliebige Pseudozufallszahlengeneratoren,
insbesondere portable Generatoren mit hinreichend hoher Peri
ode, sind für das erfindungsgemäße Verfahren zur Erzeugung von
Testmustern verwendbar.
Durch die Auswahl verschiedener Werte des Anfangswerts "Seed"
des Zufallszahlengenerators lassen sich mehrere verschiedene
Testmuster erzeugen, die nacheinander der zu prüfenden elek
trischen Schaltung zugeführt werden können. Dementsprechend
lassen sich Testmuster "On-The-Fly" erzeugen. Somit können ex
tensive Tests unabhängig von Platzbeschränkungen beliebig
durchgeführt werden.
Gemäß der Erfindung ist ein Zeitzähler vorgesehen, der bei der
Erzeugung von Befehlen für das zu erzeugende Testmuster einge
setzt wird. Die einzelnen Befehle werden im Abstand eines
festgelegten Zeitwerts erzeugt. Dieser Zeitwert bzw. diese
Zeiteinheit ist von der Spezifikation der elektrischen Schal
tung sowie von der Ausgestaltung des Verfahrens zur Erzeugung
von Testmustern abhängig. Bei "D-RAM"-Bausteinen wird diese
Verzögerung häufig als "CAS Latency" bezeichnet und nimmt ty
pisch halbzahlige Werte zwischen "1" und "4" an, wobei sich
ganzzahlige Werte auf entsprechend nachfolgende steigende
Zeiteinheiten beziehen und halbzahlige Werte auf fallende
Zeiteinheiten beziehen.
Erfindungsgemäß sind in Abhängigkeit von eingegebenen Befehlen
unterschiedliche Ausgangszustände erzeugbar, wobei zwischen
der Eingabe des entsprechenden Befehls und der Erzeugung des
zugehörigen Ausgangszustands bzw. der zugehörigen Ausgangsda
ten ein beliebiger Zeitwert vorsehbar ist. Dieser Zeitwert ist
von der zu prüfenden elektrischen Schaltung sowie von der Aus
gestaltung des Verfahrens zur Erzeugung von Testmustern abhän
gig.
Gemäß einer Ausführungsform der Erfindung kann das Verfahren
zur Erzeugung von Testmustern dadurch erfolgen, daß in einem
ersten Schritt ein Systemmodell erstellt wird, in einem zwei
ten Schritt ausgehend aus diesem Systemmodell eine Software-
ausführbare Spezifikation abgeleitet wird und in einem dritten
Schritt ein Algorithmus zur Testmustererzeugung aufgestellt
wird.
Die Erstellung des Systemmodells sieht hierbei eine erste
Funktion vor, die bei gegebenen Zustand zu beliebigen Befehlen
einen neuen Zustand liefert sowie eine zweite Funktion, welche
die Ausgangsdaten für einen eingegebenen Befehl zur Verfügung
stellt.
Die Software-ausführbare Spezifikation kann als Funktion be
reitgestellt werden, die zu beliebigen Befehlen angibt, ob
diese bei gegebenem Zustand zulässig oder unzulässig sind. So
mit es ist möglich, für jede Befehlsfolge genau festzustellen,
ob sie gemäß der Spezifikation der elektrischen Schaltung zu
lässig ist.
Der Algorithmus zur Testmustererzeugung mit einer vorgegebenen
Anzahl von Zyklen liefert insbesondere durch eine Funktion
"Random" Zufallsdaten für alle zu erzeugende Befehle, schreibt
insbesondere durch eine Funktion "Write" das Testmuster für
einen Zyklus, das die Befehle und die Ausgangsdaten beinhal
tet.
Die Erfindung ist in den Zeichnungen anhand eines Ausführungs
beispiels näher veranschaulicht.
Fig. 1 zeigt eine Eingangsdatenkommandotabelle gemäß einem
ersten Ausführungsbeispiel.
Fig. 2 zeigt ein Ablaufdiagramm gemäß dem ersten Ausfüh
rungsbeispiel.
Fig. 3 zeigt ein Speicherzellenzustandsmodell mit einem Zu
stand "Speicherzugriff geschlossen", mit einem Zu
stand "Speicherzugriff aufbauend" und mit einem Zu
stand "Speicherzugriff offen" gemäß einem zweiten
Ausführungsbeispiel.
Fig. 4 zeigt eine Befehlsfolgeliste für eine Speicherzelle
mit einer in Fig. 1 gezeigten Eingangsdatenkomman
dotabelle und mit einem in Fig. 3 gezeigten Spei
cherzellenzustandsmodell gemäß dem zweiten Ausfüh
rungsbeispiel, die zulässige und unzulässige Prüf
sätze enthält.
Fig. 5 zeigt ein Speicherzellentestmuster für eine Spei
cherzelle mit einer in Fig. 1 gezeigten Eingangsda
tenkommandotabelle und mit einem in Fig. 3 gezeig
ten Speicherzellenzustandsmodell gemäß dem zweiten
Ausführungsbeispiel, das nur zulässige Prüfsätze
enthält.
Fig. 1 zeigt eine Eingangsdatenkommandotabelle 1 gemäß einem
ersten Ausführungsbeispiel.
Eine durch das erfindungsgemäß zu erzeugende Testmuster prüf
bare elektrische Schaltung ist mit einer Reihe von Befehlen
ansteuerbar. Alle möglichen Befehle sind in einem Befehlsraum
zusammengefaßt. Dieser Befehlsraum ist in dem ersten Ausfüh
rungsbeispiel als Eingangsdatenkommandotabelle 1 dargestellt.
Anlehnend an die typische "Dynamic Random Access Memory"-
Funktionalität bzw. "DRAM"-Funktionalität stehen für die Ein
gangsdatenkommandos fünf verschiedene in Fig. 1 gezeigte Be
fehle zur Verfügung. Diese Befehle sind 23 = 8 Bit-kodiert, wo
bei diese Kodierung über dreibitwertige Eingangspins reali
sierbar ist.
Gemäß dem Ausführungsbeispiel in Fig. 1 stellt das Kommando
"Aktivierung" mit dem Kommandokürzel "ACT" und mit der Binär
kodierung "000" das erste Kommando der Eingangsdaten dar. Ge
mäß der Tabelle in Fig. 1 ist als zweites Kommando der Ein
gangsdaten das Kommando "Lesen" vorgegeben. Dieses weist das
Kommandokürzel "RD" und die Binärkodierung "001" auf. Als
nächstes Kommando der Eingangsdaten ist das Kommando "Schrei
ben" vorgesehen, welches das Kommandokürzel "WRI" und die Bi
närkodierung "010" aufweist. Das vierte Kommando der Eingangs
daten ist durch das Kommando "Deaktivierung" vorgegeben. Die
ses Kommando weist das Kommandokürzel "PRE" und die Binärdar
stellung "011" auf. Das Kommando "Nulloperation" bildet das
fünfte Kommando und weist das Kommandokürzel "NCP" sowie die
Binärkodierung "100" auf.
Die Kommandos mit den Binärdarstellungen "101", "110" und
"111" sind nicht zulässig. Die Eingangsdatenkommandos werden
bei der Erzeugung von Testmustern meist computergestützt gene
riert. Dabei werden die fünf verschiedenen Kommandos "Aktivie
rung", "Lesen", "Schreiben", "Deaktivierung" und "Nulloperati
on" automatisch erzeugt. Die Kommandos mit der Binärdarstel
lung "101", "110" und "111"' werden aus Effizienzgründen ausge
schlossen.
Fig. 2 zeigt ein Ablaufdiagramm 2 gemäß dem ersten Ausfüh
rungsbeispiel.
Der Ablauf des erfindungsgemäßen Verfahrens zur Erzeugung von
Testmustern kann grafisch durch ein Ablaufdiagramm, durch ein
Struktogramm, durch ein Michael-Jackson-Diagramm und durch
weitere Diagramme dargestellt werden.
In der hier gewählten grafischen Darstellungsform des Ablauf
diagramms 2 sind die Verfahrensschritte durch grafische Symbo
le und die Übergänge zwischen den Verfahrensschritten durch
Pfeile dargestellt.
Im ersten Ausführungsbeispiel gemäß Fig. 2 stellt das Start
feld den Beginn des erfindungsgemäßen Verfahrens dar. Beim
Start des erfindungsgemäßen Verfahrens wird ein Zeitzähler n
auf die Zahl "0" gesetzt. Des weiteren wird eine Befehlsfolge
liste erzeugt, die zu Beginn noch keine Inhalte aufweist. Die
gewünschte Anzahl von Befehlen, die in der Befehlsfolgeliste
enthalten sind, ist vor Ausführung des Verfahrens festlegbar.
Zu Beginn der Ausführung des Verfahrens zur Erzeugung von
Testmustern sind mehrere Kriterien bekannt, mit Hilfe derer
festgelegt ist, ob eine Befehlsfolge zulässig ist oder ob eine
Befehlsfolge nicht zulässig ist.
Ausgehend von dem Startfeld wird das Ausführungsfeld "Wähle
Befehl" erreicht. In dem Ausführungsfeld "Wähle Befehl" wird
ein Befehl aus der Eingangsdatenkommandotabelle 1 per Zufall
ausgewählt. Anschließend erfolgt ein Übergang in das Ausfüh
rungsfeld "Schreibe Befehl an die Position n der Befehlsfolge
liste". In diesem Ausführungsfeld wird der im vorigen Schritt
gewählte Befehl an die Position n der Befehlsfolgeliste ge
schrieben.
Danach folgt ein Übergang zu dem Entscheidungsfeld "Ist Be
fehlsfolgeliste zulässig?". In diesem Entscheidungsfeld wird
festgestellt, ob die Befehlsfolgeliste, die wenigstens einen
Befehl enthält, zulässig ist. Im Falle, daß das Entscheidungs
feld "Ist Befehlsfolgeliste zulässig?" ein negatives Ergebnis
ergibt, d. h. das die Befehlsfolgeliste nicht zulässig ist,
erfolgt ein Übergang zu dem Ausführungsfeld "Wähle Befehl". Im
Falle der Zulässigkeit der Befehlsfolge erfolgt ein Übergang
in das nächste Entscheidungsfeld "Weist Befehlsfolgeliste die
gewünschte Anzahl von Befehlen auf?".
In diesem Entscheidungsfeld wird festgestellt, ob die Befehls
folgeliste eine genügend große Anzahl von Befehlen aufweist,
oder ob weitere Befehle in die Befehlsfolgeliste eingeführt
werden sollen.
Im Falle, daß die Befehlsfolgeliste um weitere Befehle ergänzt
werden soll, wird der Zeitzähler inkrementiert, d. h. auf ei
nen Wert "n = n + 1" gesetzt. Dies ist durch das Ausführungs
feld "Inkrementiere n um den Wert 1" dargestellt. Im Anschluß
an dieses Ausführungsfeld erfolgt ein Übergang zu dem Ausfüh
rungsfeld "Wähle Befehl".
Im Falle, daß im Entscheidungsfeld "Weist Befehlsfolgeliste
die gewünschte Anzahl von Befehlen auf?" festgestellt wird,
daß eine genügende Größe der Befehlsfolgeliste erreicht ist,
erfolgt ein Übergang in das Endfeld.
Das Endfeld besagt, daß das Verfahren zur Erzeugung von Test
mustern beendet ist und daß eine Befehlsfolgeliste erzeugt
worden ist.
Im vorliegenden Ausführungsbeispiel werden die Kommandos der
Eingangsdatenkommandotabelle 1 aus Fig. 1 als Befehlsraum für
das Ablaufdiagramm 2 verwendet.
Grundsätzlich sind sämtliche Befehle der Eingangsdatenkomman
dotabelle 1 gültig, wobei der Befehl "Lesen" erst nach vorhe
riger Ausführung des Befehles "Schreiben" ausgeführt werden
darf und wobei der Befehl "Aktivierung" den ersten Befehl der
Befehlsfolge darstellen muß.
Im folgenden Ausführungsbeispiel werden nacheinander mehrere
Befehle aus der Eingangsdatenkommandotabelle 1 gewählt. Aus
diesen nacheinander gewählten Befehlen wird unter Verwendung
des Ablaufdiagramms 2 eine Befehlsfolgeliste erzeugt. Die zu
lässigen Befehle aus der Befehlsfolgeliste bilden das Testmu
ster zur Prüfung der betreffenden elektrischen Schaltung.
Die zu erzeugende Befehlsfolgeliste soll insgesamt genau drei
Befehle enthalten. Zu Beginn des Verfahrens wird der Zeitzäh
ler "n" auf Null gesetzt. Eine Befehlsfolgeliste wird erzeugt,
die noch keine Elemente aufweist.
Aus dem Startfeld erfolgt ein Übergang in das Ausführungsfeld
"Wähle Befehl", in dem der Befehl "Lesen" aus der Eingangsda
tenkommandotabelle 1 ausgewählt wird.
Danach wird der Befehl "Lesen" an die Position "0" der Be
fehlsfolgeliste geschrieben. Anschließend erfolgt eine Über
prüfung, ob die Befehlsfolgeliste zulässig ist. Diese Überprü
fung ergibt, daß die Befehlsfolgeliste mit dem Element "Lesen"
nicht zulässig ist, da als erster Befehl der Befehlsfolgeliste
der Befehl "Aktivierung" zwingend vorgeschrieben ist. Somit
erfolgt eine Verzweigung zu dem Ausführungsfeld "Wähle Be
fehl", in dem ein neuer Befehl aus der Eingangsdatenkommando
tabelle 1 ausgewählt wird.
Der nächste aus der Eingangsdatenkommandotabelle 1 gewählte
Befehl ist der Befehl "Aktivierung". Dieser Befehl wird an die
Position "0" der Befehlsfolgeliste geschrieben, wobei der Be
fehl "Lesen" überschrieben wird, der sich vorher an der Posi
tion "0" befunden hat. Nun erfolgt die Überprüfung der Be
fehlsfolgeliste auf Zulässigkeit. Diese Überprüfung ergibt ein
positives Ergebnis, da der Befehl "Aktivierung" den geforder
ten ersten Befehl der Befehlsfolgeliste darstellt. Dementspre
chend erfolgt ein Übergang zu dem Entscheidungsfeld "Weist Be
fehlsfolgeliste die gewünschte Anzahl von Befehlen auf?".
Die gewünschte Anzahl von drei Befehlen der Befehlsfolgeliste
ist noch nicht erreicht, somit erfolgt eine Verzweigung zu dem
Ausführungsfeld "Inkrementiere n um den Wert 1". In diesem
Ausführungsfeld wird der Zeitzähler auf die Zahl 1 gesetzt.
Danach erfolgt ein Übergang zu dem Ausführungsfeld "Wähle Be
fehl".
An dieser Stelle wird aus der Eingangsdatenkommandotabelle 1
der Befehl "Lesen" als nächster Befehl selektiert. Dieser Be
fehl wird an die Position "1" der Befehlsfolgeliste geschrie
ben. Die Befehlsfolgeliste, die nun die Befehle "Aktivierung"
an Position "0" und "Lesen" an Position "1" enthält, wird nun
auf Zulässigkeit überprüft. Die Entscheidung über die Zuläs
sigkeit dieser Befehlsfolgeliste fällt negativ aus, da der Be
fehl "Lesen" erst nach vorheriger Ausführung des Befehls
"Schreiben" vorkommen darf. Demzufolge erfolgt eine Verzwei
gung zu dem Ausführungsfeld "Wähle Befehl".
Der nächste aus der Eingangsdatenkommandotabelle 1 gewählte
Befehl ist "Schreiben". Dieser wird an die Position 1 der Be
fehlsfolgeliste geschrieben, wobei der vorher an dieser Posi
tion befindliche Befehl "Lesen" überschrieben wird. Die nun
vorliegenden Befehlsfolgeliste beinhaltet die Befehle "Akti
vierung" an Position "0" und "Schreiben" an Position "1". Die
Überprüfung dieser Befehlsfolgeliste auf Zulässigkeit ergibt
ein positives Ergebnis, woraufhin ein Übergang in das Ent
scheidungsfeld "Weist Befehlsfolgeliste die gewünschte Anzahl
von Befehlen auf?" erfolgt. Die gewünschte Anzahl von drei Be
fehlen der Befehlsfolgeliste ist noch nicht erreicht, demzu
folge wird das Ausführungsfeld "Inkrementiere n um den Wert 1"
erreicht. Somit wird der Zeitzähler auf n = 2 gesetzt. An
schließend erfolgt ein Übergang in das Ausführungsfeld "Wähle
Befehl".
Der Befehl "Lesen" stellt den nächsten Befehl dar, der aus der
Eingangsdatenkommandotabelle 1 ausgewählt wird. Dieser Befehl
wird an die Position "2" der Befehlsfolgeliste geschrieben.
Somit weist die Befehlsfolgeliste die Befehle "Aktivierung" an
Position "0", "Schreiben" an Position "1" und "Lesen" an Posi
tion "2" auf. Die Überprüfung dieser Befehlsfolgeliste ergibt
ein positives Ergebnis. Somit erfolgt eine Weiterleitung in
das Entscheidungsfeld "Weist Befehlsfolgeliste die gewünschte
Anzahl von Befehlen auf?". Die gewünschte Anzahl von drei Be
fehlen der Befehlsfolgeliste ist nun erreicht. Es erfolgt ein
Übergang in das Endfeld.
Das in diesem ersten Ausführungsbeispiel erzeugte Testmuster
besteht demzufolge aus den drei hintereinander ausführbaren
Befehlen "Aktivierung", "Schreiben" und "Lesen". Das erste
Ausführungsbeispiel zur Verdeutlichung des Verfahrens zur Er
zeugung von Testmustern ist an dieser Stelle beendet.
Fig. 3 zeigt ein Speicherzellenzustandsmodell 3 mit einem Zu
stand Speicherzugriff geschlossen 4, mit einem Zustand Spei
cherzugriff aufbauend 5 und mit einem Zustand Speicherzugriff
offen 6 gemäß einem zweiten Ausführungsbeispiel.
Bei dem erfindungsgemäßen Verfahren zur Erzeugung von Testmu
stern zur Überprüfung von elektrischen Schaltungen wird in ei
nem ersten Schritt aus der vorliegenden Spezifikation der
elektrischen Schaltung ein Systemzustandsmodell bzw. ein Zu
standsmodell erstellt.
Dieses Zustandsmodell weist mehrere Zustände mit mehreren Zu
standsübergängen auf. Aus diesem Zustandsmodell sind für jeden
Zustand in Abhängigkeit von als Eingangsdaten vorliegenden Be
fehlen ein Folgezustand sowie die entsprechenden Ausgangsdaten
ermittelbar.
Im zweiten Ausführungsbeispiel der Erfindung werden die Ein
gangsdaten durch einen Algorithmus zur Testmustererzeugung ge
neriert.
Im zweiten Ausführungsbeispiel wird ein "DRAM"-Speicherbau
stein betrachtet, der aus genau einer Speicherzelle besteht,
welche die binären Daten "0" oder "1" auf unbegrenzte Zeit
speichern kann.
Im Ausführungsbeispiel gliedern sich die Eingangsdaten in ein
Kommando zur Ausführung an den Speicherbaustein bzw. ein Ein
gangsdatenkommando, in eine Adresse des Speicherbausteins bzw.
eine Eingangsdatenadresse und in einen Wert zur Speicherung in
dem Speicherbaustein bzw. einen Eingangsdatenwert.
Das Eingangsdatenkommando weist jeweils einen der Befehle "Ak
tivierung", "Lesen", "Schreiben", "Deaktivierung" und "Nullo
peration" aus der Eingangsdatenkommandotabelle 1 zur Ausfüh
rung an die Speicherzelle auf.
Im Ausführungsbeispiel wird genau eine Speicherzelle betrach
tet. Dementsprechend kann die Eingangsdatenadresse nur auf den
gültigen Wert "0" gesetzt werden. Eine Auswahl der Speicher
adresse, insbesondere einer Zeilenadresse sowie einer Spal
tenadresse ist im Ausführungsbeispiel nicht möglich.
Der Eingangsdatenwert weist die Binärdaten "0" oder "1" auf
und wird zur Speicherung in der Speicherzelle unter Verwendung
des Kommandos "Schreiben" verwendet.
Nachfolgend wird die Funktionsweise des im Ausführungsbeispiel
dargestellten Speicherbausteins anhand des in Fig. 3 gezeig
ten Speicherzellenzustandmodells 3 beschrieben.
Die erfindungsgemäße Speicherzelle befindet sich entweder im
Zustand Speicherzugriff geschlossen 4 oder im Zustand Spei
cherzugriff aufbauend 5 oder im Zustand Speicherzugriff offen
6.
Im Zustand Speicherzugriff geschlossen 4 der Speicherzelle ist
kein Zugriff auf den Speicherinhalt der Speicherzelle möglich.
Weder das Kommando "Lesen", noch das Kommando "Schreiben",
noch das Kommando "Deaktivierung" ist im Zustand Speicherzu
griff geschlossen 4 möglich. Das Kommando "Nulloperation" ist
erlaubt. Mittels des Kommandos "Nulloperation" wird als näch
ster Zustand der Speicherzelle derselbe Zustand Speicherzu
griff geschlossen 4 erreicht. Dies ist in Fig. 3 durch den
Pfeil angedeutet, der mit dem Kommandokürzel "NOP" beschriftet
ist.
Mittels des Kommandos "Aktivierung" wird aus dem Zustand Spei
cherzugriff geschlossen 4 der Zustand Speicherzugriff aufbau
end 5 erreicht. Dies ist in Fig. 3 durch den mit dem Komman
dokürzel "ACT" beschrifteten Pfeil dargestellt, der aus dem
Zustand Speicherzugriff geschlossen 4 in den Zustand Speicher
zugriff aufbauend 5 führt.
Der Zustand Speicherzugriff geschlossen 4 wird mittels des
Kommandos "Deaktivierung" aus dem Zustand Speicherzugriff of
fen 6 erreicht. Dies ist durch den Pfeil mit der Beschriftung
"PRE" in Fig. 3 gezeigt.
Im Zustand Speicherzugriff aufbauend 5 blockieren interne Vor
gänge in der Speicherzelle die Weiterverarbeitung von Ein
gangsdaten. Nach einer gewissen Zeit erfolgt ein automatischer
Übergang in den Zustand Speicherzugriff offen 6. Im Ausfüh
rungsbeispiel gemäß Fig. 3 erfolgt der Übergang in den Zu
stand Speicherzugriff offen 6 automatisch nach einer Zeitein
heit bzw. einer "Clock"-Periode. Das für den Zustandsübergang
in den Zustand Speicherzugriff offen 6 notwendige Verstreichen
einer Zeiteinheit wird im Ausführungsbeispiel durch die Aus
führung des zulässigen Befehls Nulloperation "NOP" erreicht.
Im Zustand Speicherzugriff aufbauend 5 ist genau das Kommando
"Nulloperation" erlaubt, weitere Kommandos sind nicht zuläs
sig. Dieses Kommando "Nulloperation" veranlaßt den Übergang in
den gleichen Zustand Speicherzugriff aufbauend 5. Dies ist in
Fig. 3 durch den mit dem Kommandokürzel "NOP" beschrifteten
Pfeil angedeutet, der sich an dem Zustand Speicherzugriff auf
bauend 5 befindet.
Im Zustand Speicherzugriff offen 6 ist ein Zugriff auf die
Speicherinhalte der Speicherzelle möglich. Der Zustand Spei
cherzugriff offen 6 wird automatisch aus dem Zustand Speicher
zugriff aufbauend 5 nach einer Zeiteinheit erreicht.
Im Zustand Speicherzugriff offen 6 ist das Kommando "Nullope
ration" erlaubt. Dieses Kommando führt in denselben Zustand
Speicherzugriff offen 6, wie in Fig. 3 durch den mit dem Kom
mandokürzel "NOP" beschrifteten Pfeil an dem Zustand Speicher
zugriff offen 6 verdeutlicht ist.
Des weiteren ist im Zustand Speicherzugriff offen 6 sowohl ein
lesender als auch ein schreibender Zugriff auf die Speicherin
halte der Speicherzelle möglich. Die Ausführung des Kommandos
"Lesen" ist in Fig. 3 durch den mit dem Kommandokürzel "RD"
beschrifteten Pfeil verdeutlicht. Die Ausführung des Kommandos
"Schreiben" ist in Fig. 3 durch den mit dem Kommandokürzel
"WRI" beschrifteten Pfeil gezeigt. Dementsprechend kann im Zu
stand Speicherzugriff offen 6 sowohl ein neuer binärer Wert in
den Speicherinhalt der Speicherzelle geschrieben werden als
auch der jeweils in der Speicherzelle abgelegte Binärwert ge
lesen werden. Das Kommando "Lesen" sowie das Kommando "Schrei
ben" führen wieder in denselben Zustand Speicherzugriff offen
6.
Mittels des Kommandos "Deaktivierung" ist aus dem Zustand
Speicherzugriff offen 6 als Folgezustand der Zustand Speicher
zugriff geschlossen 4 erreichbar. Dies ist in Fig. 3 durch
den mit dem Kommandokürzel "PRE" beschrifteten Pfeil verdeut
licht.
Im zweiten Ausführungsbeispiel werden von einem Testmusterge
nerierungsprogramm zu diskreten, äquidistanten Zeitschritten
bzw. Zeiteinheiten die Eingangsdaten erzeugt. Aus dem jeweils
vorliegenden Zustand des Speicherzellenzustandsmodells 3 wer
den in Abhängigkeit der Eingangsdaten die entsprechenden Fol
gezustände berechnet.
Der Übergang von einem Zustand in den nächsten Zustand des
Speicherzellenzustandsmodells 3 nimmt jeweils eine Zeiteinheit
in Anspruch. Dementsprechend ist der aus dem jeweils vorlie
genden Zustand des Speicherzellenzustandsmodells 3 und aus den
Eingangsdaten der Speicherzelle ermittelbare nächste Zustand
sowie die daraus errechenbaren Ausgangsdaten jeweils eine
Zeiteinheit später ersichtlich.
Ein Zustandsübergang von einem Zustand in den nächsten Zustand
dauert auch dann eine Zeiteinheit, wenn der Folgezustand und
der Ausgangszustand übereinstimmen. Im Ausführungsbeispiel ge
mäß Fig. 3 nimmt der automatische Übergang vom Zustand Spei
cherzugriff aufbauend 5 in den Zustand Speicherzugriff offen 6
ebenfalls eine Zeiteinheit in Anspruch.
Gemäß dem zweiten Ausführungsbeispiel wird das Systemmodell in
eine durch ein hier nicht gezeigtes Computersystem ausführbare
Funktion umgewandelt, die zu beliebigen Eingangsdaten angibt,
ob sie bei einem vorgegebenen Systemzustand zulässig sind.
Durch Interpretation des Speicherzellenzustandsmodells 3 ist
es damit möglich, für jede Sequenz von Eingangsdaten festzu
stellen, ob die jeweiligen Eingangsdaten zulässig sind oder
nicht.
Anschließend wird erfindungsgemäß ein Algorithmus zur Testmu
stererzeugung definiert, der auf einem hier nicht gezeigten
Computersystem ausführbar ist. Dabei werden Zufallszahlen für
alle Eingangsdaten der Speicherzelle erzeugt. Ein Testmuster
besteht aus einer Vielzahl von hintereinander ausführbaren Be
fehlen. Dabei werden die Eingangsdaten mittels eines auf einem
Computersystem ausführbaren Programm zufällig erzeugt. Die
Ausgangsdaten berechnen sich jeweils aus dem Systemzustand und
aus den vorgegebenen Eingangsdaten.
Fig. 4 zeigt eine Befehlsfolgeliste 7 für eine Speicherzelle
mit einer in Fig. 1 gezeigten Eingangsdatenkommandotabelle
und mit einem in Fig. 3 gezeigten Speicherzellenzustandsmo
dell gemäß dem zweiten Ausführungsbeispiel, die zulässige und
unzulässige Prüfsätze enthält.
Die Befehlsfolgeliste 7 weist eine Spalte "Zeit", eine Spalte
"Eingangsdatenkommando", eine Spalte "Eingangsdatenadresse",
eine Spalte "Eingangsdatenwert", eine Spalte "Ausgangsdaten",
eine Spalte "Speicherzellenzustand" und eine Spalte "Speicher
zelleninhalt" auf.
Die Befehlsfolgeliste 7 gliedert sich in eine Vielzahl von Be
fehlsfolgenzeilen, die jeweils einen Befehlssatz bzw. Spei
cherzellenprüfsatz enthalten.
Die erste Spalte "Zeit" der Befehlsfolgeliste 7 enthält in je
der Zeile genau eine Zeiteinheit, zu der die zufällig erzeug
ten Eingangsdaten zum Test der beschriebenen Speicherzelle
herangezogen werden und zu der die Ausgangsdaten auf ihre Gül
tigkeit hin geprüft werden. Die Werte für die Zeiteinheiten in
der ersten Spalte "Zeit" der Befehlsfolgeliste 7 sind als nu
merisch inkrementierende Integer-Zahlen vorgesehen.
Falls das Eingangsdatenkommando gemäß der Eingangsdatenkomman
dotabelle 1 in Fig. 1 für den vorliegenden Speicherzellenzu
stand gemäß dem Speicherzellenzustandsmodell 3 nicht zulässig
ist, enthält im zweiten Ausführungsbeispiel gemäß Fig. 4 das
jeweilige Feld in der ersten. Spalte "Zeit" der Befehlsfolgeli
ste 7 den Zeichensatz "nicht zulässig". Somit beinhalten diese
Speicherzellenprüfsätze kein zulässiges Eingangsdatenkommando
für den vorliegenden Zustand gemäß dem Speicherzellenzustands
modell 3.
In den Feldern der zweiten Spalte "Eingangsdatenkommando" ist
jeweils das Kommandokürzel des Kommandos der Eingangsdaten ge
mäß der Eingangsdatenkommandotabelle 1 in Fig. 1 enthalten.
Die Kommandos der Spalte "Eingangsdatenkommando" der Befehls
folgeliste 7 werden zufällig erzeugt. Im erfindungsgemäßen
Verfahren werden nur zulässige Kommandos der Eingangsdatenkom
mandotabelle 1 erzeugt.
In der dritten Spalte "Eingangsdatenadresse" der Befehlsfolge
liste 7 ist die jeweilige Adresse der betroffenen Speicherzel
le enthalten. Dies Adresse beträgt in dem vorliegenden Fall
die Zahl "0", da im Ausführungsbeispiel genau eine Speicher
zelle betrachtet wird. Wenn mit dem erfindungsgemäßen Verfah
ren mehrere Speicherzellen geprüft werden, so wird durch eine
in der dritten Spalte "Eingangsdatenadresse" enthaltene Zahl
die jeweils zu prüfende Speicherzelle festgelegt.
Die vierte Spalte "Eingangsdatenwert" beinhaltet den durch das
erfindungsgemäße Verfahren erzeugten Wert zur Speicherung in
der Speicherzelle, der die binären Werte "0" oder "1" aufwei
sen kann. Dementsprechend sind in der vierten Spalte der Be
fehlsfolgeliste 7 die Eingangsdaten für den Test der Speicher
zelle enthalten. Eine Speicherung des Eingangsdatenwerts er
folgt nur bei Vorliegen des Kommandos "WRI". Wenn dieses Kom
mando nicht vorliegt, ist der Eingangsdatenwert ohne Bedeu
tung.
In der fünften Spalte "Ausgangsdaten" sind die aufgrund des
Systemzustands und aufgrund der Eingangsdaten erwarteten Aus
gangsdaten aufgeführt. Die binären Werte "0" und "1" geben die
zu den betreffenden Zeiteinheiten erwarteten Ausgangsdaten an.
Falls keine Überprüfung der Ausgangsdaten erfolgen soll, ist
in der fünften Spalte "Ausgangsdaten" jeweils der Wert "-1
eingetragen.
In der sechsten Spalte "Speicherzellenzustand" der Befehlsfol
geliste 7 ist der Speicherzellenzustand gemäß dem in Fig. 3
dargestellten Speicherzellenzustandsmodell 3 enthalten. Durch
die in der sechsten Spalte "Speicherzellenzustand" enthaltenen
Kürzel sind die jeweiligen Zustände gemäß des Speicherzellen
zustandsmodells 3 dargestellt.
Das Kürzel "Szg_zu" entspricht dem Zustand Speicherzugriff ge
schlossen 4. Das Kürzel "Szg_aufb" entspricht dem Zustand
Speicherzugriff aufbauend 5. Das Kürzel "Szg_offen" entspricht
dem Zustand Speicherzugriff offen 6 des Speicherzellenzu
standsmodells 3 aus Fig. 3.
In der siebten Spalte "Speicherzelleninhalt" der Befehlsfolge
liste 7 ist der Inhalt der Speicherzellen abgelegt. Hierbei
stehen die Zahlen "0" und "1" für erlaubte Werte und "-1" für
ein ungültiges Kommando. Dieses ungültige Kommando tritt dann
auf, wenn noch kein Wert in die Speicherzelle geschrieben wur
de.
Nachfolgend werden die in den Speicherzellentestmusterzeilen
enthaltenen Prüfsätze der Speicherzelle erläutert.
In der Zeile mit der Zeiteinheit "0" befindet sich die Spei
cherzelle im Zustand Speicherzugriff geschlossen 4. Dies ist
durch das Kürzel "Szg_zu" in der sechsten Spalte dargestellt.
Das zufällig erzeugte Eingangsdatum "Kommando" bezeichnet das
Kommando "Aktivierung". Dies ist durch das Kommandokürzel
"ACT" in der zweiten Spalte der Befehlsfolgeliste 7 darge
stellt. Die adressierte Speicherzelle weist die Eingangsda
tenadresse "0" auf, wie in der dritten Spalte der Befehlsfol
geliste 7 ersichtlich ist. Der Eingangsdatenwert weist die zu
fällig erzeugte Zahl "0" zur Speicherung in der Speicherzelle
auf, wie in der vierten Spalte dargestellt ist. Eine Speiche
rung des Eingangsdatenwerts erfolgt nicht, da das Kommando
"WRI" nicht vorliegt. Die in der fünften Spalte "Ausgangsda
ten" der Befehlsfolgeliste 7 enthaltene Zahl "-1 besagt, daß
keine Überprüfung der Ausgangsdaten bei diesem Prüfsatz vorge
sehen ist. Der Speicherzelleninhalt der betrachteten Speicher
zelle weist die Zahl "-1 auf, wie in der siebten Spalte
"Speicherzelleninhalt" der Befehlsfolgeliste 7 beschrieben
ist. Diese Zahl besagt, daß noch kein Wert in die Speicherzel
le geschrieben wurde.
Aus dem Zustand Speicherzugriff geschlossen 4 wird mittels des
gültigen Kommandos "Aktivierung" ein Zustandsübergang in den
Zustand Speicherzugriff aufbauend 5 veranlaßt. Dementsprechend
ist in der nächsten Zeile der Befehlsfolgeliste 7 in dem ent
sprechenden Feld der sechsten Spalte "Speicherzellenzustand"
der Befehlsfolgeliste 7 das Kürzel "Szg_aufb" enthalten. Diese
Zeile weist den inkrementierten Wert 1 für die Zeiteinheit
auf. Das Eingangsdatenkommando dieses Prüfsatzes stellt die
Nulloperation "NOP" dar, die aus dem vorliegenden Zustand
Speicherzugriff aufbauend 5 eine erlaubte Operation darstellt.
Die adressierte Speicherzelle weist den Wert "0" auf. Der Ein
gangsdatenwert beträgt "0", das Ausgangsdatum beträgt "-1 und
der Speicherzelleninhalt beträgt ebenfalls "-1, was besagt,
daß noch kein Wert in die Speicherzelle geschrieben wurde.
Durch das Ausführen der zulässigen Nulloperation aus dem Zu
stand Speicherzugriff aufbauend wird automatisch der nächste
Zustand Speicherzugriff offen 6 erreicht.
In der nächsten Zeile, welche die Zeiteinheit 2 beinhaltet,
befindet sich die Speicherzelle im Zustand Speicherzugriff of
fen 6. Hierbei wird das Kommando "Schreiben" ausgeführt. Hier
bei wird in die Speicherzelle mit der Adresse "0" der Ein
gangsdatenwert "0" geschrieben. Somit erfolgt ein Ablegen des
Binärwerts "0" in die Speicherzelle, womit der Speicherzel
leninhalt den Wert "0" aufweist. Eine Überprüfung der Aus
gangsdaten erfolgt nicht, demzufolge ist in der fünften Spalte
"Ausgangsdaten" der Befehlsfolgeliste 7 die Zahl "-1 enthal
ten.
Das Kommando "Schreiben" stellt eine erlaubte Operation aus
dem Zustandsspeicher Zugriff offen 5 dar. Demzufolge folgt ein
Zustandsübergang in den nächsten Zustand Speicherzugriff offen
6. Der Wert für die Zeiteinheit wird auf den Wert "3" inkre
mentiert.
Somit wird anschließend die Zeile mit der Zeiteinheit 3 der
Speicherzelle betrachtet, in der sich die Speicherzelle im Zu
stand Speicherzugriff offen 6 befindet. Das zufällig erzeugte
Kommando ist "Deaktivierung".
Die weiteren Eingangsdaten sowie die Ausgangsdaten werden im
folgenden nicht betrachtet.
Der Speicherzelleninhalt in dieser Zeile der Befehlsfolgeliste
7 beträgt "0". Die Operation "Deaktivierung" stellt eine er
laubte Operation aus dem Zustands Speicherzugriff offen 6 dar
und bewirkt einen Zustandsübergang in den Zustand Speicherzu
griff geschlossen 4.
Als nächste Zeile wird die Zeile mit der Zeiteinheit "4" be
trachtet, in der sich die Speicherzelle im Zustand Speicherzu
griff geschlossen 4 befindet. Dabei wird das zufällig erzeugte
Kommando "Aktivierung" ausgeführt, das eine erlaubte Operation
darstellt und in den nächsten Zustand Speicherzugriff aufbau
end 5 führt.
In der nächsten Zeile der Befehlsfolgeliste 7 befindet sich
die Speicherzelle in dem Zustand Speicherzustand aufbauend 5.
Das zufällig erzeugte Kommando "Aktivierung" stellt keine zu
lässige Operation gemäß dem Speicherzellenzustandsmodell 3
dar. Dementsprechend ist im zugehörigen Feld der Spalte "Zeit"
der Zeichensatz "nicht zulässig" eingetragen. Weitere Ein
gangsdaten sowie die Ausgangsdaten werden für diesen nicht zu
lässigen Prüfsatz nicht erzeugt.
Die nächsten vier erzeugten Kommandos "ACT", "RD", "RD" und
"WRI" sind für den jeweils vorliegenden Zustand Speicherzu
griff aufbauend 5 nicht zulässig. Insofern wird im jeweiligen
Feld der Spalte "Zeit" der Zeichensatz "nicht zulässig" einge
tragen, und es erfolgt keine: Inkrementierung der Zeiteinheit.
Weitere Eingangsdaten sowie die Ausgangsdaten werden für diese
nicht zulässigen Prüfsätze nicht erzeugt.
In der insgesamt elften Zeile der Befehlsfolgeliste 7 befindet
sich die Speicherzelle im Zustand Speicherzugriff aufbauend 5.
Hierbei wird von dem erfindungsgemäßen Computerprogramm das
Kommando "Nulloperation" erzeugt. Dieses Kommando stellt eine
zulässige Operation gemäß dem Speicherzellenzustandsmodell 3
dar. Demzufolge wird die Zeiteinheit inkrementiert und in dem
Feld der ersten Spalte "Zeit" der Wert "6" eingetragen. Die
weiterhin erzeugten Eingangsdaten betragen für die Adresse "0"
und für den Eingangsdatenwert "1". Das Ausgangsdatum ist mit
der Zahl "-1 angegeben, was signalisiert, daß das Ausgangsda
tum keiner Überprüfung unterzogen wird. Der Speicherzellenin
halt in diesem Prüfsatz weist die Zahl "0" auf.
Da die Nulloperation ein erlaubtes Kommando aus dem Zustand
Speicherzugriff aufbauend 5 darstellt, wird der Wert für die
Zeiteinheit um 1 inkrementiert, somit erfolgt ein automati
scher Zustandsübergang in den nächsten Zustand Speicherzugriff
offen 6.
Nach der Ausführung des Lese-Kommandos in der nächsten Zeile
erfolgt in der übernächsten Zeile ein Schreibe-Kommando, das
den in der Speicherzelle enthaltenen Wert "0" durch den Wert
"1" überschreibt.
Eine weitere Beschreibung der Befehlsfolgeliste 7 wird hier
nicht vorgenommen.
Fig. 5 zeigt ein Speicherzellentestmuster 8 für eine Spei
cherzelle mit einer in Fig. 1 gezeigten Eingangsdatenkomman
dotabelle und mit einem in Fig. 3 gezeigten Speicherzellenzu
standsmodell gemäß dem zweiten Ausführungsbeispiel, das nur
zulässige Prüfsätze enthält.
Dieses Speicherzellentestmuster 8 wird aus der Befehlsfolgeli
ste 7 erzeugt und stimmt in Form und Aufbau mit der Befehls
folgeliste 7 überein, wobei nicht zulässige Zeilen bzw. nicht
zulässige Prüfsätze der Befehlsfolgeliste 7 nicht in dem Spei
cherzellentestmuster 8 enthalten sind.
Bei der Erstellung des Speicherzellentestmusters 8 wird von
der Befehlsfolgeliste 7 ausgegangen, wobei sämtliche Zeilen
bzw. Prüfsätze eliminiert werden, welche die Zeichenkette
"nicht zulässig" enthalten.
Dementsprechend stellt das Speicherzellentestmuster 8 ein
Testmuster zur Prüfung der betrachteten Speicherzelle dar, das
eine zulässige Abfolge von zulässigen Befehlen beinhaltet.
1
Eingangsdatenkommandotabelle
2
Ablaufdiagramm
3
Speicherzellenzustandsmodell
4
Zustand Speicherzugriff geschlossen
5
Zustand Speicherzugriff aufbauend
6
Zustand Speicherzugriff offen
7
Befehlsfolgeliste
8
Speicherzellentestmuster
Claims (14)
1. Verfahren zur Erzeugung von Befehlsfolgen aufweisenden Be
fehls-Testmustern zur Prüfung einer mit Befehlen ansteuer
baren elektrischen Schaltung, wobei die Schaltung einen
abgeschlossenen Befehlsraum aufweist, wobei ferner wenig
stens ein Befehlsabfolgekriterium gegeben ist, mit dem ei
ne zulässige Befehlsfolge von einer unzulässigen Befehls
folge unterscheidbar ist,
wobei das Verfahren die folgenden Schritte aufweist:
wobei das Verfahren die folgenden Schritte aufweist:
- a) Setzen eines Zeitzählers auf n = 0; Erzeugen einer leeren Befehlsfolgeliste,
- b) Auswählen eines Befehls aus dem Befehlsraum,
- c) Schreiben des in Schritt b) ausgewählten Befehls an die n-te Stelle der Befehlsfolgeliste,
- d) Prüfen, ob die Befehlsfolgeliste eine zulässige Reihen folge von Befehlen darstellt,
- e) falls Schritt d) negativ ausfällt:
Wiederholen der Schritte b), c) und d), - f) falls Schritt d) positiv ausfällt:
Fortsetzung mit Schritt f), - g) Prüfen, ob die Befehlsfolgeliste die gewünschte Anzahl von Befehlen aufweist,
- h) falls Schritt f) negativ ausfällt:
Inkrementieren von n um einen festgelegten Wert, Wiederholen der Schritte b), c), d), e1), e2) und f).
2. Verfahren nach Anspruch 1,
dadurch gekennzeichnet, daß
die elektrische Schaltung durch ein Zustandsmodell mit mehreren Zuständen und mit mehreren Zustandsübergängen be schreibbar ist,
wobei für jeden Zustand ein oder mehrere zulässige Befehle und/oder ein oder mehrere nicht zulässige Befehle vorgege ben sind,
wobei bei einem zulässigen Befehl ein Zustandsübergang in einen Folgezustand erfolgt,
wobei der Schritt d) die folgenden Teilschritte aufweist:
die elektrische Schaltung durch ein Zustandsmodell mit mehreren Zuständen und mit mehreren Zustandsübergängen be schreibbar ist,
wobei für jeden Zustand ein oder mehrere zulässige Befehle und/oder ein oder mehrere nicht zulässige Befehle vorgege ben sind,
wobei bei einem zulässigen Befehl ein Zustandsübergang in einen Folgezustand erfolgt,
wobei der Schritt d) die folgenden Teilschritte aufweist:
- 1. Feststellen des momentanen Zustandes der elektrischen Schaltung,
- 2. Feststellen, ob der ausgewählte Befehl ein zulässiger Befehl ist.
3. Verfahren nach einem der vorhergehenden Ansprüche,
dadurch gekennzeichnet, daß
die elektrische Schaltung wenigstens einen Ausgangskanal
aufweist, der in Abhängigkeit von den eingegebenen Befeh
len unterschiedliche Ausgangszustände aufweist, wobei ein
Schritt des Überprüfens des momentan vorliegenden Aus
gangszustands auf Übereinstimmung mit einem vorgegebenen
Wert vorgesehen ist.
4. Verfahren nach einem der vorhergehenden Ansprüche,
dadurch gekennzeichnet, daß
Befehle als Sätze von Befehlen vorliegen können, wobei die
Befehlssätze insbesondere Befehle an die elektrische
Schaltung und/oder Adressen von Bereichen der elektrischen
Schaltung und/oder Zahlenwerte zur Speicherung in und zum
Auslesen aus der elektrischen Schaltung beinhalten.
5. Verfahren nach einem der vorhergehenden Ansprüche,
dadurch gekennzeichnet, daß
in Schritt b) beim Auswählen von Befehlen aus dem Befehls
raum Gewichtungsfaktoren für einzelne Befehle vorsehbar
sind, die festlegen, mit welcher Häufigkeit in der Be
fehlsfolgeliste die betreffenden Befehle erzeugt werden.
6. Verfahren nach Anspruch 5,
dadurch gekennzeichnet, daß
die Gewichtungsfaktoren für die Erzeugung von Befehlen
während der Ausführung des Verfahrens zur Erzeugung von
Befehls-Testmustern veränderbar sind.
7. Computerprogrammprodukt sowie Computerprogramm zur Ausfüh
rung eines Verfahrens zur Erzeugung von Befehls-
Testmustern, das so ausgebildet ist, daß ein Verfahren ge
mäß einem der vorhergehenden Ansprüche ausführbar ist.
8. Computerprogramm nach Anspruch 7, das auf einem Speicher
medium enthalten ist.
9. Computerprogramm nach Anspruch 7, das in einem Computer
speicher abgelegt ist.
10. Computerprogramm nach Anspruch 7, das in einem Direktzu
griffsspeicher enthalten ist.
11. Computerprogramm nach Anspruch 7, das auf einem elektri
schen Trägersignal übertragen wird.
12. Datenträger mit einem Computerprogrammprodukt bzw. Compu
terprogramm nach Anspruch 7.
13. Verfahren, bei dem ein Computerprogrammprodukt bzw. Compu
terprogramm nach Anspruch 7 aus einem elektronischen Da
tennetz wie beispielsweise aus dem Internet auf einen an
das Datennetz angeschlossenen Computer heruntergeladen
wird.
14. Verwendung des Verfahrens gemäß einem der Ansprüche 1 bis
6 zum Testen von Digitalschaltungen insbesondere von dyna
mischen Halbleiterspeichern bzw. "DRAM's", von statischen
Halbleiterspeichern bzw. "SRAM's" oder von Prozessoren
und/oder zum Testen von Analogschaltungen insbesondere von
Phasenregelkreisen bzw. "Phase Locked Loops" oder von Del
ta-Sigma-A/D-Wandlern und/oder zum Testen von komplexen
Schaltungen wie Steuerungen insbesondere Raketensteuerun
gen und/oder zum Testen von Computersystemen.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2001127690 DE10127690A1 (de) | 2001-06-08 | 2001-06-08 | Verfahren zur Erzeugung von Testmustern zur Prüfung von elektrischen Schaltungen |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2001127690 DE10127690A1 (de) | 2001-06-08 | 2001-06-08 | Verfahren zur Erzeugung von Testmustern zur Prüfung von elektrischen Schaltungen |
Publications (1)
Publication Number | Publication Date |
---|---|
DE10127690A1 true DE10127690A1 (de) | 2002-12-12 |
Family
ID=7687535
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2001127690 Ceased DE10127690A1 (de) | 2001-06-08 | 2001-06-08 | Verfahren zur Erzeugung von Testmustern zur Prüfung von elektrischen Schaltungen |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE10127690A1 (de) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3719885A (en) * | 1971-12-13 | 1973-03-06 | Ibm | Statistical logic test system having a weighted random test pattern generator |
DE3821230A1 (de) * | 1988-06-23 | 1989-12-28 | Siemens Ag | Testanordnung zur erzeugung von testmustern fuer den test von mikroprozessoren |
US5426651A (en) * | 1992-07-02 | 1995-06-20 | Koninklijke Ptt Nederland N.V. | Method for the automatic generation of test sequences |
US5745501A (en) * | 1995-10-20 | 1998-04-28 | Motorola, Inc. | Apparatus and method for generating integrated circuit test patterns |
-
2001
- 2001-06-08 DE DE2001127690 patent/DE10127690A1/de not_active Ceased
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3719885A (en) * | 1971-12-13 | 1973-03-06 | Ibm | Statistical logic test system having a weighted random test pattern generator |
DE3821230A1 (de) * | 1988-06-23 | 1989-12-28 | Siemens Ag | Testanordnung zur erzeugung von testmustern fuer den test von mikroprozessoren |
US5426651A (en) * | 1992-07-02 | 1995-06-20 | Koninklijke Ptt Nederland N.V. | Method for the automatic generation of test sequences |
US5745501A (en) * | 1995-10-20 | 1998-04-28 | Motorola, Inc. | Apparatus and method for generating integrated circuit test patterns |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE60116046T2 (de) | Eingebaute Selbsttestschaltung mit einem Schieberegister mit linearer Rückkopplung | |
DE602004009284T2 (de) | Systeme und Verfahren um automatisch generiertes Testmuster zu verarbeiten | |
DE19713421A1 (de) | Halbleiterspeicher-Testvorrichtung | |
DE3900248C2 (de) | Verfahren zur schnellen Ablaufsteuerung digitaler Testmuster und Vorrichtung zur Durchführung des Verfahrens | |
DE2725396C3 (de) | ||
DE2256135B2 (de) | Verfahren und Anordnung zum Prüfen von monolithisch integrierten Halbleiterschaltungen | |
EP0580663B1 (de) | Verfahren zur verifikation datenverarbeitender systeme | |
DE10038499A1 (de) | Verfahren und System für die verbesserte Entwicklungsprüfung mittels angepasster Ablaufverfolgung | |
DE10210264A1 (de) | Ein Testvektorkomprimierungsverfahren | |
DE2136270A1 (de) | Verfahren und Vergleicher zum Vergleich zweier Binärzahlen | |
DE10058464B4 (de) | Mustererzeugungsverfahren, dieses verwendender Mustergenerator, und diesen Mustergenerator verwendendes Speichertestgerät | |
DE3818097C2 (de) | ||
DE10127690A1 (de) | Verfahren zur Erzeugung von Testmustern zur Prüfung von elektrischen Schaltungen | |
DE112008003878T5 (de) | Verfahren und Vorrichtung für die Bestimmung eines sich wiederholenden Bitwertmusters | |
EP1068580B1 (de) | Verfahren zum vergleich elektrischer schaltungen | |
DD294115A5 (de) | Vorrichtung und verfahren zur signalverarbeitung | |
DE102021130117A1 (de) | Diagnosemuster-erzeugungsverfahren und computer | |
DE10144455A1 (de) | Verfahren zur Prüfung eines Abbilds einer elektrischen Schaltung | |
DE2519195A1 (de) | Assoziativspeicher | |
DE102017119426B4 (de) | Test und verwaltung von speicherzellen | |
WO1988009554A1 (en) | Process and arrangement for self-checking of a word-oriented ram | |
DE69629542T2 (de) | Adressierbares serielles prüfsystem | |
DE102016203270B3 (de) | Mikrocontroller und Verfahren zum Testen eines Mikrocontrollers | |
DE10058371A1 (de) | Verwaltung von nicht-festgelegten Registerwerten während der Zufallsprogrammerzeugung | |
DE69634515T2 (de) | Verfahren, system und anordnung zur effizienten generierung binärer zahlen zum testen von spreichervorrichtungen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OM8 | Search report available as to paragraph 43 lit. 1 sentence 1 patent law | ||
8110 | Request for examination paragraph 44 | ||
8127 | New person/name/address of the applicant |
Owner name: QIMONDA AG, 81739 MUENCHEN, DE |
|
8131 | Rejection |