DE2823554C2

DE2823554C2 - Hochintegrierte Schaltungsanordnung

Info

Publication number: DE2823554C2
Application number: DE2823554A
Authority: DE
Inventors: Fred K. Los Altos Hills Calif. Buelow; John J. Sunnyvale Calif. Zasio
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1977-05-31
Filing date: 1978-05-30
Publication date: 1983-08-04
Also published as: FR2393426B1; CA1102008A; JPS5439577A; JPS5746212B2; NL7805834A; JPS57136357A; DE2823554A1; GB1604549A; FR2393426A1; US4180772A; JPS6318861B2

Description

Die Erfindung bezieht sich auf eine hochintegrierte Schaltungsanordnung gemäß Oberbegriff des Anspruchs I.

Aus der GB-PS 14 57 564 ist eine derartige hochintegrierte Schaltungsanordnung bekannt. Hochintegrierte Schaltungen müssen vor ihrem Einsatz geprüft werden. Früher erfolgte diese Prüfung beispielsweise dadurch, daß die Gesamtfunktion der Schaltung mittels bestimmter Prüfmuster getestet wurde, welche nacheinander an die Anschlüsse der Schaltung gelegt wurden. Je komplexer die integrierte Schaltung jedoch ist, desto mehr Prüfmuster sind erforderlich. Daher verwendete man auch eine andere Methode zum Prüfen der Schaltungen. Nach dieser Methode wurden in die integrierte Schaltung Prüfschaltungen mitintegriert, wobei die Prüfschaltungen beispielsweise Schieberegister enthielten, die jeweils einen bestimmten Funktionsblock der hochintegrierten Schaltung zu testen hatten. Enthält die Schaltung jedoch eine große Anzahl von Funktionsblöcken, so sind entsprechend viele Schieberegister notwendig, was jedoch nicht nur einen beträchtlichen Platzbedarf der eigentlichen, das heißt der zu testenden Schaltung bedeutet, sondern auch darüberhinaus den Entwurf der Schaltung erheblich verkompliziert Die gattungsgemäße, bekannte, hochin-

tegrierte Schaltang nach der erwähnten britischen Patentschrift stellt eine Kombination der beiden genannten Prüfmöglichkeiten dar, so daß bei dieser Schaltung innerhalb der eigentlichen Funktionschaltung noch Schaltungselemente vorhanden sind, die zu der Prüfungsschaltung gehören.

Diese Prüfschaltungsteile müssen jedoch beim Entwurf der hochintegrierten Schaltung berücksichtig!; werden, und es ist eine zusätzliche Steuerung erforderlich.

Der Erfindung liegt die Aufgabe zugrunde, eine hochintegrierte Schaltung der gattungsgemäßen Art derart weiterzubilden, daß zwar die Möglichkeit einer relativ einfachen Prüfung der hochintegrierten Schaltung durch eine am Ort befindliche Prüfschaltung möglich ist, daß die Prüfschaltung jedoch weder den Entwurf der zu prüfenden Schaltung selbst erschwert noch während ,des Einsatzes der Schaltung ein platzraubendes und funktionsloses Element darstellt

Diese Aufgabe wird durch die im kennzeichnenden

H) Teil des Anspruchs 1 angegebenen Merkmale gelöst.

Die Prüfschaliung wird also am Rand der hochintegrierten Schaltung vorgesehen und steht mit deren Anschlußflächen in Verbindung, erfordert also keinen Eingriff in den Aufbau der hochintegrierten Schaltung.

Die Prüfschaltung ermöglicht über eine Anzahl von Meßsonden-Anschlußflächen nacheinander den Zugang zu allen erforderlichen Anschlußflächen der hochintegrierten Schaltung. Auf den Flächenbedarf der integrierten Prüfschaltung braucht dabei deshalb keine

ίο Rücksicht genommen zu werden, weil diese Prüfschaltung nach erfolgter Prüfung der hochintegrierten Schaltung mechanisch von dieser abgetrennt und weggeworfen werden kann.
Aus d>;m »IBM Technical Disclosure Bulletin«, Vol.

4", 17, Nr. 12, Mai 1975, Seiten 3539 bis 3540 ist eine Diagnosi:schaltung zum Erkennen von Defekten bei integrierten Schaltungen bekannt. Hierzu wird ein aus sich kreuzenden Bit- und Wortleitungen bestehendes Feld verwendet, wobei an die Leitungen Treibertransi-

>o stören mit Prüfkontaktanschlußflächen angeschlossen sind. Indem an bestimmte Wortleitungen oder Bitleitungen bestimmte Potentiale gelegt werden, kann durch Feststellen eines Stromflusses zwischen den mit Potential belegten Leitungen festgestellt werden, ob an der betreffenden Stelle ein Kurzschluß vorliegt. Dieser bekannten Anordnung konnte im Hinblick auf die Erfindung keine Anregung entnommen werden, weil dort die eigentliche Prüfschaltung den gesamten Halbleiterbereich abdeckt, wohingegen die Erfindung

m> vorschlägt, die Prüfschaltungen nur in den Randbereichen vorzusehen. Darüberhinaus fehlt bei dem zuletzt diskutierten Stand der Technik auch das erfindungsgemäße Merkmal, daß die Prüfschaltung nach erfolgter Prüfschaltung mechanisch von der hochintegrierten

b5 Schaltung abgetrennt werden kann.

Die Erfindung wird im folgenden anhand von Ausführiingsbeispielen und der Zeichnung näher erläutert. Es zeigt

Fig. 1 die Draufsicht auf einen Teil eines Halbleiterplättchens, das eine Vielzahl von hochintegrierten Schaltungen mit jeweils einer äußeren mitintegrierten Prüfschaltung enthält;

Fig.2 ein Logik- und Blockdiagramm, das die Schnittstelle bzw. das Interface darstellt, welches zwischen einem Rechner und dem Multiplexer in der mitintegrierten Prüfschaltung für die hochintegrierte Schaltung verwendet wird;

F i g. 3 ein Blockdiagramm eines Teils eines Multiplexers, deir als Prüfschaltung für die hochintegrierte Schaltung verwendet wird;

Fig.4 ein schematisches Diagramm, welches darstellt, was in einem der in F i g. 3 gezeigten Steuerblöcke enthalten ist;

F i g. 5 ein detailliertes Biockdiagramm, welches eine EingangSrAusgangs-Treiberschaltung einer Eingangsfläche darstellt;

F i g. 6 ein detailliertes Blockdiagramm eines Treiberblocks naich F i g. 3 für eine Ausgangsfläche; und

F i g. 7 die Draufsicht auf eine weitere hochintegrierte Schaltung, bei der die mitintegrierte Prüfschaltung nur an einer Seite der hochiniegrierten Schaltung vorgesehen ist.

In F i g. 1 ist eine hochintegrierte Schaltung mit einer äußeren mitintegrierten Prüfschaltung dargestellt Wie ersichtlich, besteht die hochintegrierte Schaltung aus einem Halbleiterkörper 11, der aus geeignetem Material, wie Silizium, gebildet ist. Der Halbleiterkörper kann irgendeine gewünschte Größe haben und kann zum Beispiel ein ganzes Blättchen mit einem Durchmesser von 3 bzw. 4 Zoll (76,2 bis 101,6 mm) umfassen. Die hochintegrierte Schaltung kann im Halbleiterkörper mittels bekannter Techniken gebildet werden, um eine hochintegrierte Schaltung mit einer großen Anzahl an integrierten Schaltungselementen herzustellen.

Die Schaltungsanordnung enthält bekannte Halbleiterschaltungselemente wie Transistoren, Dioden, Widerstände und auch Kondensatoren. Wie bekannt, können dien Schaltungselemente in üblicher Weise zusammengeschaltet werden, z. B. durch Verwendung zweier oder mehrerer Metailschichten mit Verbindungen, die sich zwischen den Metallschichten erstrecken. Die hochintegrierte Schaltung kann die gewünschte Geometrie, z. B. eine rechtwinklige Geometrie in Form eines Quadrats mit vier Seiten 12 i'.er gleichen Länge aufweisen. Die hochintegrierte Schaltung 13 ist innerhalb der Grenzen der Seiten 12 mit einer großen Anzahl an Anschlußflächen 14 gebildet, die auf dem Halbleiterkörper benachbart zu jeder der Seiten 12 vorgesehen sind. Obgleich nur 25 Anschlußflächen 14 in der Zeichnung an jeder der Seiten 12, benachbart zur äußeren Begrenzung des die hochintegrierte Schaltung tragendem Halbleiterkörpers 11 vorgesehen sind, soll darauf hingewiesen werden, daß es bei vorliegender Erfindung beabsichtigt ist, daß an jeder der Seiten wenigstens einhundert derartiger Anschlußflächen 14 vorgesehen sind, so daß insgesamt wenigstens 400 Eingangs- und Ausgangs-Anschlußfläciien verfügbar sind.

Außerhalb, aber in unmittelbarer Nähe der hochintegrierten Schaltung, ist eine integrierte Prüfschaltungsanordnuing 16 für die hochintegrierte Schaltung 13 vorgesehen, die integrierend mit dem Halbleiterkörper gebildet ist. Wie im folgenden beschrieben, ist die integrierte Schaltung 16 in Form eines Multiplexers aufgebaut. Die integrierte Prüfschaltung 16 ist an wenigstens einer Seite der hochintegrierten Schaltung 13 vorgesehen. Aus F i g. 1 ist ersichtlich, daß an jeder der vier Seiten 12 der hochintegrierten Schaltung 13 eine integrierte Prüfschaltung 16 vorhanden ist Jede der integrierten Prüfschaltungen 16 umfaßt eine Vielzahl von zusammengeschalteten Schaltungselementen, die im Halbleiterkörper gebildet sind und sich durch die Oberfläche des Halbleiterkörpers erstrecken. Die integrierten Schaltungselemente können durch das beschriebene für die hochintegrieite Schaltung vorgesehene Zwei-Metallschichten-System zusammengeschaltet sein. Es sind Leitungen (nicht dargestellt) vorhanden, um die integrierte Prüfschaltung zu verschalten. Die Verbindungsleitungen zwischen dem Prüf-Multiplexer bzw. der integrierten Prüfschaltung 16 und der hochintegrierten Schaltung können durch Verwendung von Einzelleitungen hergestellt werden, die jeweils zu den Anschlußflächen 14 durch Verwendung des ersten metallisierten Pegels gehen. Die integrierte Prüfschaltung ist mit einer Vielzahl von Meßsonden-Anschlußflä-

chen 17 versehen, die innerhalb der Grenzlinien der integrierten Prüfschaltung gebildet sind. Bei dem in F i g. 1 dargestellten Beispiel sind jeder Jer integrierten Prüfschaltungen sieben Meßsonden-Anschlußflächen zugeordnet, die durch Kreuze in den Anschlußflächen markiert sind, während die der hochintegrierten Schaltung zugeordneten Anschlußflächen im Innern blank dargestellt sind. Es soll bemerkt werden, daß der für jeden der integrierten Schaltungen 16 an jeder Seite 12 benötigte Platz im wesentlichen L-förmig ausgebildet

¹⁽¹ ist Die L-Form ermöglicht es, die Meßsonden-Anschlußflächen im größeren Bereich des L-förmigen Platzes bzw. Bereiches anzuordnen, wobei es noch ermöglicht wird, von der integrierten Prüfschaltung Leitungen vorzusehen, die sich zu sämtlichen der Anschlußflächen 14 der hochintegrierten Schaltung erstrecken. Es soll hinsichtlich der F i g. 1 auch bemerkt werden, daß die L-förmigen Bereiche 18 für benachbarte hochintegrierte Schaltungen zueinander komplementär sind. So ist ersichtlich, daß es der L-förmige Aufbau für die integrierten Prüfschaltungen möglich macht, den durrh die integrierten Prüfschaltungen eingenommenen Platz gut auszunutzen, während es gleichzeitig ermöglicht wird, für die integrierten Prüfschaltungen verhältnismäßig große Meßsonden-Anschlußflächep. 17 vorzusehen. Das an den Ecken der hochintegri^rten Schaltung zwischen den integrierten Prüfschaltungen vorgesehene Rechteck 21 aus unterbrochenen Linien stellt Anrißlinien dar, um die hochintegrierten Schaltungen aus dem Plättchen zu schneiden und außerdem die integrierten

'" Prüfschaltungen von der hochintegrierten Schaltung zu trennen. Die Anrißlinien deuten auch in der weiter unten beschriebenen Weise an, daß die integrierten Prüfschdtungen von der hochiiitegrierten Schaltung getrennt wurden und daß sie weggeworfen werden können, nachdem sie dazu benutzt wurden festzustellen, ob die hochintegrierte Schaltung die vorgegebene« Bedingungen erfüllt oder nicht.

Aus F i g. 1 ist ersichtlich, daß die hochintegrierten Schaltungen sehr nahe aneinander gefügt sind, obgleich

für die integrierten Prüfschaltungen, die jeweils zu beiden Seiten der hoehintegrierten Schaltungen vorgesehen sind, einiger Platz benötigt wird.

In Fig. 2 ist ein Blockdiagramm und es sind die logischen Verbindungen einer Interface-Schaltungsan-

^6:1 Ordnung für einen Rechner dargestellt, der beim Prüfen mittels der integrierten Prüfschaltungen 16 benutzt werden soll. Wie bereits beschrieben, sind die integrierten Prüfschaltungen an jeder Seite der

hochintegrierten Schaltung 13 zum Prüfen dieser Schaltung in Form von Multiplexern vorgesehen. Aus F i g, 2 ist ersichtlich, daß die Schaltungsanordnung in diesen im wesentlichen konventionell ausgebildet ist. Die Eingangs-Ausgangsschiene 26 ist an die Zentraleinheit CPUeines Rechners angeschlossen. Die Zentraleinheit CPU kann ein beliebiger I6-Bit-Rechner mit direktem Speicherzugriffkanal sein.

Die Schiene 26 speist in eine konventionelle TTL-Schaltungsanordnung. Diese Schaltungsanordnung enthält einen Maskenspeicher 27 und einen Musterspeicher 28. Der Musterspeicher enthält eine 1 oder 0 für jede Anschlußfläche auf der hochintegrierten Schaltung, während der Maskenspeicher abhängig davon, ob die Anschlußfläche auf der hochintegrierten Schaltung zu prüfen oder auszulassen war, eine I oder eine 0 enthält. Es ist wesentlich, daß der Maskenspeicher unbekannte Werte überspringt bzw. ausläßt. Die I6-Bit-Information wird vom Rechner an den Musterspeicher und außerdem an einen Drei-Zustands-Treiber 29 über eine Schiene 26 geliefert, die über Meßsonden (nicht dargestellt) verbunden ist, die den Kontakt zu den Meßsonden-Anschlußflächen 17 jedes der Multiplexer 16 für die hochintegrierte Schaltung herstellen. Bekanntlich hat der Drei-Zustands-Treiber 29 die Fähigkeit, der Leitung, mit der er verbunden ist. entweder eine 1 oder eine 0 aufzudrücken oder sich selbst von der Schaltung abzuschalten, um eine andere Funktion zu ermöglichen.

Im Betriebszustand führt der Drei-Zustands-Treiber 29 den im Multiplexer vorhandenen Haltekreisen bzw. Auffangschaltungen Signale zu. Von einer ebenfalls mit der Eingangs-Ausgangs-Schiene 26 verbundenen Adressensteuerung 33 werden über eine Schiene 32 Adressen-Bits zugeführt. Die durch die Schiene 32 zugeführten 5-Adressen-Bits kodieren, weiche Haltekreise Daten aufweisen. Nachdem die Daten in die höCnintcgFicFic Schaltungsanordnung transferiert Sind, wird der Drei-Zustands-Treiber 29 abgeschaltet und die von der Adressensteuerung 33 gelieferten Adressen-Bits zyklisch wiederholt, und dann werden die Daten über den Multiplexer von jeder Anschlußfläche 14 der hochintegrierten Schaltung ausgelesen und über einen Leseverstärker 36 geliefert, wo sie in einem Block 37 mit den erwarteten Werten, die im Musterspeicher 28 gespeichert sind, verglichen werden.

16 Bits werden gleichzeitig verglichen. Die dem Maskenspeicher 27 zugeordnete Maske 38 gewährleistet, daß der Vergleich nur zwischen den gewünschten Panmetern stattfindet. Die Maske 38 blendet unbe- > kannte Werte aus, so daß sie nicht als Fehler betrachtet werden können. Wird ein Fehler festgestellt, dann wird die Prüfung nochmals bis zu der Stelle wiederholt, an der der Fehler ermittelt worden ist, und es werden dann über den Schienen-Treiber vom Leseverstärker 36 5 zusätzliche Messungen durchgeführt, um zu bestimmen, welche Anschlußflächen die Fehlerinformation geliefert haben.

Es wird angenommen, daß das Interface gemäß Fig. 2 in der Lage ist, den Prüfvorgang unter 100 & Mikrosekunden pro Test ablaufen zu lassen.

Fig.3 stellt ein detailliertes Blockdiagramm dessen dar, was eine der integrierten Prüfschaltungen 16 auf einer Seite der hochintegrierten Schaltung 13 enthält So veranschaulicht die in Fig.3 dargestellte Schal- tungsanordnung ein Vierte! der gesamten für die hochintegrierte Schaltung 13 vorgesehenen Multiplexer-Schaltungsanordnung. Wie F i g. 3 zeigt, weist diese fünf Adressen-Leitungen 41, die mit A 0, A 1. A 2, A 3 und A 4 bezeichnet sind, sowie vier Daten-Leitungen 0 bis 3 auf. Außerdem ist eine Schreib-Auftastimpulsleilung 43 vorgesehen, die dazu dient, die Daten in die in

• der Multiplexer-Schaltungsanordnung nach F i g. 3 vorhandenen Haltekreise zu laden. Eine Lese-Auftastimpulsleitung 44 ist vorgesehen, um aus dem Eingang/Ausgang I/O-Daten aufzunehmen und sie in die Datenleitungen zurückzulesen. Ferner ist ein Chip-Taktgeber

ι (nicht dargestellt) vorhanden, der gelegentlich verwendet werden kann und Verbindungen zur Stromversorgung und zur Masse aufweist, so daß insgesamt 14 Stifte zum Anschluß der integrierten Prüfschaltung 16 auf jeder der vier Seiten der hochintegrierten Schaltung ■ LSI 13 vorgesehen sein müssen.

Die beiden Adressenleitungen A 0 und A 1 sind mit dem Leistungs-Treiber 46 und die Adressenleitungen A 2, A 3 und A 4 mit dem Dekodierer 47 verbunden, der mit acht Freigabeleitungen 48 versehen ist, welche mit ENO bis £/V7 bezeichnet sind. Der Leistungstreiber 46 und der Dekodierer 47 sind mit Steuerblöcken 51 verbunden, die von 0 bis 31 durchnumeriert sind. Die Steuerblöcke sind mit Vier-Stift-I/O-Treibern 52 verbunden, die ebenfalls von 0 bis 31 durchnumeriert sind.

• Den 32 Treibern 52 sind jeweils vier Stifte zugeordnet. Der 3-Bit-Adressendekodierer 47 und der Leistungstreiber 46 werden im wesentlichen benutzt um eine Auswahl zu geben, welche der vier Datenleitungen 42 benutzt wird, um die Treiber 52 zu treiben. Es ist

' ersichtlich, daß jeder Treiber 52 vier I/O-Stifte 53 von der Datenschiene 42 her ansteuert und daß er somit entweder mit der von der Datenschiene empfangenen Information ansteuert, oder Information aufnimmt und diese an die Datenschiene liefert. Die Adressen- und > Steuerschaltungsanordnung wird verwendet, um die Adresse zu dekodieren und zu bestimmen, welcher Treiber aus der Anzahl der Treiber 52 an die Daienschiene angeschaltet werden soii. jeder der vier integrierten Prüfschaltungen der Multiplexer 16 werden gleichzeitig 4 Bits zugeführt, was es erforderlich macht, daß vom Musterspeicher 28 ein 16-Bit-Wort zugeführt wird. Das 16-Bit-Wort ist in vier Gruppen von 4-Bits aufgeteilt, die jeder Seite der hochintegrierten Schaltung 13 zugeführt werden.

Das in F i g. 3 dargestellte Blockdiagramm betrifft einen Zweistufendekodierer. bei dem der 3-Bit-Dekodierer 47 als erste Stufe für die acht Freigabeleitungen 48 dient und die zweite Stufe aus Steuerblöcken 51 besteht, die die Schreib- und Leseauftastimpulsleitungen 43 und 44 zu den I/O-Treibern steuern, um zu gewährleisten, daß zu einem bestimmten Zeitpun" f nur eine Gruppe von Schreib-Auftastimpulsleitungen bzw. Lese-Auftastimpulsleitungen eingeschaltet werden kann. Im normalen Betrieb würde man, ausgehend vom Binärwert 0 bis zum Binärwert 1, die fünf Adressenleitungen zyklisch durchlaufen, welche wiederum die Vier-Stift-I/ O-Treiber gleichzeitig an die Datenschiene anschalten würden, um zu ermöglichen, daß die Daten entweder in den 1/O-Treiber geladen oder daß sie von den Stiften 53 abgenommen und über den l/O-Treiber der Datenschiene 42 zugeleitet werden. Es ist somit ersichtlich, daß das in Fig.3 dargestellte Blockdiagramm im wesentlichen ein Multiplexbetrieb bzw. eine Mehrfachausnutzung für die vier Datenleitungen 42 zu den 128 Stiften auf jeder Seite des LSI-Chips ist, dac insgesamt 5Ί2 für die vier Seiten des LSI-Chips trägt

In Fig.4 ist mehr im Detail das Blockdiagramm dessen dargestellt, was in einem der Steuerblöcke 51

von K i g. 3 enthalten ist. Wie in F i g. 3 gezeigt, ist jeder Steuerblock 51 mit der Schieib-Auftastimpulsleitung 43 und der Lese-Auftastimpulsleitung 44 verbunden, ferner mit den Adressenleitungen vom Leistungstreiber 46 und Freigabeleitung 48 vom Dekodierer 47. Der Steuerblock 51 erlaubt, daß nur jeweils ein Treiber 52 zu einem Zeitpunkt eingeschaltet ist, zu dem 32 ausgeschaltet ist. Zu diespqi Zweck sind zwei NAND-Gatter 56 und 57 vorgesennn. die über Inverter 58 mit den vier Leitungen in Verbindung stehen, welche mit + WR 1. - WR 1, + RD 1 bzw. - RD 1 bezeichnet sind.

Es ist ersichtlich, daß ein Zweistufendekodierer vorteilhaft ist, indem er es ermöglicht, mit weniger Komponenten auszukommen, als wenn in einem Pegel ein 5 bis 32 Dekodierer vorgesehen werden würde.

In den F i g. 5 und 6 sind detaillierte Blockdiagramme der Schaltungsanordnung dargestellt, die in den Treibern 52 vorgesehen sind. Für jeden I/O-Stift. der auf dem LSI-Chip vorhanden ist, kann der eine oder der andere in den Fig. 5 bzw. 6 dargestellte Aufbau verwendet werden. Fig.5 zeigt die Schaltungsanordnung für einen Chip-Eingangsstift, während Fig. 6 die Schaltungsanordnung für einen Chip-Ausgangsstift darstellt. Haltekreise bzw. Auffangschaltungen, die jedem Eingangsstift zugeordnet sind, halten den Datenwert, der in den Chip eingebracht werden soll.

Wie F i g. 5 zeigt, enthält die Schaltungsanordnung für jeden Eingangsstift eine Vielzahl von Übertragungsbzw. Übergabegattern 61 des Typs, die in der CMOS-Technik verwendet werden. Eine Vielzahl von Invertern 62 ist ebenfalls vorgesehen. Die Verwendung der Übertragungsgatter ist deshalb erwünscht, weil sie es ermöglichen, Analogwerte wie die Spannung zu messen. Es soll darauf aufmerksam gemacht werden, daß, falls der Multiplexer oder die integrierte Prüfschaltung in einer anderen Technologie wie einer TTL- oder einer Emitter gekoppelten Logik aufgebaut ist, dieses Übertragungsgatier 6i nicht verfügbar ist, und in einem solchen Fall wird die konventionelle Logikschaltung verwendet, um es zu ermöglichen, daß dem Eingangsstift nur die logischen Werte 1 und 0 zugeführt werden. Aus Fig.6 ist ersichtlich, daß die Ausgangs-Stift-Schaltungsanordnung nur ein einziges Übertragungsgatter benötigt. Damit ist die für den Ausgangsstift erforderliche Logik wesentlich kleiner als die für den Eingangsstift notwendige. Dies macht es möglich, den Multiplexer der hochintegrierten Schaltung LSI 13 anzupassen. Es kann somit, falls der Stift lediglich als Ausgangsstift verwendet wird, die weniger aufwendige Schaltungsanordnung nach F i g. 6 vorgesehen werden. Falls der Stift nur als Eingangsstift verwendet werden soll, ist nur die in F i g. 6 dargestellte Schaltungsanordnung erforderlich.

Wenn die Prüfung beendet ist und die hochintegrierte Schaltung als geeignet befunden worden ist, die gewünschten Schaltungsparameter zu erfüllen, dann kann die integrierte Prüfschaltung 16 von dem LSI-Chip 13 durch Schneider, längs der Anrißlinien 21 entfernt werden, so daß alle vier integrierten Testschaltungen bzw. Muitiplexer-Schaltungen 16, die an den vier Seiten vorgesehen sind, von dem LSi-Chip getrennt werden. Nach Beendigung dieses Vorgangs kann der LSI-Chip in üblicher Weise auf einer Platte montiert werden und es können Leitungen wie Golddrähte an die Anschlußflächen 14 und an die Leitungen der Platte gebondert werden, um die Verbindungen von dem LSl-Chip nach außen herzustellen.
Wie aus der obigen Beschreibung ersichtlich, wird somit eine Einrichtung verfügbar gemacht, mit der es einfacher ist, einen LSl-Chip zu prüfen und nur eine verhältnismäßig geringe Gefahr besteht, daß wegen des schlechten Kontaktes zu einer Vielzahl von Meßsondenanschlußflächen die Ausbeute bzw. Nutzung der LSI-Chips begrenzt wird, da im vorliegenden Fall die Gesamtzahl der Meßsonden-Anschlußflächen begrenzt worden ist.

Wird der Multiplexer bzw. die integrierte Prüfschaltung 16 mit dem LSI-Chip intakt gelassen, dann kann der Multiplexer bzw. die integrierte Prüfschaltung 16 durch Verwendung eines Übertragungsgatters, das in jedem der I/O-Stifte vorhanden ist, elektrisch vom LSI-Chip getrennt werden. Das Gatter schaltet die

!' integrierte Prüfschaltung bzw. den Multiplexer 16 ab, wenn dieser nicht benutzt wird. Der einzige Nachteil besteht darin, daß, obgleich die Multiplexer abgeschaltet sind, jeder der I/O-Stifte mit einer kleinen Streukapazität belastet ist. So könnte, wie in F i g. 5 dargestellt, ein

-¹" zusätzliches Übertragungs- bzw. Übergabegatter vorgesehen werden - es ist in F i g. 5 gestrichelt dargestellt - zusammen mit einer einzigen Leitung zum Steuern dieses Übertragungsgatters, die gemeinsam für sämtliche Übertragungsgatter sein kann. Während des

-'' Prüfens würde das Übertragungsgatter eingeschaltet werden und eingeschaltet belassen werden.

In F i g. 7 ist eine weitere Ausführungsform der Erfindung dargestellt, bei der anstelle von vier getrennten Multiplexern an den vier Seiten des LSI-Chips nur ein einziger Multiplexer für den gesamten LSI-Chip vorgesehen ist. Der in Fig. 7 dargestellte LSI-Chip 71, der im wesentlichen mit dem LSI-Chip 13 von Fig. 1 identisch sein kann, weist eine Vielzahl von Ausgangs-Anschlußflächen 72 auf. An

'"· einer der vier Seiten 77 des LSI-Chips 71 ist ein einziger großer Multiplexer 76 vorgesehen. Die integrierte Prüfschaltung 76 weist Meßsonden-Anschlußflächen 78 auf, mit denen eine mit einem Rechner verbundene Meßsonde in Berührung gebracht werden kann, wie dies bei der vorhergehenden Ausführungsform der Fall war.

Die Multiplexer-Schaltung 76 ist mit den einzelnen Anschlußflächen 72 der LSI-Schaltung 71 durch Leitungen im ersten Pegel der Metallschicht verbunden.

Der prinzipielle Nachteil bei Verwendung nur eines

^: Multiplexers entsprechend F i g. 7, im Vergleich zu einer Vielzahl von Multiplexern entsprechend Fig. 1, besteht darin, daß längere Leitungen benötigt werden, um die Multiplexerschaltung 76 mit sämtlichen der auf dem LSI-Chip vorhandenen Anschlußflächen 72 zu verbin-

"'" den. Im anderen Fall ist lediglich eine Verbindung der LSI-Anschlußflächen an einer Seite mit dem Multiplexer erforderlich. Die Anzahl der für die Verbindung nach außen erforderlichen . /°Bsonden-AnschIußfIächen kann jedoch wesentlich ?d~. jrt werden. So kann

z. B. von den 56 Meßsonden-Anschlußflächen, die bei den vier Multiplexern gemäß F i g. 1 benötigt Anschlußflächen werden, die Anzahl der Meßsonden-Anschlußflächen um annähernd ^xh reduziert werden, wenn nur ein einziger Multiplexer verwendet wird. Es ist

ersichtlich, daß es durch die Verwendung des Multiplexers an einer Seite und durch die Verwendung zusätzlicher Stifte ermöglicht wird, zu einem Zeitpunkt eine Seite auszuwählen. Damit ist es möglich, die Anzahl der Meßsonden-Anschlußflächen wesentlich zu reduzie-

^5: ren, wobei lediglich der Nachteil in Kauf genommen werden muß, daß eine wesentlich längere Verdrahtung erforderlich ist, um den Kontakt zu sämtlichen Anschlußflächen des LSI-Chips herzustellen.

Hierzu 5 Blatt Zeichnungen

Claims

1 Patentansprüche:

1. Hochintegrierte Schaltungsanordnung, die in einer Oberfläche eines Halbleiterkörpers (11) ausgebildet ist und eine große Anzahl von Eingangsund Ausgangs-Anschlußflächen (14) aufweist, die in der Nähe des äußeren Randes des Halbleiterkörper? (11) angeordnet sind, mit einer im Halbleiterkörper mitintegrierten Prüfschaltung (16), die durch Leitungen mit der hochintegrierten Schaltung verbunden ist und eine Vielzahl von Meßsonden-Anschlußflächen (17), die vom Halbleiterkörper getragen werden,aufweist,dadurch gekennzeichnet, daß die Prüfschaltung (16) außerhalb aber in unmittelbarer Nähe der hochintegrierten Schaltung gebildet ist, mit den Eingangs- und Ausgangs-Anschlußflächen (14) der hochintegrierten Schaltung verbunden ist, und von dieser mechanisch abtrennbar ist

2. Hochintegrierte Schaltungsanordnung nach Anspruch 1. dadurch gekennzeichnet, daß die mitintegrierte Prüfschaltung (16) als Multiplexer ausgebildet ist

3. Hochintegrierte Schaltungsanordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der Halbleiterkörper (11) vier Seiten (12) aufweist und die mitintegrierte Prüfschaltung (16) an wenigstens einer dieser vier Seiten vorgesehen ist

4. Hochintegrierte Schaltungsanordnung nach Anspruch 3, dadurch gekennzeichnet, daß die mitintegrierte Prüfschaltung (16) an sämtlichen der vier Seiten (12) vorgesehen ist.

5. Hochintegrierii Schaltungsanordnung nach einem der Ansprüche ; bis 4, dadurch gekennzeichnet, daß auf dem Halbleiterkös .jer (11) eine Vielzahl von hochintegrierten Schaltungen vorgesehen ist und jede dieser hochintegrierten Schaltungen vier Seiten (12) aufweist, von denen an jeder eine mitintegrierte Prüfschaltung (16) angeordnet ist und bei denen die mitintegrierten Prüfschaltungen benachbarter Seiten der hochintegrierten Schaltungen so ausgebildet sind, daß die von ihnen beanspruchten Bereiche zueinander komplementär sind.

6. Hochintegrierte Schaltungsanordnung nach einem der Ansprüche 2 bis 5, dadurch gekennzeichnet, daß der Multiplexer einen Zweistufendekodierer (46,47,51) enthält.