JP2716399B2 - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JP2716399B2 JP2716399B2 JP7103753A JP10375395A JP2716399B2 JP 2716399 B2 JP2716399 B2 JP 2716399B2 JP 7103753 A JP7103753 A JP 7103753A JP 10375395 A JP10375395 A JP 10375395A JP 2716399 B2 JP2716399 B2 JP 2716399B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- test circuit
- chip
- test
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Dicing (AREA)
Description
【0001】
【産業上の利用分野】本発明は半導体集積回路装置に関
し、特にダイシングライン上にテスト回路を構成する半
導体集積回路装置に関する。
し、特にダイシングライン上にテスト回路を構成する半
導体集積回路装置に関する。
【0002】
【従来の技術】従来この種の半導体集積回路装置は、特
開平4−373143号公報に開示されている。図5
は、ウエハ状態における従来の半導体集積回路装置の要
部の平面図である。
開平4−373143号公報に開示されている。図5
は、ウエハ状態における従来の半導体集積回路装置の要
部の平面図である。
【0003】図5を参照すると、この従来の半導体集積
回路装置は、各半導体集積回路に対応するテスト回路5
aまたは複数の半導体集積回路に共有されるテスト回路
5bと、半導体集積回路本来の機能を達成するための内
部回路2と内部回路2とテスト回路(5a,5b)とを
接続分離の選択をするセレクタ回路3から成るチップ1
と、ウエハを各チップに切断分離する時に切りしろとな
る領域であるダイシングライン4を有する構成である。
回路装置は、各半導体集積回路に対応するテスト回路5
aまたは複数の半導体集積回路に共有されるテスト回路
5bと、半導体集積回路本来の機能を達成するための内
部回路2と内部回路2とテスト回路(5a,5b)とを
接続分離の選択をするセレクタ回路3から成るチップ1
と、ウエハを各チップに切断分離する時に切りしろとな
る領域であるダイシングライン4を有する構成である。
【0004】この半導体集積回路は、本来の機能を達成
するための内部回路2の他に、内部回路2を試験するた
めに、書き込み専用回路の内容を読みだしたり、試験を
効率よく行うことを目的とするテスト回路(5a,5
b)を必要とする。そして、半導体集積回路の通常動作
時にテスト回路を半導体集積回路からテスト回路(5
a,5b)を分離切断し、試験時には接続をする選択を
セレクタ回路3が行っている。
するための内部回路2の他に、内部回路2を試験するた
めに、書き込み専用回路の内容を読みだしたり、試験を
効率よく行うことを目的とするテスト回路(5a,5
b)を必要とする。そして、半導体集積回路の通常動作
時にテスト回路を半導体集積回路からテスト回路(5
a,5b)を分離切断し、試験時には接続をする選択を
セレクタ回路3が行っている。
【0005】従来の技術では、通常動作時に不要なテス
ト回路(5a,5b)が、チップ面積削減のため、図5
(a)または図5(b)に示すようにダイシングランイ
ン上に配置される。
ト回路(5a,5b)が、チップ面積削減のため、図5
(a)または図5(b)に示すようにダイシングランイ
ン上に配置される。
【0006】図5(a)に示す様にダイシングライン上
にテスト回路を配置する場合、チップ回路1を描画する
基となるレイアウトデータにより半導体基板上に配置さ
れるチップが1つ対応する。1つのレイアウトデータが
有効となる描画回路領域を示したのが図6(a)であ
る。この1つのレイアウトデータを含む範囲6aおよび
テスト回路として使用できる領域5cを示す図6(a)
を参照すると、テスト回路として使用できる領域5c
は、内部回路1の外縁から内部回路1と隣接チップの内
部回路の中間線までの幅の領域である。通常この間隔
は、50μm程度である。
にテスト回路を配置する場合、チップ回路1を描画する
基となるレイアウトデータにより半導体基板上に配置さ
れるチップが1つ対応する。1つのレイアウトデータが
有効となる描画回路領域を示したのが図6(a)であ
る。この1つのレイアウトデータを含む範囲6aおよび
テスト回路として使用できる領域5cを示す図6(a)
を参照すると、テスト回路として使用できる領域5c
は、内部回路1の外縁から内部回路1と隣接チップの内
部回路の中間線までの幅の領域である。通常この間隔
は、50μm程度である。
【0007】次に、図5(b)に示す様に複数のチップ
で1つのテスト回路を共有する場合は、図6(b)の領
域5dが示すように、内部回路1の外縁から共有するチ
ップ外縁までの幅の領域が使用できる。この領域幅はテ
スト回路を共有しない場合の2倍でありテスト回路を構
成するには十分である。
で1つのテスト回路を共有する場合は、図6(b)の領
域5dが示すように、内部回路1の外縁から共有するチ
ップ外縁までの幅の領域が使用できる。この領域幅はテ
スト回路を共有しない場合の2倍でありテスト回路を構
成するには十分である。
【0008】
【発明が解決しようとする課題】しかしながら、従来の
半導体集積回路では、テスト回路をダイシングライン上
に置くだけなので、その効果も薄く、実施が困難となる
問題点が幾つかあった。
半導体集積回路では、テスト回路をダイシングライン上
に置くだけなので、その効果も薄く、実施が困難となる
問題点が幾つかあった。
【0009】まず第1に、図5(a)に示す様にダイシ
ングライン上にテスト回路を配置する場合、テスト回路
として使用できる領域5Cは、内部回路外縁から、内部
回路と隣接チップの内部回路の中間線までの幅の領域で
ある。上述のように、通常この間隔は、50μm程度で
あり、テスト回路を構成するには不十分な幅である。す
なわち、このテスト回路を置く領域の幅を確保するため
にダイシングランインの幅を広げると、1枚のウエハか
ら取れるチップの数が減り、テスト回路をダイシングラ
インに置くことの効果が相殺されてしまう問題点があっ
た。
ングライン上にテスト回路を配置する場合、テスト回路
として使用できる領域5Cは、内部回路外縁から、内部
回路と隣接チップの内部回路の中間線までの幅の領域で
ある。上述のように、通常この間隔は、50μm程度で
あり、テスト回路を構成するには不十分な幅である。す
なわち、このテスト回路を置く領域の幅を確保するため
にダイシングランインの幅を広げると、1枚のウエハか
ら取れるチップの数が減り、テスト回路をダイシングラ
インに置くことの効果が相殺されてしまう問題点があっ
た。
【0010】次に、図5(b)に示す様に複数のチップ
で1つのテスト回路を共有する場合、レイアウトデータ
の処理が問題となる。図5(b)に示す通りテスト回路
を共有する場合は、内部回路とテスト回路の結線配線の
ためにレイアウト構造が共有する各チップで異なってし
まう。このため、レイアウト作業工数が増大するばかり
か、1つのレイアウトデータに共有するチップのレイア
ウトデータ及びテスト回路レイアウトデータを考慮しな
ければならないために、そのデータ量は膨大となってし
まう問題点もあった。
で1つのテスト回路を共有する場合、レイアウトデータ
の処理が問題となる。図5(b)に示す通りテスト回路
を共有する場合は、内部回路とテスト回路の結線配線の
ためにレイアウト構造が共有する各チップで異なってし
まう。このため、レイアウト作業工数が増大するばかり
か、1つのレイアウトデータに共有するチップのレイア
ウトデータ及びテスト回路レイアウトデータを考慮しな
ければならないために、そのデータ量は膨大となってし
まう問題点もあった。
【0011】また、テスト回路を複数のチップで共有す
る場合、テスト回路の配置がチップの特定の1辺に固定
されてしまうため、全ての被テスト回路からテスト回路
を接続する配線の距離を最短にすることは困難であり、
その間の配線に使用する面積が大きくなるので、チップ
面積を削減するという効果を相殺してしまう問題点もあ
った。
る場合、テスト回路の配置がチップの特定の1辺に固定
されてしまうため、全ての被テスト回路からテスト回路
を接続する配線の距離を最短にすることは困難であり、
その間の配線に使用する面積が大きくなるので、チップ
面積を削減するという効果を相殺してしまう問題点もあ
った。
【0012】さらに、ウエハ状態での試験が終了し、ダ
イシングされテスト回路が破壊されるが、破壊されたテ
スト回路が内部回路に対し悪影響を及ぼす可能性があ
る。その悪影響を防ぎテスト回路と内部回路を切断分離
するのがセレクタ回路であるが、セレクタ回路自体も内
部回路の通常動作には関係なく、チップ面積の増大とな
る問題点もあった。
イシングされテスト回路が破壊されるが、破壊されたテ
スト回路が内部回路に対し悪影響を及ぼす可能性があ
る。その悪影響を防ぎテスト回路と内部回路を切断分離
するのがセレクタ回路であるが、セレクタ回路自体も内
部回路の通常動作には関係なく、チップ面積の増大とな
る問題点もあった。
【0013】
【課題を解決するための手段】本発明の半導体集積回路
装置は、導体集積回路装置基板上のダイシングライン上
にテスト回路とこのテスト回路とチップ内部回路とを結
線する配線とを有する半導体集積回路装置あって、前記
テスト回路を前記ダイシングライン上の、チップが点対
象となる位置に置き、前記テスト回路が配置されるテス
ト回路配置領域の長さは前記チップの一辺の長さの半分
未満であり、前記テスト回路領域の幅は前記チップ内部
回路から隣接するチップの内部回路までの幅ある半導体
集積回路装置において、前記チップ内部と前記チップテ
スト回路とを結線する配線が、クランク状に曲がってダ
イシングラインのダイシングによる切断部分の上を通過
し、前記ダイシングによる切断部分と交差する部分で
は、前記配線同士の間隔が広がっている形状を持つ構成
である。
装置は、導体集積回路装置基板上のダイシングライン上
にテスト回路とこのテスト回路とチップ内部回路とを結
線する配線とを有する半導体集積回路装置あって、前記
テスト回路を前記ダイシングライン上の、チップが点対
象となる位置に置き、前記テスト回路が配置されるテス
ト回路配置領域の長さは前記チップの一辺の長さの半分
未満であり、前記テスト回路領域の幅は前記チップ内部
回路から隣接するチップの内部回路までの幅ある半導体
集積回路装置において、前記チップ内部と前記チップテ
スト回路とを結線する配線が、クランク状に曲がってダ
イシングラインのダイシングによる切断部分の上を通過
し、前記ダイシングによる切断部分と交差する部分で
は、前記配線同士の間隔が広がっている形状を持つ構成
である。
【0014】
【0015】
【作用】この発明に関わる半導体集積回路は、テスト回
路をダイシングラインの、チップが点対象となる位置に
置き、その領域の長さは、チップの1辺の長さの半分未
満となる。また、テスト回路の幅は、内部回路から隣接
するチップの内部回路までの幅とし、そのレイアウトデ
ータは、このチップの各辺に隣接するチップのレイアウ
トデータと重複することなく、構成される。
路をダイシングラインの、チップが点対象となる位置に
置き、その領域の長さは、チップの1辺の長さの半分未
満となる。また、テスト回路の幅は、内部回路から隣接
するチップの内部回路までの幅とし、そのレイアウトデ
ータは、このチップの各辺に隣接するチップのレイアウ
トデータと重複することなく、構成される。
【0016】また、チップ内部とテスト回路を結線する
配線は、ダイシングライン中央の切断部分を通過するよ
うに配線され、かつ、切断部分と交差する部分では、配
線の間隔を切断屑による短絡が起こらないように広げた
形状に構成される。
配線は、ダイシングライン中央の切断部分を通過するよ
うに配線され、かつ、切断部分と交差する部分では、配
線の間隔を切断屑による短絡が起こらないように広げた
形状に構成される。
【0017】
【実施例】本発明の一実施例の半導体集積回路装置につ
いて図面を参照して説明する。図1(a)は、本実施例
の半導体基板上の配置を示す平面図であり、図1(b)
は、図1(a)に示すテスト回路の部分の拡大図であ
る。
いて図面を参照して説明する。図1(a)は、本実施例
の半導体基板上の配置を示す平面図であり、図1(b)
は、図1(a)に示すテスト回路の部分の拡大図であ
る。
【0018】図1(a)を参照すると、この実施例の半
導体集積回路装置は、内部回路2およびセレクタ回路3
のそれぞれを含むチップ1の複数を行・列の両方向に配
列しこれらチップ1の間にはダイシングライン4を有す
る構成である。また、ダイシングライン4の配置領域に
はテスト回路(5e〜5h)が配置される構成である。
導体集積回路装置は、内部回路2およびセレクタ回路3
のそれぞれを含むチップ1の複数を行・列の両方向に配
列しこれらチップ1の間にはダイシングライン4を有す
る構成である。また、ダイシングライン4の配置領域に
はテスト回路(5e〜5h)が配置される構成である。
【0019】チップ1の内部回路2は、4つのテスト回
路5e,5f,5gおよび5hのそれぞれを各辺に有
し、各テスト回路(5e,5f,5g,5h)は、内部
回路2から隣接するチップの内部回路までの領域幅を有
している。また、テスト回路(5e,5f,5g,5
h)の領域の一辺の長さは、チップの一辺の長さの半分
未満である。
路5e,5f,5gおよび5hのそれぞれを各辺に有
し、各テスト回路(5e,5f,5g,5h)は、内部
回路2から隣接するチップの内部回路までの領域幅を有
している。また、テスト回路(5e,5f,5g,5
h)の領域の一辺の長さは、チップの一辺の長さの半分
未満である。
【0020】図3が示す実施例の配置形状は、テスト回
路5の幅を十分に確保し、かつ、ダイシングラインの幅
を広げないで隣接チップのレイアウトデータとの重複を
回避する事ができる。また、チップ1は、複数チップで
1つのテスト回路を共有することがないので、1つのレ
イアウトデータは1つのチップのデータのみでよい。そ
して、チップ1は、その4辺全てにテスト回路を有して
いるので、内部回路内にある被テスト回路は、そのレイ
アウト位置に最も近い距離にあるテスト回路領域にテス
ト回路を配置すればよく、被テスト回路とテスト回路を
結線する配線を最短に選択する事ができるため、配線領
域の面積を最小におさえることができる。
路5の幅を十分に確保し、かつ、ダイシングラインの幅
を広げないで隣接チップのレイアウトデータとの重複を
回避する事ができる。また、チップ1は、複数チップで
1つのテスト回路を共有することがないので、1つのレ
イアウトデータは1つのチップのデータのみでよい。そ
して、チップ1は、その4辺全てにテスト回路を有して
いるので、内部回路内にある被テスト回路は、そのレイ
アウト位置に最も近い距離にあるテスト回路領域にテス
ト回路を配置すればよく、被テスト回路とテスト回路を
結線する配線を最短に選択する事ができるため、配線領
域の面積を最小におさえることができる。
【0021】次に、この形状のチップを半導体基板上に
形成する方法について説明する。図7は、従来のチップ
を基板上にパターン化するためのマスクパターンの概略
図である。このマスクパターンはレイアウト領域6c
と、外縁マスク部分7aとを有する。この形状のマスク
パターンでは、1本の直線で構成される辺をもつチップ
しか形成する事ができない。そこで、本発明では、図2
に示すような形状のマスクパターンを使用して形成す
る。図2を参照すると、基板上の半導体集積回路装置は
チップレイアウト領域6dを有し、この領域6d内にテ
スト回路領域(5i,5j,5k,5l)と、外縁マス
ク部分7bとを有する。従来のマスクパターンが隣接す
るマスクパターンと相重ならないようにチップを形成し
ていくのに対し(図6参照)、本発明で使用するマスク
パターンは、形成されるチップ自体は隣接チップと重複
しないが、投影自体は、重複部分がマスクされているも
のの、それぞれ隣接するチップと重なるように形成され
る(図2参照)。この方法により、本発明の形状を実現
することができる。
形成する方法について説明する。図7は、従来のチップ
を基板上にパターン化するためのマスクパターンの概略
図である。このマスクパターンはレイアウト領域6c
と、外縁マスク部分7aとを有する。この形状のマスク
パターンでは、1本の直線で構成される辺をもつチップ
しか形成する事ができない。そこで、本発明では、図2
に示すような形状のマスクパターンを使用して形成す
る。図2を参照すると、基板上の半導体集積回路装置は
チップレイアウト領域6dを有し、この領域6d内にテ
スト回路領域(5i,5j,5k,5l)と、外縁マス
ク部分7bとを有する。従来のマスクパターンが隣接す
るマスクパターンと相重ならないようにチップを形成し
ていくのに対し(図6参照)、本発明で使用するマスク
パターンは、形成されるチップ自体は隣接チップと重複
しないが、投影自体は、重複部分がマスクされているも
のの、それぞれ隣接するチップと重なるように形成され
る(図2参照)。この方法により、本発明の形状を実現
することができる。
【0022】次に、複数本数のデータの故障を検出する
テスト回路を説明する。
テスト回路を説明する。
【0023】図4に示す回路は、2ビットのデータ中1
ビットの反転等の故障を検出できるテスト信号を生成す
るテスト回路である。例えば、16ビットのあるデータ
を試験し、4ビットのテスト信号として取り出す場合を
考える。
ビットの反転等の故障を検出できるテスト信号を生成す
るテスト回路である。例えば、16ビットのあるデータ
を試験し、4ビットのテスト信号として取り出す場合を
考える。
【0024】テスト回路を平面配置しテスト回路領域に
配置する場合を説明すると、テスト回路の1組あたりの
占有面積は、たて60μm、よこ30μmである。これ
を4ビットのデータにするには12組必要であるので、
たて60μmで、よこ360μmの長方形の面積が必要
となる。
配置する場合を説明すると、テスト回路の1組あたりの
占有面積は、たて60μm、よこ30μmである。これ
を4ビットのデータにするには12組必要であるので、
たて60μmで、よこ360μmの長方形の面積が必要
となる。
【0025】一般に内部回路から隣接する内部回路まで
の距離は、100μm程度であるので、本発明により確
保できるテスト回路領域は、チップの1辺の長さを5m
mとすると図3に示すように、余裕を差し引き、たて8
0μmよこ2300μm程度となり、テスト回路を配置
することは可能である。これに対し、従来の技術のテス
ト回路領域では、図8に示すように縦が40μm程とな
り、テスト回路を配置する事は、不可能である。
の距離は、100μm程度であるので、本発明により確
保できるテスト回路領域は、チップの1辺の長さを5m
mとすると図3に示すように、余裕を差し引き、たて8
0μmよこ2300μm程度となり、テスト回路を配置
することは可能である。これに対し、従来の技術のテス
ト回路領域では、図8に示すように縦が40μm程とな
り、テスト回路を配置する事は、不可能である。
【0026】最後に、チップ内部とテスト回路を結線す
る配線につき説明する。本発明の実施例の半導体集積回
路装置の結線配線9は、配線がダイシングによる切断部
分8とクランク状に曲がり交差する(参照図1
(b))。そして、その配線9とダイシングによる切断
部分8との交差部分では、配線間の間隔が広がってい
る。この間隔の広がりは、切断屑による短絡を防ぎ、破
壊されたテスト回路による内部回路への悪影響をなくす
ためのものである。配線の間隔は、1μm程であり、こ
の間隔を3μm以上に広げることにより、効果をあげる
ことができる。また、この形状の配線により完全な切断
が行われれば、切断された配線は高抵抗になるので、内
部回路2とテスト回路5の仲立ちをするセレクタ回路3
を簡素化することができ、セレクタ回路3の平面配置面
積を縮小できる。
る配線につき説明する。本発明の実施例の半導体集積回
路装置の結線配線9は、配線がダイシングによる切断部
分8とクランク状に曲がり交差する(参照図1
(b))。そして、その配線9とダイシングによる切断
部分8との交差部分では、配線間の間隔が広がってい
る。この間隔の広がりは、切断屑による短絡を防ぎ、破
壊されたテスト回路による内部回路への悪影響をなくす
ためのものである。配線の間隔は、1μm程であり、こ
の間隔を3μm以上に広げることにより、効果をあげる
ことができる。また、この形状の配線により完全な切断
が行われれば、切断された配線は高抵抗になるので、内
部回路2とテスト回路5の仲立ちをするセレクタ回路3
を簡素化することができ、セレクタ回路3の平面配置面
積を縮小できる。
【0027】
【発明の効果】以上説明したように、本発明では、半導
体集積回路の通常動作時に不要なテスト回路をダイシン
グライン上に置く際に、1つのテスト回路を複数のチッ
プで共有することなく、隣接チップと組合わさるように
配置する。そのため、作業工数やレイアウトデータの増
大を伴うことなく、また、1枚のウエハに作り込むこと
ができるチップ数を減らすことなく、十分な幅のテスト
回路領域を確保することができる。
体集積回路の通常動作時に不要なテスト回路をダイシン
グライン上に置く際に、1つのテスト回路を複数のチッ
プで共有することなく、隣接チップと組合わさるように
配置する。そのため、作業工数やレイアウトデータの増
大を伴うことなく、また、1枚のウエハに作り込むこと
ができるチップ数を減らすことなく、十分な幅のテスト
回路領域を確保することができる。
【0028】また、チップの4辺にテスト回路領域を確
保することができることから、被テスト回路とテスト回
路間を結線する配線に必要なレイアウト面積を最小にす
ることができる。
保することができることから、被テスト回路とテスト回
路間を結線する配線に必要なレイアウト面積を最小にす
ることができる。
【0029】さらに、被テスト回路とテスト回路間の結
線配線がダイシング時、完全に切断され高抵抗状態とな
るため、セレクト回路も簡単なもので済む。これらのこ
とから、半導体集積回路のチップ面積を縮小する効果が
得られ、チップの価格を安価にすることができる。
線配線がダイシング時、完全に切断され高抵抗状態とな
るため、セレクト回路も簡単なもので済む。これらのこ
とから、半導体集積回路のチップ面積を縮小する効果が
得られ、チップの価格を安価にすることができる。
【図1】本発明の一実施例の半導体集積回路装置の平面
配置図であり、分図(a)は、実施例のテスト回路領域
及び形状を示す概略図であり分図(b)は、本発明の半
導体集積回路におけるテスト回路と被テスト回路を結線
する配線の形状例を示す図である。
配置図であり、分図(a)は、実施例のテスト回路領域
及び形状を示す概略図であり分図(b)は、本発明の半
導体集積回路におけるテスト回路と被テスト回路を結線
する配線の形状例を示す図である。
【図2】本発明の半導体集積回路装置を形成するための
マスクパターンの概略図である。
マスクパターンの概略図である。
【図3】本発明の半導体集積回路装置におけるテスト回
路領域の実寸例である。
路領域の実寸例である。
【図4】テスト回路の一例の回路図である。
【図5】従来の半導体集積回路装置の平面配置図であ
り、分図(a)は、チップ1つに対しテスト回路領域を
ダイシングラインに1つもつ場合のテスト回路領域を示
す概略図であり分図(b)は、複数のチップでテスト回
路領域をダイシングラインに1つ共有する場合の概略図
である。
り、分図(a)は、チップ1つに対しテスト回路領域を
ダイシングラインに1つもつ場合のテスト回路領域を示
す概略図であり分図(b)は、複数のチップでテスト回
路領域をダイシングラインに1つ共有する場合の概略図
である。
【図6】従来の半導体集積回路装置を形成するためのマ
スクパターンの概略図であり、分図(a)はチップ1つ
に対しテスト回路領域をダイシングラインに1つもつ場
合のテスト回路領域を示す概略図であり、分図(b)
は、複数のチップでテスト回路領域をダイシングライン
に1つ共有する場合のテスト回路領域を示す概略図であ
る。
スクパターンの概略図であり、分図(a)はチップ1つ
に対しテスト回路領域をダイシングラインに1つもつ場
合のテスト回路領域を示す概略図であり、分図(b)
は、複数のチップでテスト回路領域をダイシングライン
に1つ共有する場合のテスト回路領域を示す概略図であ
る。
【図7】従来の半導体集積回路装置を形成するためのマ
スクパターンの概略図である。
スクパターンの概略図である。
【図8】従来の半導体集積回路装置におけるテスト回路
領域の実寸例である。
領域の実寸例である。
1 チップ 2 内部回路 3 セレクタ回路 4 ダイシングライン 5,5a,5b,5c,5d,5e,5f,5g,5
h,5i,5j,5k,5l テスト回路 6a,6b レイアウトデータ範囲 7a,7b レチクル上のマスクされる部分 8 ダイシングによる切断部分 9 被テスト回路とテスト回路を結線する配線
h,5i,5j,5k,5l テスト回路 6a,6b レイアウトデータ範囲 7a,7b レチクル上のマスクされる部分 8 ダイシングによる切断部分 9 被テスト回路とテスト回路を結線する配線
Claims (1)
- 【請求項1】 導体集積回路装置基板上のダイシングラ
イン上にテスト回路とこのテスト回路とチップ内部回路
とを結線する配線とを有する半導体集積回路装置あっ
て、前記テスト回路を前記ダイシングライン上の、チッ
プが点対象となる位置に置き、前記テスト回路が配置さ
れるテスト回路配置領域の長さは前記チップの一辺の長
さの半分未満であり、前記テスト回路領域の幅は前記チ
ップ内部回路から隣接するチップの内部回路までの幅あ
る半導体集積回路装置において、前記チップ内部と前記
チップテスト回路とを結線する配線が、クランク状に曲
がってダイシングラインのダイシングによる切断部分の
上を通過し、前記ダイシングによる切断部分と交差する
部分では、前記配線同士の間隔が広がっている形状を持
つことを特徴とする半導体集積回路装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7103753A JP2716399B2 (ja) | 1995-04-27 | 1995-04-27 | 半導体集積回路装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7103753A JP2716399B2 (ja) | 1995-04-27 | 1995-04-27 | 半導体集積回路装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH08298273A JPH08298273A (ja) | 1996-11-12 |
JP2716399B2 true JP2716399B2 (ja) | 1998-02-18 |
Family
ID=14362325
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7103753A Expired - Lifetime JP2716399B2 (ja) | 1995-04-27 | 1995-04-27 | 半導体集積回路装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2716399B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4667559B2 (ja) * | 2000-05-30 | 2011-04-13 | ルネサスエレクトロニクス株式会社 | 半導体装置、フォトマスクおよび半導体装置の製造方法 |
JP4861022B2 (ja) | 2006-02-28 | 2012-01-25 | 富士通セミコンダクター株式会社 | 半導体装置の試験用回路および試験方法、半導体ウエハ、並びに半導体チップの製造方法 |
JP2011061236A (ja) * | 2010-11-26 | 2011-03-24 | Renesas Electronics Corp | 半導体装置 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4180772A (en) * | 1977-05-31 | 1979-12-25 | Fujitsu Limited | Large-scale integrated circuit with integral bi-directional test circuit |
-
1995
- 1995-04-27 JP JP7103753A patent/JP2716399B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH08298273A (ja) | 1996-11-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100487530B1 (ko) | 테스트 소자 그룹이 구비된 반도체 소자 | |
JPH0727968B2 (ja) | 半導体集積回路装置 | |
US5844296A (en) | Space saving laser programmable fuse layout | |
JP2716399B2 (ja) | 半導体集積回路装置 | |
EP0021661B1 (en) | Semiconductor master-slice device | |
WO2018118394A1 (en) | Wafer testing without direct probing | |
JP3182762B2 (ja) | 半導体集積回路装置 | |
JP4242844B2 (ja) | 半導体集積回路装置 | |
JPH0974172A (ja) | 半導体装置 | |
US5138419A (en) | Wafer scale integration device with dummy chips and relay pads | |
JPH03104247A (ja) | ウエハ・スケール半導体装置 | |
JP3408466B2 (ja) | 半導体記憶装置 | |
JP3145969B2 (ja) | 半導体装置 | |
JP3053074B2 (ja) | 半導体記憶装置 | |
JP2001085479A (ja) | 半導体回路装置の製造方法 | |
JP4572564B2 (ja) | 半導体装置 | |
JP2529342B2 (ja) | チャネル配線方法 | |
US5917206A (en) | Gate array system in which functional blocks are connected by fixed wiring | |
JP3106494B2 (ja) | ゲートアレイ半導体集積回路装置 | |
JP2996219B2 (ja) | 半導体装置のテスト方法及びテスト治具 | |
JPH0671048B2 (ja) | 半導体集積回路の補修用配線構造およびその配線方法 | |
JPH023958A (ja) | 集積回路の電源配線方法 | |
JPS6148259B2 (ja) | ||
JPH01218051A (ja) | ウエハ規模集積回路の配線構造 | |
JPH088343A (ja) | 集積回路装置の電源配線 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19971007 |