JPH03104247A - ウエハ・スケール半導体装置 - Google Patents

ウエハ・スケール半導体装置

Info

Publication number
JPH03104247A
JPH03104247A JP1242674A JP24267489A JPH03104247A JP H03104247 A JPH03104247 A JP H03104247A JP 1242674 A JP1242674 A JP 1242674A JP 24267489 A JP24267489 A JP 24267489A JP H03104247 A JPH03104247 A JP H03104247A
Authority
JP
Japan
Prior art keywords
conductor
layer
wafer
bonding
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1242674A
Other languages
English (en)
Other versions
JP2522837B2 (ja
Inventor
Takaaki Suzuki
孝章 鈴木
Masahiro Tokoro
所　正浩
Yukihiro Nomura
幸弘 野村
Takeo Tatematsu
武夫 立松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP1242674A priority Critical patent/JP2522837B2/ja
Priority to EP90117852A priority patent/EP0418777B1/en
Priority to DE69024146T priority patent/DE69024146T2/de
Priority to KR1019900014750A priority patent/KR930004252B1/ko
Publication of JPH03104247A publication Critical patent/JPH03104247A/ja
Application granted granted Critical
Publication of JP2522837B2 publication Critical patent/JP2522837B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/4813—Connecting within a semiconductor or solid-state body, i.e. fly wire, bridge wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4845—Details of ball bonds
    • H01L2224/48451—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85417—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/85424—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0494—4th Group
    • H01L2924/04941—TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔目次〕 概要 産業上の利用分野 従来の技術　　　　　　　（第４〜６図）発明が解決し
ようとする課題 課題を解決するための手段 作用 実施例 本発明の一実施例　　　（第１〜３図）発明の効果 〔概要〕 １枚の半導体ウェハ上に形成された全チンプを結合して
構成されるウェハ・スケール・インテグレーション（ｗ
ａｆｅｒ　ｓｃａｌｅ　ｉｎｔｅｇｒａｔｉｏｎ：ＷＳ
Ｉ）におけるボンディングによる配線の信頼性を向上す
るようにしたウェハ・スケール半導体装置に関し、ウェ
ハプロセス上のゴミやキズ等の欠陥、工程上のトラブル
及びボンディングによる配線作業中のトラブルの影響を
受け難くすることができ、特に、ウェハ・スケール・イ
ンテグレーションに適用して好適なウェハ・スケール半
導体装置を提供することを目的とし、 ボンディング・ワイヤに接触可能で電気的にフローティ
ングな導体と、前記導体の下層に形成された絶縁体層と
、前記絶縁体層の下層に前記導体の形状に対応して形成
され、加えられた衝撃を吸収する緩衝層と、を含んで構
成されたボンデイング用バットを有する。
また、ウェハ周辺の適所に選択的に形成されてボンディ
ング・ワイヤの中継点となる金属パッドを表面に有し、
かつ周囲には少なくとも金属膜が存在しないカンティン
グ・ラインを有するダミー・チンブと、前記ウェハ中央
の適所に選択的に配列されて隣接チップとの界面近傍で
ＷＣＫライン及びコマンド・ラインからなるグローバル
・ラインがローカル・ラインの通過を可能とするように
分断されているリアル・チップと、前記各チンプを結ぶ
ポンディング・ワイヤで構或された電源ラインとを備え
たウェハ・スケール半導体装置であって、前記金属パッ
ドは、ボンディングワイヤに接触可能で電気的にフロー
ティングな導体と、前記導体の下層に形成された絶縁体
層と、前記絶縁体層の下層に前記導体よりも大きく、か
つ前記絶縁体層をエッチングするエッチング材ではエッ
チングされない材質で形成され、加えられた衝撃を吸収
する緩衝層と、を含んで構戒する．〔産業上の利用分野
〕 本発明は、ウェハ・スケール半導体装置に関し、詳しく
は、１枚の半導体ウェハ上に形成された全チップを結合
してＩＩ或されるウェハ・スケール・インテグレーショ
ン（ｗａｆｅｒ　ｓｃａｌｅ　ｉｎｔｅｇｒａｔｉｏｎ
：ＷＳＩ）の改良に係り、特に、ＷＳＩにおけるボンデ
ィングによる配線の信頼性を向上させるようにしたウェ
ハ・スケール半導体装置に関する。
ウェハ・スケール・インテグレーション（ＷＳＩ）はウ
ェハの全領域に回路を集積するものであり、この技術に
ついては次のような利点がある．■　どのようなＬ　Ｓ
　Ｉ　（ｌａｒｇｅ　ｓｃａｌｅ　ｉｒ４ｔｅｇｒａｔ
ｅｄｃｉｒｃｕｉｔ）よりも大規模の回路を集積できる
。
■　システムを１枚のウェハ上に集積することによって
、回路間の相互配線長が短くなり、信号遅延時間を短く
できる。
■　組み立て工程削減による実装上の信頼性や欠陥救済
技術によってシステムの信頼性を向上することができる
。
ＷＳＩは基本構或回路を複数接続した繰り返し論理回路
やメモリをモノリシックに構成するのに適している。モ
ノリシックＷＳＩの場合、必ず欠陥部分を含むような幅
広い領域に回路を集積することになるから、冗長構或を
もたせ、欠陥を迂回してシステムを構戒する技術が不可
欠である。
〔従来の技術〕
従来のＷＳＩの一種であるウェハ・スケール・メモリで
は、オリエンテーション主フラットの方向をＸ方向、そ
れに直交する方向をＹ方向とすると、各チップ間のＸ方
向及びＹ方向はローカル・ラインで結合し、入力端から
信号を加えると、該信号は欠陥チップを迂回して良品チ
ップのみをシリアルに通過して出力端に現れるように構
成され、また、更にＹ方向では各チップ列毎にコマンド
・ライン並びにＷＣＫラインからなるグローバル・ライ
ン、Ｖｃｃライン、Ｖｓｓライン・Ｖｌｇラインなどで
パラレルに結合することが行われている（特公昭５８−
１８７７８号公報、特公昭６２−６２６７号各公報参照
）。なお、前記各チップ間は単純にローカル・ラインで
結合してあるのではなく、その間に論理回路が介在する
ことは勿論であり、また、欠陥チップを迂回して良品チ
ップのみをシリアルに結ぶことをスパイラル通路を構或
すると称している。
上述したようなウェハ・スケール・メモリでは、ダイ化
された各チップを結合するよりも回路間の相互配線長が
短くなるとは云え、ウェハに形成したアル壽ニウム（Ａ
ｎ）などを材料とする金属配線でＶｃｃライン及びＶｓ
ｓラインなどの電源ラインを構成した場合、その抵抗値
はかなり大きくなってしまうとう問題があり、また、ウ
ェハの形状から四隅は止むを得ないとして周辺をＸ方向
及びＹ方向にカッティングすることで略四角形となし、
そのカッティングされたウェハをキャリャと呼ばれる基
台にマウントして使用するのであるが、ブレードを入れ
てカッティングする領域に問題があり、更にまた、ウェ
ハに形成されたＡ１などを材料とする配線でグローバル
・ラインやローカル・ラインを構成した場合、ウェハの
周辺部分において短絡が発生し易いという問題もある．
上記不具合を解消できるものとして本出願人は先に「ウ
ェハ・スケール・メモリ」　（特願昭６３−１３２５８
９号）を提出した。先願に係るウェハ・スケール・メモ
リにおいては、ウェハ周辺の適所に選択的に形成されて
ボンディング・ワイヤの中継点となる金属パッドを表面
に有し、かつ周囲には少なくとも金属膜が存在しないカ
ッティング・ラインを有するダミー・チップと、前記ウ
ェハ中央の適所に選択的に配列されて隣接チップと？界
面近傍でＷＣＫライン及びコマンド・ラインからなるグ
ローバル・ラインがローカル・ラインの通過を可能とす
るように分断されているリアル・チップと、前記各チッ
プを結ぶボンディング・ワイヤで構戒された電源ライン
とを備えている．以下、第４、５図を用いて具体的に説
明する．第４図はウェハ・スケール・メモリを構成する
カッティング前におけるウェハの平面図、第５図はキャ
リアにマウントするのに適合するように四辺をカッティ
ングしたウェハを示す平面図である。第４図において、
ｌはウェハ、ＩＡはオリエンテーション・フラット、２
■並びに２Ｒｔはリアル・チンプ（実１妨チッフ゜）、
２Ｄはダミー・チフブ、３は金属膜、４はボンディング
・ワイヤからなるＶｃｃライン及びＶｓｓラインである
電源ラインをそれぞれ示している。第４図に示すリアル
・チ７ブ２■、すなわち、右上及び左下間に施すハンチ
ングで表されたチップは従来例のものと同じであるが、
リアル・チップ２ＩＩ！、すなわち、ウェハｌの中央で
Ｘ方向に並び、左上及び右下間に施すハフチングで表示
されたチップは隣接する界面近傍でグローバル・ライン
が分断されているものであり、また、ダミー・チフブ２
Ｄはボンディング・ワイヤを中継させるために電気的に
フローティング状態にある例えばＡＡなどの金属パッド
をもち、また、周辺には金属膜は云うまでもなくパフシ
ベーション膜も除去したカンティング・ラインを形成し
たものである． 前記したように、先願に係るウェハ・スケール・メモリ
では、ウェハｌの周辺にダミー・チップ２Ｄを形成して
あることから、Ｖｃｃライン及びＶｓｓラインなどの電
源ライン４をボンディング・ワイヤを用いて構成しても
、ダミー・チンプ２。
を中継点として利用することができ、ロング・ワイヤを
必要とする箇所は少なくなる。ところで、第５図に示す
ように、オリエンテーション・フラットＩＡを上にした
場合の左右上隅にはダミー・チップすらシｇ７トできな
い箇所が存在し、そこでは、ある程度のロング・ワイヤ
を必要とすることになるが、先願では、パターン焼き付
けの際、全チップがオリエンテーション・フラットに近
づくようにずらせることでロング・ワイヤをできる限り
短くしている。
第４図及び第５図に示すチソプのパターンは、従来に比
較し、オリエンテーション・フラットにかなり近づけて
形成されている。従って、前記したように、左右上隅の
ロング・ワイヤを必要とする箇所であっても従来よりは
短くて済み、そして、オリエンテーション・フラットの
反対側をカンティングした後は左右下済みに金属膜３が
残留することはない。また、第５図に示すウェハｌの左
右両端におけるチップ列ではグローバル・ラインＧＬを
分断したリアル・チフプ２■は使用せず、また、電源ラ
イン４は左右下隅からのみワイヤリングしてあり、これ
で全てのロング・ワイヤを回避することができる． このようなことから、電源ライン４がウェハ１のエッジ
に在る金属膜３と短絡する虞れは皆無であり、また、グ
ローバル・ラインＧＬやローカル・ラインＬＬが延在し
ても、それらがウェハ１の周辺で短絡を発生することは
なくなる．第６図（ａ）（ｂ）はダミー・チフブ２，上
に形成され、ボンディング・ワイヤを中継させるために
電気的にフローティング状態にあるボンディング用金属
パッドを示す図であり、第６図（ａ）はその平面図、第
６図（ｂ）は第６図（ａ）のＸ−ｘ’矢視断面図である
。第６図（ａ）（ｂ）において、１ｌは例えばＳｔから
なる基板、ｌ２は例えばＳｉｆｔからなる絶縁膜、１３
は例えばＡｌからなりボンディング・ワイヤと接触する
電気的にフローティングな導体、１４は例えばＳｉｎ．
からなリボンディング用パッドを保護する絶縁膜（カバ
ー膜）であり、１５はボンディング・ワイヤとのコンタ
クト窓である。
〔発明が解決しようとする課題〕
ところで、先願に係るウェハ・スケール・メモリにあっ
ては、第４、５図に示すようにダミー・チップ２Ｄはウ
ェハの周辺部に位置しているため、ウェハプロセス上の
欠陥（ゴよやキズ）、工程上のトラブル及びボンディン
グによる配線作業中のトラブル等の影響を強く受け、第
６図に示すようなボンディング・ワイヤと接触する導体
１３と基板１１との間の絶縁膜ｌ２が破れ易いことが判
明した。
特に、ウェハ・スケール・インテグレーションにおける
ボンディングでは、ウェハを全体として使用することか
らダミー・チフブ２Ｄにおける中継点となるパッドの数
が非常に多いため、ボンデイングする機会が増え、上記
不具合を助長することになる。
そこで本発明は、ウェハプロセス上のゴミやキズ等の欠
陥、工程上のトラブル及びボンディングによる配線作業
中のトラブルの影響を受け難くすることができ、特に、
ウェハ・スケール・インテグレーシゴンに適用して好適
なウェハ・スケール半導体装置を提供することを目的と
している。
〔課題を解決するための手段〕
本発明によるウェハ・スケール半導体装置は上記目的達
成のため、ボンディング・ワイヤに接触可能で電気的に
フローティングな導体と、前記導体の下層に形成された
絶縁体層と、前記絶縁体層の下層に前記導体の形状に対
応して形成され、加えられた衝撃を吸収する緩衝層と、
を含んでＩＪ！威されたボンディング用パッドを有する
ことを特徴としている。
また、ウェハ周辺の適所に選択的に形成されてボンディ
ング・ワイヤの中継点となる金属パッドを表面に有し、
かつ周囲には少なくとも金属膜が存在しないカッティン
グ・ラインを有するダξ一・チップと、前記ウェハ中夫
の適所に選択的に配列されて隣接チップとの界面近傍で
ＷＣＫライン及びコマンド・ラインからなるグローバル
・ラインがローカル・ラインの通過を可能とするように
分断されているリアル・チップと、前記各チップを結ぶ
ボンディング・ワイヤで構成された電源ラインとを備え
たウェハ・スケール半導体装置であって、前記金属パッ
ドは、ボンディングワイヤに接触可能で電気的にフロー
ティングな導体と、前記導体の下層に形成された絶縁体
層と、前記絶縁体屡の下層に前記導体よりも大きく、か
つ前記絶縁体層をエッチングするエッチング材ではエッ
チングされない材質で形成され、加えられた衝撃を吸収
する緩衝層と、を含んで構成されたことを特徴としてい
る。
〔作用〕
本発明では、例えばウェハ・スケール・インテグレーシ
ョンデバイスに適用した場合、ダミー・チップにおける
中継点となる金属バッドが、ボンディング・ワイヤに接
触可能で電気的にフローティングな導体と、該導体の下
層に形成された絶縁体層と、絶縁体層の下層に該導体よ
りも大きく、かつ絶縁体層をエッチングするエンチング
材ではエッチングされない材質で形成された緩衝層とを
含んで構成されている。
したがって、ボンディングの際のダメージにより絶縁体
層が破壊され、電気的に接触するようなことがあっても
、前記緩衝層により衝撃を吸収して緩衝層より下層に力
を伝達しない。また、緩衝層は前記導体に対応して個々
が独立したザブトン構造になっていることから、その緩
衝層が隣の緩衝層に影響を与えることはない． 一方、工程トラブル等でボンディング・ワイヤと接触す
る導体の下層の絶縁体層がエッチングされても、その下
層の緩衝層でそのエッチングがストフプし、絶縁は保た
れる． その結果、ボンディングによる配線の信頼性が大幅に向
上する． 〔実施例〕 以下、本発明を図面に基づいて説明する．第１〜３図は
本発明に係るウェハ・スケール半導体装置の一実施例を
示す図であり、本実施例は本発明をウェハ・スケール・
インテグレーションにおけるダミー・チップ上に形成さ
れたボンディング用バッドに適用した例である。本実施
例の説明にあたり、第４〜６図に示す先願と同一構或部
分には同一番号を付している． まず、構或を説明する．第１図（ａ）はボンデ？ング用
金属パッドの構造を示す平面図、第１図（ｂ）は第１図
（ａ）のＹ−Ｙ　’矢視断面図であり、第１図（ａ）（
ｂ）において、Ｉｆは例えばＳｉからなる基板、ｌ２は
例えばフィールド酸化（Ｆｉｅｌｄ３ｉ０ｚ）からなり
、基板ｌ１との絶縁を目的とする絶縁膜、２１は後述す
る電気的絶縁膜２２をエッチングするエッチャント（エ
ッチング材）ではエッチングされない材質例えばポリシ
リコン（Ｐｏｌｙ−Ｓｉ）からなり、かつ、ボンディン
グ・ワイヤと接触する導体１３よりは大きくバターニン
グされ、恰も導体１３に対してザプトン（座蒲団）を敷
いたように見えるザブトン層（緩衝層）、２２は例えば
Ｓｉｎ．からなる電気的絶縁膜（絶縁体層）、１３は例
えば／ｌからなりボンディング・ワイヤと接触する電気
的にフローティングな導体、１４は例えばＳｉＯ■から
なりボンディング用パッドをカバーする絶縁膜である。
なお、ザプトン層２１はボンディング・ワイヤと接触す
る導体ｌ３の下部に該導体ｌ３に対応する大きさで敷設
されていればよく、ザブトン層２１は該導体ｌ３よりは
大きくバターニングされることが望ましい。また、ザブ
トン層２ｌの材質は本実施例のＰｏｌｙ−Ｓｔのように
電気的絶縁膜２２をエッチングするエフチャントではエ
ンチングされないものが望ましいが、その場合のポリシ
リコン（Ｐｏｌｙ−Ｓｉ）として導伝形か否かは限定さ
れず、全く不純物が導入されていないもの、あるいは抵
抗値が異なるものであってもよい．さらに、電気的絶縁
膜２２の酸化膜とエッチング比が違えばよいことから上
記Ｐｏｌｙ−Ｓｉに代えて、チタンナイトライト（Ｔ　
ｉ　Ｎ）あるいはチン化膜（ｓ　ｔｚ　Ｎ４　）等を用
いてもよい． また、ボンディング・ワイヤと接触する導体１３は本実
施例のようにＡＪ単層でもよいが、ＡＩｌ１層だけでな
くアルミ・シリコン等を所定の割合で混威したもの、あ
るいはＡＩＩｉｉの下にＰｏｌｙ−Ｓｉ層をひいたよう
な２層構造をもつものであってもよい。
さらに、第ｌ図のものはカバー膜としてＳｉｎｔ膜によ
る１層の絶縁膜１４を示す例であるが、カバ一膜は必要
に応じて何層重層するようにしてもよく、この例を第２
図に示す。第２図（ａ）はボンディング用金属パッドの
構造を示す平面図、第２図（ｂ）は第２図（ａ）のｚ−
ｚ　’矢視断面図であり、第１図（ａ）（ｂ）と同一構
或部分には同一番号を付している。第２図（ａ）（ｂ）
において、ＳｉＯｚからなる絶縁膜１４の上には樹脂コ
ート膜２３が形成され、絶縁膜１４及び樹脂コートｌＩ
Ｉ２３は基板の電気的な絶縁と基板の保護を行うととも
に、樹脂コート膜２３は例えば水分を内部に侵入させな
いようにする。なお、２４は樹脂コート膜２３のコート
窓である． 次に、ボンディング用金属パッドの製造方法について説
明する。
まず、第３図（ａ）に示すように、例えば熱酸化により
Ｓｉ基板１１を酸化して膜厚が２０００人〜８０００人
のＦｉｅｌｄ−Ｓ　ｉ　Ｏｘ絶縁膜１２を形戒する。次
いで、第３図（ｂ）に示すように、例えばＣＶＤ法によ
りこのＦｉｅｌｄ−Ｓ　ｉ　Ｏｚ絶縁膜１２上に膜厚が
１０００人〜４０００人のＰｏｌｙ−Ｓｉ　２１ａを威
長させ、第３図（ｃ）に示すように、例えばＲＩＥにょ
りＰｏｌｙＳｉ２１ａにレジストを被せた後、光でパタ
ーニングしエッチングすることによりボンディング・ワ
イヤと接触する導体ｌ３より少し大きいザブトン層２１
を形成する。
次いで、第３図（ｄ）に示すように、例えばＣＶＤ法に
より絶縁膜１２及びザプトン層２ｌ上に膜厚が５０００
人〜ｉｏｏｏｏ人の電気的絶縁膜２２を威長させた後、
第３図（ｅ）に示すように、例えばスバッタ法又は蒸着
法によりＳｉＯｚ２２上にボンディング・ワイヤと接触
する導体ｌ３となる膜厚が４０００人〜ｉｏｏｏｏ人の
Ａｆ層１３ａを形成する。次いで、第３図（ｆ〉に示す
ように、例えばレジストによりこのＡｆ層１３ａをパタ
ーニングし、その後エンチングにより同図（ｆ）に示す
ようなパッド構造を有するボンディング・ワイヤと接触
する導体ｌ３を形成する。次いで、第３図（ｇ）に示す
ように、例えばＣＶＤ法により電気的絶縁膜２２及びボ
ンディング・ワイヤと接触する導体ｌ３上に絶縁膜１４
となる膜厚が２０００人〜８０００人のＳ　ｉ　Ｏｘ　
＃１４ａを成長させ、第３図（ｈ）に示すように、例え
ばフォトリソグラフィによりＳ　ｉ　Ｏ，膜１４ａにレ
ジストを被せた後、これをエッチングしてボンディング
・ワイヤ・コンタクト窓１５を形成する。
次いで、第３図（ｉ）に示すように、例えば絶縁膜１４
及びボンディング・ワイヤと接触する導体１３上に膜厚
が１．０μ〜２．０μの樹脂コート２３ａをコーティン
グした後、フォトレジストでバターニングし、エンチン
グによりコート窓２４を形成することにより、第３図（
ｊ）に示すようなボンディング用金属バット（半導体装
置）が完威する。なお、第３図（ｊ）において、樹脂コ
ート２３ａに例えば所定の感光性の部材を入れておいて
コート窓２４を形成するようにしてもよい。
以上述べたように、本実施例では、ボンディング用金属
パッドの構造をポンディング・ワイヤと接触する電気的
にフローティングな導体１３と、その導体１３の下層に
位置する電気的絶縁膜Ｂ２２と、その電気的絶縁膜２２
を介して導体ｌ３の下層に敷設され、電気的絶縁膜２２
をエッチングするエッチャントではエッチングされない
材質（例えば、ポリシリコン）をもつザブトン層２１と
を含むように形成している．また、このザブトン層２ｌ
は上記ボンディング・ワイヤと接触する導体１３よりは
大きくパターニングされている。そして、ザブトン層２
ｌの下層に基板ｌ１との絶縁を目的とする絶縁膜１２を
形成する。
したがって、上記ザブトン層２１を絶縁膜２２を挟んで
ポンディング・ワイヤと接触する導体１３の下層に設け
ることにより、以下のような効果あるいは利点を有する
。
（Ｉ）ボンディングの際のダメージにより電気的絶縁膜
２２が破壊され、電気的に接触するようなことがあって
も、Ｐｏｌｙ−Ｓｉ等からなる柔構造の材質で作られた
ザブトン層２１が緩衝層として働き、衝撃を吸収して絶
縁膜１２より下層に力を伝えない。
そのため、電気的絶縁膜２２が破壊された場合にもその
破壊による影響はザブトン層２ｌで食い止められ、また
、ザブトン層２ｌは個々が独立したザブトン構造になっ
ていることから、仮に電気的絶縁膜２２が破壊され、ボ
ンディング・ワイヤと接触する導体１３とザブトン層２
１が導通することがあっても、そのザブトン１２１は隣
のザブトン層２１又はボンディング・ワイヤと接触する
導体ｌ３に短絡等の悪影響を与えることはない。なお、
ザブトン層２ｌは電気的絶縁膜２２と材質又は構造（積
層構造等）が異なるものであれば緩衝層としての効果を
有することから必ずしも柔らかい構造の材質で作製する
必要はない。
（ｎ）また、上記ポンディングの際のダメージによる絶
縁膜２２の破壊防止効果の他、プロセス上の欠陥がある
場合にも次のような効果を有する。すなわち、工程トラ
ブル等でポンディング・ワイヤと接触する導体ｌ３の下
層の電気的絶縁膜２２がエッチングされても、その下層
のザブトン層２１で該エソチングがストップし、ボンデ
ィング・ワイヤと接触する導体ｌ３の下の基板１１との
間の絶縁膜１２は残り絶縁は保たれる。例えば、レジス
トを塗って絶縁膜を削る工程の際、レジストに破れ（ピ
ンホール）があったとすると、その箇所がエッチングさ
れてしまう。本実施例のザプトン層２ｌは上記絶縁膜を
形成するときに用いるエッチャントではエソチングされ
ないような材質を使用している。したがって、仮にプロ
セス上の欠陥により、絶縁膜が削れてたとしてもザブト
ン層２１の下はエッチングされずに残り、トラブルが未
然に防止される。
特に、本実施例のようにダミー・チソブ２Ｄ上の中継点
となる金属パッドに適用したもののようにパッドの数が
非常に多く、ボンデイングの機会が多いＷＳＩに適用し
た場合には上記効果（Ｉ）（旧は顕著なものとなり、配
線の信頼性を飛躍的に向上させることが可能になる。
〔発明の効果〕
本発明によれば、ウェハプロセス上のゴミやキズ等の欠
陥、工程上のトラブル及びボンディングによる配線作業
中のトラブルの影響を受け難くすることができ、ウェハ
・スケール・インテグレーションの信頼性を大幅に向上
させることができる。
【図面の簡単な説明】
第１〜３図は本発明に係るウェハ・スケール半導体装置
の一実施例を示す図であり、 第ｌ図はそのボンディング用金属パッドの構造を示す図
、 第２図はその樹脂コート膜を有するボンディング用金属
パッドの構造を示す図、 第３図はそのボンディング用金属パソドの製造方法を説
明するための図、 第４〜６図は従来のウェハ・スケール半導体装置を示す
図であり、 第４図はそのウェハの平面図、 第５図はそのカントされたウェハの平面図、第６図はそ
のボンディング用金属パッドの構造を示す図である。 ？・・・・・・ウェハ、 ＩＡ・・・・・・オリエンテーション・フラソト、２Ｒ
ｌ．　　２１１■・・・・・・リアル・チップ、２Ｄ・
・・・・・ダミー・チノプ、 ３・・・・・・金属膜、 ４・・・・・・電源ライン、 １１・・・・・・基１反、 １２・・・・−・絶縁膜、 ｌ３・・・・・・ボンディング・ワイヤと接触する導体
（導体〉、 １３ａ・・・・・・Ａｌ層、 １４・・・・・・絶縁膜、 ｌ４・・・・・・Ｓｉｎ，膜、 ｌ５・・・・・・ボンディング・ワイヤ・コンタクト窓
、２１・・・・・−ザプトン層（緩衝層）、２１　ａ　
−−・＝・Ｐｏｌｙ−Ｓｔ　ｓ２２・・・・・・電気的
絶縁膜（絶縁体層）、２３・・・・・・樹脂コート膜、 ２３ａ・・・・・・樹脂コート、 ２４・・・・・・コート窓。 第 ３ 図 １４ａ＋ｓｉｏ富１１ 第 ３ 図 第 ４ 図 従来例のカットされたウェハの平面図 第５図

Claims (3)

    【特許請求の範囲】
  1. （１）ボンディング・ワイヤに接触可能で電気的にフロ
    ーティングな導体と、 前記導体の下層に形成された絶縁体層と、 前記絶縁体層の下層に前記導体の形状に対応して形成さ
    れ、加えられた衝撃を吸収する緩衝層と、を含んで構成
    されたボンディング用パッドを有すること特徴とするウ
    ェハ・スケール半導体装置。
  2. （２）前記緩衝層は、前記絶縁体層をエッチングするエ
    ッチング材ではエッチングされない材質により形成され
    たことを特徴とする請求項（１）記載のウェハ・スケー
    ル半導体装置。
  3. （３）ウェハ周辺の適所に選択的に形成されてボンディ
    ング・ワイヤの中継点となる金属パッドを表面に有し、
    かつ周囲には少なくとも金属膜が存在しないカッティン
    グ・ラインを有するダミー・チップと、 前記ウェハ中央の適所に選択的に配列されて隣接チップ
    との界面近傍でＷＣＫライン及びコマンド・ラインから
    なるグローバル・ラインがローカル・ラインの通過を可
    能とするように分断されているリアル・チップと、 前記各チップを結ぶボンディング・ワイヤで構成された
    電源ラインとを備えたウェハ・スケール半導体装置であ
    って、 前記金属パッドは、ボンディングワイヤに接触可能で電
    気的にフローティングな導体と、前記導体の下層に形成
    された絶縁体層と、 前記絶縁体層の下層に前記導体よりも大きく、かつ前記
    絶縁体層をエッチングするエッチング材ではエッチング
    されない材質で形成され、加えられた衝撃を吸収する緩
    衝層と、 を含んで構成されたことを特徴とするウェハ・スケール
    半導体装置。
JP1242674A 1989-09-19 1989-09-19 ウエハ・スケ―ル半導体装置 Expired - Fee Related JP2522837B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP1242674A JP2522837B2 (ja) 1989-09-19 1989-09-19 ウエハ・スケ―ル半導体装置
EP90117852A EP0418777B1 (en) 1989-09-19 1990-09-17 Wafer scale semiconductor device
DE69024146T DE69024146T2 (de) 1989-09-19 1990-09-17 Halbleiteranordnung auf Scheibenskala
KR1019900014750A KR930004252B1 (ko) 1989-09-19 1990-09-18 웨이퍼 스케일 반도체장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1242674A JP2522837B2 (ja) 1989-09-19 1989-09-19 ウエハ・スケ―ル半導体装置

Publications (2)

Publication Number Publication Date
JPH03104247A true JPH03104247A (ja) 1991-05-01
JP2522837B2 JP2522837B2 (ja) 1996-08-07

Family

ID=17092553

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1242674A Expired - Fee Related JP2522837B2 (ja) 1989-09-19 1989-09-19 ウエハ・スケ―ル半導体装置

Country Status (4)

Country Link
EP (1) EP0418777B1 (ja)
JP (1) JP2522837B2 (ja)
KR (1) KR930004252B1 (ja)
DE (1) DE69024146T2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06204284A (ja) * 1993-01-08 1994-07-22 Nec Yamagata Ltd 半導体装置

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5316976A (en) * 1992-07-08 1994-05-31 National Semiconductor Corporation Crater prevention technique for semiconductor processing
US5309025A (en) * 1992-07-27 1994-05-03 Sgs-Thomson Microelectronics, Inc. Semiconductor bond pad structure and method
DE69321106T2 (de) * 1993-06-28 1999-02-25 St Microelectronics Srl Integriertes Bauelement mit Mehrschichtmetallisierung und Herstellungsverfahren
EP0637840A1 (en) * 1993-08-05 1995-02-08 AT&T Corp. Integrated circuit with active devices under bond pads
US5965903A (en) * 1995-10-30 1999-10-12 Lucent Technologies Inc. Device and method of manufacture for an integrated circuit having a BIST circuit and bond pads incorporated therein
US5986343A (en) * 1998-05-04 1999-11-16 Lucent Technologies Inc. Bond pad design for integrated circuits

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5818778A (ja) * 1981-07-24 1983-02-03 Matsushita Electric Ind Co Ltd パタン認識方式
JPS58115860A (ja) * 1981-12-29 1983-07-09 Fujitsu Ltd 半導体装置
JPS59132156A (ja) * 1983-01-17 1984-07-30 Mitsubishi Electric Corp 半導体装置
JPS59222952A (ja) * 1983-06-01 1984-12-14 Toshiba Corp 半導体装置
JPS626267A (ja) * 1985-07-02 1987-01-13 Ricoh Co Ltd 電子写真用キヤリア

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2247580A1 (de) * 1972-09-28 1974-04-04 Licentia Gmbh Halbleiteranordnung aus einem metallischen kontaktierungsstreifen
JPS5921034A (ja) * 1982-07-27 1984-02-02 Toshiba Corp 半導体装置
FR2547112B1 (fr) * 1983-06-03 1986-11-21 Thomson Csf Procede de realisation d'un circuit hybride et circuit hybride logique ou analogique
GB2177825B (en) * 1985-07-12 1989-07-26 Anamartic Ltd Control system for chained circuit modules
KR900702569A (ko) * 1988-06-01 1990-12-07 원본미기재 웨이퍼스케일 집적회로

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5818778A (ja) * 1981-07-24 1983-02-03 Matsushita Electric Ind Co Ltd パタン認識方式
JPS58115860A (ja) * 1981-12-29 1983-07-09 Fujitsu Ltd 半導体装置
JPS59132156A (ja) * 1983-01-17 1984-07-30 Mitsubishi Electric Corp 半導体装置
JPS59222952A (ja) * 1983-06-01 1984-12-14 Toshiba Corp 半導体装置
JPS626267A (ja) * 1985-07-02 1987-01-13 Ricoh Co Ltd 電子写真用キヤリア

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06204284A (ja) * 1993-01-08 1994-07-22 Nec Yamagata Ltd 半導体装置

Also Published As

Publication number Publication date
EP0418777B1 (en) 1995-12-13
DE69024146D1 (de) 1996-01-25
EP0418777A2 (en) 1991-03-27
DE69024146T2 (de) 1996-05-09
KR930004252B1 (ko) 1993-05-22
EP0418777A3 (en) 1991-07-31
JP2522837B2 (ja) 1996-08-07

Similar Documents

Publication Publication Date Title
US6313537B1 (en) Semiconductor device having multi-layered pad and a manufacturing method thereof
US4536949A (en) Method for fabricating an integrated circuit with multi-layer wiring having opening for fuse
US7638411B2 (en) Semiconductor wafer, semiconductor chip and dicing method of a semiconductor wafer
US20060250139A1 (en) Bond pad structure comprising multiple bond pads with metal overlap
KR960012334A (ko) 반도체 칩 커프 소거 방법 및 그에 따른 반도체 칩과 이로부터 형성된 전자 모듈
US5291374A (en) Semiconductor device having an opening and method of manufacturing the same
JPH09252034A (ja) 半導体ウエハ，半導体装置及び半導体装置の製造方法
US6579734B2 (en) Wire bonding method
JP2003060036A (ja) 半導体装置およびその製造方法
JPH03104247A (ja) ウエハ・スケール半導体装置
US6265299B1 (en) Integrated circuitry fuse forming methods, integrated circuitry programming methods, and related integrated circuitry
US6687973B2 (en) Optimized metal fuse process
US20230187289A1 (en) Semiconductor device and method of forming the same
JPS62183134A (ja) 半導体装置
JP3038904B2 (ja) 半導体集積回路
JPS5923530A (ja) 半導体装置及びその製造方法
JPH0661288A (ja) 半導体集積回路の配線方法
JP2778235B2 (ja) 半導体装置
JP2630845B2 (ja) 半導体集積回路
JP2505003Y2 (ja) 半導体装置
JPS60128637A (ja) 配線構造およびその製造方法
JP5037159B2 (ja) 半導体チップおよびその製造方法ならびに半導体ウエハ
JP2000106395A (ja) 半導体集積回路
JPH09181113A (ja) 半導体装置の製造方法
JPH067583B2 (ja) 半導体装置の製法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees