JPH084110B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH084110B2 JPH084110B2 JP60064968A JP6496885A JPH084110B2 JP H084110 B2 JPH084110 B2 JP H084110B2 JP 60064968 A JP60064968 A JP 60064968A JP 6496885 A JP6496885 A JP 6496885A JP H084110 B2 JPH084110 B2 JP H084110B2
- Authority
- JP
- Japan
- Prior art keywords
- connection
- insulating layer
- electric insulating
- melting point
- low melting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
【発明の詳細な説明】 〔発明の利用分野〕 本発明は、半導体基板としてウエハ単位のスケールの
ものをそのまま使用した半導体装置に係り、特に、この
ようなウエハ・スケールの半導体装置における導電路の
形成、分離が容易に行なえるようにした半導体装置と、
その製造方法に関する。
ものをそのまま使用した半導体装置に係り、特に、この
ようなウエハ・スケールの半導体装置における導電路の
形成、分離が容易に行なえるようにした半導体装置と、
その製造方法に関する。
半導体集積回路は近年ますます高密度化、高集積化に
拍車がかかり、LSIチップは急速に大型化の傾向が進ん
でいる。従来は、各LSIチップを誘電体基板に接続して
半導体集積回路を構成し、それを複数個組合せてシステ
ムを構成していたが、LSIチップを大型化することで、
単一の半導体集積回路でシステムを構成することも可能
になっている。そのための技術として、LSIチップをウ
エハサイズにまで拡大した、いわゆるウエハ・スケール
・インテグレーションが必要とされている。
拍車がかかり、LSIチップは急速に大型化の傾向が進ん
でいる。従来は、各LSIチップを誘電体基板に接続して
半導体集積回路を構成し、それを複数個組合せてシステ
ムを構成していたが、LSIチップを大型化することで、
単一の半導体集積回路でシステムを構成することも可能
になっている。そのための技術として、LSIチップをウ
エハサイズにまで拡大した、いわゆるウエハ・スケール
・インテグレーションが必要とされている。
ところが、LSIチップの歩留りはLSIチップのサイズが
大きくなると急激に低下する。例えば、シリコンウエハ
上の欠陥密度を１平方センチ当り１個とすると5mm×5mm
のチップでは歩留りは0.8であるが20mm×20mmでは0.02
となる。しかして、このような歩留りでは１枚のウエハ
（直径50〜100mm）を１つの集積回路とする、いわゆる
ウエハ・スケール・インテグレーションは実現性がなく
なる。
大きくなると急激に低下する。例えば、シリコンウエハ
上の欠陥密度を１平方センチ当り１個とすると5mm×5mm
のチップでは歩留りは0.8であるが20mm×20mmでは0.02
となる。しかして、このような歩留りでは１枚のウエハ
（直径50〜100mm）を１つの集積回路とする、いわゆる
ウエハ・スケール・インテグレーションは実現性がなく
なる。
そこで、この問題に対する回答として、従来から、ウ
エハを数mm×数mmの大きさで、所定の機能単位の集積回
路からなる領域（ブロック）に分け、各ブロックについ
て予備のブロックを設ける方式が提案されている。すな
わち、半導体集積回路の完成後各ブロック毎に動作をチ
エックし、あるブロックが不良であることが分かった場
合には予備の良品ブロックに切りかえる方式である。こ
こで、不良ブロックへの配線をはずし、良品ブロックを
結線する技術が不可欠となる。
エハを数mm×数mmの大きさで、所定の機能単位の集積回
路からなる領域（ブロック）に分け、各ブロックについ
て予備のブロックを設ける方式が提案されている。すな
わち、半導体集積回路の完成後各ブロック毎に動作をチ
エックし、あるブロックが不良であることが分かった場
合には予備の良品ブロックに切りかえる方式である。こ
こで、不良ブロックへの配線をはずし、良品ブロックを
結線する技術が不可欠となる。
良品ブロックを結線する技術は、（ａ）ソフト結線方
式と（ｂ）ハード結線方式との２つに大別される。
式と（ｂ）ハード結線方式との２つに大別される。
このうち、まず、（ａ）の方式に関しての報告として
は（１）フシャ，他，「適応性のあるウエハ・スケール
・インテグレーション」，第11回半導体デバイス発表会
予稿集、193ページ〜202ページ（Hsia,et al.,“Adapti
ve Wafer Scale Integration",Proceedings of the 11t
h Conference on Solid State Devices,Tokyo1979,pp.1
93−202）及び（２）アウブッソン，他，ウエハ・スケ
ール・インテグレーション−内部接続の問題点解決のた
めのいくつかのアプローチ」，マイクロエレクトロニク
ス，第９巻，第１号,5ページ〜10ページ（Aubusson,et
al.,“Wfer scale integration−some approaches to t
he interconnection problem",Microelectronics,vol.
9,no.l,pp.5−10）等が挙げられる。この方式は結線変
更の対象となる信号配線個所にスイッチ（ゲート等）を
設け、LSIの完成後に各ゲートへON/OFF情報をプログラ
ミングにより伝えるものである。この方式のメリット
は、結線変更のために製造工程を追加する必要がないこ
と、また将来の設計変更（すなわちロジック変更に伴な
う結線の変更）にも柔軟に対応できることである。しか
し、予め不良ブロックを含め、総てのブロックに配線し
ておかなければならず、また電源配線は電流容量の制約
から結線変更の対象となりにくいため不良ブロックへも
電源供給が必要で、そのための不要な発熱の問題も避け
られない。さらに、総てのブロックを接続、切り離すた
めに余分の部品（ゲート等）及びその部品への情報伝達
のための余分の配線を施さなければならないという欠点
も併せてもっている。
は（１）フシャ，他，「適応性のあるウエハ・スケール
・インテグレーション」，第11回半導体デバイス発表会
予稿集、193ページ〜202ページ（Hsia,et al.,“Adapti
ve Wafer Scale Integration",Proceedings of the 11t
h Conference on Solid State Devices,Tokyo1979,pp.1
93−202）及び（２）アウブッソン，他，ウエハ・スケ
ール・インテグレーション−内部接続の問題点解決のた
めのいくつかのアプローチ」，マイクロエレクトロニク
ス，第９巻，第１号,5ページ〜10ページ（Aubusson,et
al.,“Wfer scale integration−some approaches to t
he interconnection problem",Microelectronics,vol.
9,no.l,pp.5−10）等が挙げられる。この方式は結線変
更の対象となる信号配線個所にスイッチ（ゲート等）を
設け、LSIの完成後に各ゲートへON/OFF情報をプログラ
ミングにより伝えるものである。この方式のメリット
は、結線変更のために製造工程を追加する必要がないこ
と、また将来の設計変更（すなわちロジック変更に伴な
う結線の変更）にも柔軟に対応できることである。しか
し、予め不良ブロックを含め、総てのブロックに配線し
ておかなければならず、また電源配線は電流容量の制約
から結線変更の対象となりにくいため不良ブロックへも
電源供給が必要で、そのための不要な発熱の問題も避け
られない。さらに、総てのブロックを接続、切り離すた
めに余分の部品（ゲート等）及びその部品への情報伝達
のための余分の配線を施さなければならないという欠点
も併せてもっている。
これに対して、（ｂ）のハード結線方式、すなわち結
線変更をハードウエアで行なう方式では結線変更個所を
直接ON/OFFするため、（ａ）のソフト結線方式に比べて
結線変更への対応が簡単でないという欠点があるが、余
分の配線がいらないとか不良ブロックへの電源供給によ
る不要な発熱の問題がないといった、（ａ）のソフト結
線方式と正反対の特徴をもっている。この（ｂ）の方式
に関しての報告としては（３）イブァーセン，「ウエハ
上でチップを接続するための非晶質シリコンへの電圧印
加」，エレクトロニクス,1983年９月22日号,48ページ〜
49ページ（Iversen,“Amorphous vias in wafer link c
hips",Electronics,September 22,1983,pp48−49）等が
挙げられる。なお、この報告（３）は、初めは接続され
ていない配線を外部から電圧を印加することによって接
続する方式について述べられているだけであるが、逆に
接続されている配線を切り離す方法としては、レーザ等
の局部加熱による配線の溶融切断が一般的に考えられ
る。
線変更をハードウエアで行なう方式では結線変更個所を
直接ON/OFFするため、（ａ）のソフト結線方式に比べて
結線変更への対応が簡単でないという欠点があるが、余
分の配線がいらないとか不良ブロックへの電源供給によ
る不要な発熱の問題がないといった、（ａ）のソフト結
線方式と正反対の特徴をもっている。この（ｂ）の方式
に関しての報告としては（３）イブァーセン，「ウエハ
上でチップを接続するための非晶質シリコンへの電圧印
加」，エレクトロニクス,1983年９月22日号,48ページ〜
49ページ（Iversen,“Amorphous vias in wafer link c
hips",Electronics,September 22,1983,pp48−49）等が
挙げられる。なお、この報告（３）は、初めは接続され
ていない配線を外部から電圧を印加することによって接
続する方式について述べられているだけであるが、逆に
接続されている配線を切り離す方法としては、レーザ等
の局部加熱による配線の溶融切断が一般的に考えられ
る。
いずれにしてもこの（ｂ）のハード結線方式では各接
続点は接続、又は切り離しのいずれか片方のみの結線変
更にしか対応できず、しかも非可逆的な手段が用いられ
ているために切り離し後再度接続する等の複数回の結線
変更に対応できない。したがって（ａ）ソフト結線方式
に比べて結線変更の柔軟性が著しく阻害されているとい
う致命的な欠点がある。
続点は接続、又は切り離しのいずれか片方のみの結線変
更にしか対応できず、しかも非可逆的な手段が用いられ
ているために切り離し後再度接続する等の複数回の結線
変更に対応できない。したがって（ａ）ソフト結線方式
に比べて結線変更の柔軟性が著しく阻害されているとい
う致命的な欠点がある。
本発明の目的は、半導体ウエハを個々のチップに分離
せず、一体化構造とした、いわゆるウエハ・スケールの
半導体装置において、該半導体装置内での電気的な導電
路の接続、切断が任意に行えるようにした半導体装置
と、その製造方法を提供することである。
せず、一体化構造とした、いわゆるウエハ・スケールの
半導体装置において、該半導体装置内での電気的な導電
路の接続、切断が任意に行えるようにした半導体装置
と、その製造方法を提供することである。
この目的を達成するため、本発明は、すでに述べた
（ｂ）ハード結線方式の欠点、すなわち結線変更手段が
非可逆的で接続あるいは切り離しの一方しかできないと
いう問題点を以下の方法で解決した点を特徴とする。
（ｂ）ハード結線方式の欠点、すなわち結線変更手段が
非可逆的で接続あるいは切り離しの一方しかできないと
いう問題点を以下の方法で解決した点を特徴とする。
（１）半導体基板の一主面の絶縁物で形成されている表
面層（第１の電気絶縁層）の表面に接続配線の切り離し
部分を設け、この切り離し部分に、その端面から所定の
寸法だけ後退して、上記接続配線の表面に第２の電気絶
縁層を形成した上で、第１の電気絶縁層の表面で上記切
り離し部分の端面が向いあう部分に所定の寸法の間隔を
残して、該第１の電気絶縁層の表面から上記切り離し部
分の端面と上接続配線の表面を通り、上記第２の電気絶
縁層の端面を通って、その表面に所定の寸法だけ延在す
るようにして階段状に配置した２個の電極金属を設け、
この電極金属の上記間隔の間に、該金属に対してはぬれ
る性質を備え、上記第１の電気絶縁層に対してはぬれな
い性質を備えた低融点金属が充填できるように構成す
る。
面層（第１の電気絶縁層）の表面に接続配線の切り離し
部分を設け、この切り離し部分に、その端面から所定の
寸法だけ後退して、上記接続配線の表面に第２の電気絶
縁層を形成した上で、第１の電気絶縁層の表面で上記切
り離し部分の端面が向いあう部分に所定の寸法の間隔を
残して、該第１の電気絶縁層の表面から上記切り離し部
分の端面と上接続配線の表面を通り、上記第２の電気絶
縁層の端面を通って、その表面に所定の寸法だけ延在す
るようにして階段状に配置した２個の電極金属を設け、
この電極金属の上記間隔の間に、該金属に対してはぬれ
る性質を備え、上記第１の電気絶縁層に対してはぬれな
い性質を備えた低融点金属が充填できるように構成す
る。
（２）接続時には該低融点金属を溶融し、該低融点金属
の表面張力を利用して該電極金属間にまたがった状態で
これらの電極金属にぬれ拡がらせ、該電極金属間を接続
する。また、切り離し時には該低融点金属を再溶融し、
該電極金属間から吸い取ることにより該電極金属間に存
在する該低融点金属を除去し、該電極金属間を電気的に
切断する。このとき、該電極金属上の該低融点金属はそ
のぬれ性のため或る程度残留するが、該電極金属間では
該低融点金属がぬれない物質で表面層が形成されている
ために容易に該低融点金属が除去されるのである。
の表面張力を利用して該電極金属間にまたがった状態で
これらの電極金属にぬれ拡がらせ、該電極金属間を接続
する。また、切り離し時には該低融点金属を再溶融し、
該電極金属間から吸い取ることにより該電極金属間に存
在する該低融点金属を除去し、該電極金属間を電気的に
切断する。このとき、該電極金属上の該低融点金属はそ
のぬれ性のため或る程度残留するが、該電極金属間では
該低融点金属がぬれない物質で表面層が形成されている
ために容易に該低融点金属が除去されるのである。
（３）再度該接続点を接続する場合には該電極金属間に
再度該低融点金属を溶融滴下すればよく、再度該電極金
属間を切り離す場合には該電極金属間に存在する該低融
点金属を再度吸い取ればよい。
再度該低融点金属を溶融滴下すればよく、再度該電極金
属間を切り離す場合には該電極金属間に存在する該低融
点金属を再度吸い取ればよい。
このように、何回でも同一接続点を接続、切断でき
る。
る。
以下、本発明による半導体装置と、その製造方法につ
いて、図示の実施例により詳細に説明する。
いて、図示の実施例により詳細に説明する。
図面はいずれも本発明の実施例で、まず第２図に示す
ように、本発明による半導体装置の一実施例では、ウエ
ハ・スケールのシリコン基板１の表面に格子状に並んで
形成した複数のLSIブロック８の周りを共通配線である
バスライン９が囲む形をとっている。そして、これらブ
ロック８のうちで選択された良品ブロックだけをバスラ
イン９と接続されなければならない。そのために各ブロ
ック８とバスライン９の間に接続点10が配置されてい
る。
ように、本発明による半導体装置の一実施例では、ウエ
ハ・スケールのシリコン基板１の表面に格子状に並んで
形成した複数のLSIブロック８の周りを共通配線である
バスライン９が囲む形をとっている。そして、これらブ
ロック８のうちで選択された良品ブロックだけをバスラ
イン９と接続されなければならない。そのために各ブロ
ック８とバスライン９の間に接続点10が配置されてい
る。
一個の接続点10を拡大すると、第１図（ａ）に示すよ
うにシリコン基板１の上に第１の絶縁物としてのシリコ
ン酸化膜２（高周波スパッタリング法、膜厚２μｍ）、
配線材料であるアルミニウム膜３（蒸着法、膜厚３μ
ｍ）、最上層すなわち表面層となる第２の絶縁物として
のシリコン酸化膜４（プラズマCVD法、膜厚５μｍ）が
形成されており、このとき、第２の絶縁物であるシリコ
ン酸化膜４は、アルミニウム膜３の切り離し部分の端面
から、図示のように、所定の寸法だけ、それぞれ後退し
て形成してある。そして、アルミニウム膜３の切り離し
部分のシリコン酸化膜２の表面からシリコン酸化膜４の
表面まで、アルミニウム膜３の端面と表面、それにシリ
コン酸化膜４の端面を覆うようにして接続用電極５（ク
ロムとニツケルの２層構造、スパッタリング法、膜厚合
計１μｍ）を形成させ、接続点の端子対を階段状に構成
している。なお、本実施例では、接続用電極５のギャッ
プＧは50μｍとした。
うにシリコン基板１の上に第１の絶縁物としてのシリコ
ン酸化膜２（高周波スパッタリング法、膜厚２μｍ）、
配線材料であるアルミニウム膜３（蒸着法、膜厚３μ
ｍ）、最上層すなわち表面層となる第２の絶縁物として
のシリコン酸化膜４（プラズマCVD法、膜厚５μｍ）が
形成されており、このとき、第２の絶縁物であるシリコ
ン酸化膜４は、アルミニウム膜３の切り離し部分の端面
から、図示のように、所定の寸法だけ、それぞれ後退し
て形成してある。そして、アルミニウム膜３の切り離し
部分のシリコン酸化膜２の表面からシリコン酸化膜４の
表面まで、アルミニウム膜３の端面と表面、それにシリ
コン酸化膜４の端面を覆うようにして接続用電極５（ク
ロムとニツケルの２層構造、スパッタリング法、膜厚合
計１μｍ）を形成させ、接続点の端子対を階段状に構成
している。なお、本実施例では、接続用電極５のギャッ
プＧは50μｍとした。
次に、この実施例による半導体装置の接続点での接
続、切り離し動作を説明する。
続、切り離し動作を説明する。
まず、第１図（ａ）が初期状態であり、溶融した低融
点金属６（鉛40重量％、錫60重量％からなる一般的なは
んだ材）を対向する接続用電極５の間に滴下することに
よって第１図（ｂ）のようになり、この接続点10が電気
的に接続される。本実施例では第３図に示すように低融
点金属６の滴下作業を２工程で行なった。すなわち、ま
ず第３図（ａ）のように、キャピラリー12に吸いつけら
れた一定の大きさの（直径100μｍ）低融点金属のボー
ル11を該当個所に置いた。次に同図（ｂ）に示すよう
に、キャピラリー12を通して熱したチッ素ガス13（300
℃）を該低融点金属のボール11に吹きつけて該低融点金
属のボール11を溶かし、第１図（ｂ）に示すように、低
融点金属６の形状とした。
点金属６（鉛40重量％、錫60重量％からなる一般的なは
んだ材）を対向する接続用電極５の間に滴下することに
よって第１図（ｂ）のようになり、この接続点10が電気
的に接続される。本実施例では第３図に示すように低融
点金属６の滴下作業を２工程で行なった。すなわち、ま
ず第３図（ａ）のように、キャピラリー12に吸いつけら
れた一定の大きさの（直径100μｍ）低融点金属のボー
ル11を該当個所に置いた。次に同図（ｂ）に示すよう
に、キャピラリー12を通して熱したチッ素ガス13（300
℃）を該低融点金属のボール11に吹きつけて該低融点金
属のボール11を溶かし、第１図（ｂ）に示すように、低
融点金属６の形状とした。
次に、一度接続された接続点10を再度切り離すには、
低融点金属６を吸いとる方法がとられる。本実施例では
第４図に示す方法で行なった。すなわち、まず第４図
（ａ）に示すように、キャピラリー12から熱したチッ素
ガス13を低融点金属６に吹きつけ、低融点金属６を溶か
した。その後、同図（ｂ）に示すように、キャピラリー
12で低融点金属６を吸引し、細かい低融点金属の粒14の
状態にして低融点金属６を吸い取った。その結果、低融
点金属６はシリコン酸化膜４にぬれないため、第１図
（ｃ）に示すように、少量の残留低融点金属７を接続用
電極５上に残すのみになり、接続点10は再度電気的に絶
縁された。
低融点金属６を吸いとる方法がとられる。本実施例では
第４図に示す方法で行なった。すなわち、まず第４図
（ａ）に示すように、キャピラリー12から熱したチッ素
ガス13を低融点金属６に吹きつけ、低融点金属６を溶か
した。その後、同図（ｂ）に示すように、キャピラリー
12で低融点金属６を吸引し、細かい低融点金属の粒14の
状態にして低融点金属６を吸い取った。その結果、低融
点金属６はシリコン酸化膜４にぬれないため、第１図
（ｃ）に示すように、少量の残留低融点金属７を接続用
電極５上に残すのみになり、接続点10は再度電気的に絶
縁された。
本実施例の第１の絶縁物はスパッタリング法によるシ
リコン酸化膜であるが、必ずしもこれに限らない。例え
ば他の方法で形成したシリコン酸化膜でもよいし、シリ
コン酸化膜以外の膜、例えばシリコンチッ化膜でもよ
い。
リコン酸化膜であるが、必ずしもこれに限らない。例え
ば他の方法で形成したシリコン酸化膜でもよいし、シリ
コン酸化膜以外の膜、例えばシリコンチッ化膜でもよ
い。
第２の絶縁物、すなわちこの実施例による半導体装置
の表面層は第１の絶縁物と同様シリコン酸化膜に限る必
要はないが、特に低融点金属がぬれない材質であること
が要求される点で第１の絶縁物と異なる。
の表面層は第１の絶縁物と同様シリコン酸化膜に限る必
要はないが、特に低融点金属がぬれない材質であること
が要求される点で第１の絶縁物と異なる。
また、接続用電極の構成についても同様で、これも本
実施例で示したようにクロムとニッケルの２層である必
要はなく、例えばニッケルとクロムの合金のように単層
でもよいし、２層の場合でもクロムの代わりにチタン、
アルミニウム等、ニッケルの代わりに銅、銀等を使用し
てもよい。もちろん、３層や４層構造としてもよい。ま
た、製造方法も本実施例のようにスパッタリング法であ
る必要はなく、蒸着法やめっき法でもよい。要するに低
融点金属がぬれる材質の電極であればよい。
実施例で示したようにクロムとニッケルの２層である必
要はなく、例えばニッケルとクロムの合金のように単層
でもよいし、２層の場合でもクロムの代わりにチタン、
アルミニウム等、ニッケルの代わりに銅、銀等を使用し
てもよい。もちろん、３層や４層構造としてもよい。ま
た、製造方法も本実施例のようにスパッタリング法であ
る必要はなく、蒸着法やめっき法でもよい。要するに低
融点金属がぬれる材質の電極であればよい。
これらの膜の厚さは本実施例で示した値にこだわる必
要がなく、各々の製品の製造プロセスに適合する値を採
用すればよい。
要がなく、各々の製品の製造プロセスに適合する値を採
用すればよい。
また、低融点金属６はアルミニウム膜３や接続用電極
５の融点より低い融点をもち、接続用電極５にぬれ、し
かもシリコン酸化膜４にぬれない金属であれば上記実施
例のような鉛40重量％、錫60重量％に限らず、鉛−錫
系、錫−銀系、金−錫系、錫−ビスマス系、鉛−インジ
ウム系等、一般に用いられている種々のはんだ材から選
んでもよく、また必ずしもはんだ材に限らなくてもよ
い。
５の融点より低い融点をもち、接続用電極５にぬれ、し
かもシリコン酸化膜４にぬれない金属であれば上記実施
例のような鉛40重量％、錫60重量％に限らず、鉛−錫
系、錫−銀系、金−錫系、錫−ビスマス系、鉛−インジ
ウム系等、一般に用いられている種々のはんだ材から選
んでもよく、また必ずしもはんだ材に限らなくてもよ
い。
次に、はんだ電極間のギャップＧに関しては、本実施
例では50μｍとしたが、これにこだわる必要はない。こ
のギャップＧの適正値は、正確には（１）低融点金属の
組成、（２）低融点金属を溶かす作業温度、により低融
点金属の粘性が異なるため個々の場合で違ってくる。例
えば低融点金属を溶かす作業温度を液相温度＋50℃とす
ると、鉛40重量％、錫60重量％より鉛95重量％、錫５重
量％の方が粘性が約30％大きいため、鉛95重量％、錫５
重量％の低融点金属を使用した場合にはギャップＧの適
正値は70μｍになる。ただし、総ての低融点金属の組
成、低融点金属を溶かす作業温度にあてはまるギャップ
Ｇの適正値の限界は存在する。すなわち、ギャプＧの値
を10μｍ以下とすると低融点金属の吸いとりに支障が生
じて電極間の分離が良好に行なわれず、300μｍ以上で
は逆に低融点金属が分離してしまい、両方の接続用電極
を電気的に接続できないのである。
例では50μｍとしたが、これにこだわる必要はない。こ
のギャップＧの適正値は、正確には（１）低融点金属の
組成、（２）低融点金属を溶かす作業温度、により低融
点金属の粘性が異なるため個々の場合で違ってくる。例
えば低融点金属を溶かす作業温度を液相温度＋50℃とす
ると、鉛40重量％、錫60重量％より鉛95重量％、錫５重
量％の方が粘性が約30％大きいため、鉛95重量％、錫５
重量％の低融点金属を使用した場合にはギャップＧの適
正値は70μｍになる。ただし、総ての低融点金属の組
成、低融点金属を溶かす作業温度にあてはまるギャップ
Ｇの適正値の限界は存在する。すなわち、ギャプＧの値
を10μｍ以下とすると低融点金属の吸いとりに支障が生
じて電極間の分離が良好に行なわれず、300μｍ以上で
は逆に低融点金属が分離してしまい、両方の接続用電極
を電気的に接続できないのである。
低融点金属の量はギャップＧに応じて決定される。適
正範囲は、低融点金属の組成に関係なく低融点金属のボ
ールの直径に換算してギャップＧと同じ値からギャップ
Ｇの２倍の間である。
正範囲は、低融点金属の組成に関係なく低融点金属のボ
ールの直径に換算してギャップＧと同じ値からギャップ
Ｇの２倍の間である。
低融点金属の供給法は本実施例で示したようなボール
を溶融する方法である必要はなく、線材あるいは粉末を
溶融する方法や、または予め溶融した低融点金属を滴下
する方法でもよい。しかしながら、本実施例の方法は、
（１）低融点金属の量を正確に限定できる、（２）他の
形状より吸引、配置時の扱いが容易である、という点で
有利である。
を溶融する方法である必要はなく、線材あるいは粉末を
溶融する方法や、または予め溶融した低融点金属を滴下
する方法でもよい。しかしながら、本実施例の方法は、
（１）低融点金属の量を正確に限定できる、（２）他の
形状より吸引、配置時の扱いが容易である、という点で
有利である。
また、低融点金属の溶融法は局部加熱ができる方法で
あればどのようなものでもよく、例えば赤外線あるいは
レーザのような電磁波を利用する方法又は電子やイオン
のようなエネルギー粒子を利用する方法でもよい。ただ
し、チッ素ガスに代表される不活性ガス又は水素ガスの
ような還元性ガスを吹きつける方法では（１）加熱温度
の上限がガス温度で規定されるため作業条件が安定しや
すい、（２）加熱と低融点金属の酸化防止を同時に達成
できる、（３）加熱のための機構と低融点金属を供給す
るための機構を兼ねることができ構造が簡単になる、と
いう利点がある。
あればどのようなものでもよく、例えば赤外線あるいは
レーザのような電磁波を利用する方法又は電子やイオン
のようなエネルギー粒子を利用する方法でもよい。ただ
し、チッ素ガスに代表される不活性ガス又は水素ガスの
ような還元性ガスを吹きつける方法では（１）加熱温度
の上限がガス温度で規定されるため作業条件が安定しや
すい、（２）加熱と低融点金属の酸化防止を同時に達成
できる、（３）加熱のための機構と低融点金属を供給す
るための機構を兼ねることができ構造が簡単になる、と
いう利点がある。
ここで、接続点10を構成する端子対の構造について説
明する。
明する。
まず、第５図（ａ），（ｂ），（ｃ）は配線材料であ
るアルミニウム膜３と接続用電極５とを別にした場合の
実施例で、同図（ａ）は第１図〜第４図で説明した実施
例と同じものを示している。なお、これら第５図
（ａ），（ｂ），（ｃ），それに以下の第６図のいずれ
においても、（イ）は断面図、（ロ）は正面図を表わし
ている。
るアルミニウム膜３と接続用電極５とを別にした場合の
実施例で、同図（ａ）は第１図〜第４図で説明した実施
例と同じものを示している。なお、これら第５図
（ａ），（ｂ），（ｃ），それに以下の第６図のいずれ
においても、（イ）は断面図、（ロ）は正面図を表わし
ている。
第５図（ｂ）は接続用電極５の形状を変えたものであ
り、同図（ｃ）は接続用電極５を第２の絶縁物であるシ
リコン酸化膜４で覆って一部だけを露出させたものであ
る。
り、同図（ｃ）は接続用電極５を第２の絶縁物であるシ
リコン酸化膜４で覆って一部だけを露出させたものであ
る。
そして、これら第５図（ｂ）の端子対と、第５図
（ｃ）の端子対の場合でも、その接続、切り離しについ
ては、第１図と第３図、それに第４図の実施例の場合と
同じに行なうにすればよい。
（ｃ）の端子対の場合でも、その接続、切り離しについ
ては、第１図と第３図、それに第４図の実施例の場合と
同じに行なうにすればよい。
すなわち、まず第５図（ｂ）の端子対の場合には、第
７図に示すようにすればよく、次に、第５図（ｃ）の端
子対の場合には、第８図に示すようにしてやれば良い。
なお、これら第７図と第８図において、（ａ）はボール
11を端子対の上に位置決めした状態で、第３図（ａ）対
応したもので、（ｂ）は接続した状態で、これは、第１
図（ｂ）に対応したものである。そして、（ｃ）は、切
り離した状態で、第１図（ｃ）に対応している。
７図に示すようにすればよく、次に、第５図（ｃ）の端
子対の場合には、第８図に示すようにしてやれば良い。
なお、これら第７図と第８図において、（ａ）はボール
11を端子対の上に位置決めした状態で、第３図（ａ）対
応したもので、（ｂ）は接続した状態で、これは、第１
図（ｂ）に対応したものである。そして、（ｃ）は、切
り離した状態で、第１図（ｃ）に対応している。
これら第５図（ａ）、（ｂ），（ｃ）の実施例では、
アルミニウム膜３をシリコン酸化膜４で覆い、この腐食
され易いアルミニウム膜が充分に保護されるようになっ
ている。
アルミニウム膜３をシリコン酸化膜４で覆い、この腐食
され易いアルミニウム膜が充分に保護されるようになっ
ている。
次に、第６図（ａ）〜（ｆ）は配線材料と接続用電極
とを同じ材料で構成したもので、従ってアルミニウム膜
３は示されていない。なお、これらはいずれも本発明の
効果を充分に得ることができるものである。
とを同じ材料で構成したもので、従ってアルミニウム膜
３は示されていない。なお、これらはいずれも本発明の
効果を充分に得ることができるものである。
基本的には、本発明の実施例としては、第６図（ａ）
〜（ｆ）に示すように、接続用電極の材料が配線材料を
兼ねている構成で充分であるが、実用上は第５図（ａ）
〜（ｃ）に示すように、アルミニウム膜による配線と、
低融点金属でぬれる接続用電極との組合わせの方が効果
的である。
〜（ｆ）に示すように、接続用電極の材料が配線材料を
兼ねている構成で充分であるが、実用上は第５図（ａ）
〜（ｃ）に示すように、アルミニウム膜による配線と、
低融点金属でぬれる接続用電極との組合わせの方が効果
的である。
以上説明したように、本発明によれば、シリコンウエ
ハを個々のチップに分離せず、一体化構造とした半導体
装置において、該半導体装置の一主面の電気絶縁物によ
り構成された表面層上に近接して金属層を並置し、該金
属層にぬれ、しかも該表面層にはぬれない低融点金属の
存在により接続路が形成されるようにしたから、従来技
術の欠点を除き、同一基板上でのLSIブロック間の電気
的な接続、あるいは切り離しを必要なだけ何回でも行な
うことができ、ウエハ・スケールの半導体装置の歩留り
改善に極めて有効な半導体装置を容易に提供することが
できる。
ハを個々のチップに分離せず、一体化構造とした半導体
装置において、該半導体装置の一主面の電気絶縁物によ
り構成された表面層上に近接して金属層を並置し、該金
属層にぬれ、しかも該表面層にはぬれない低融点金属の
存在により接続路が形成されるようにしたから、従来技
術の欠点を除き、同一基板上でのLSIブロック間の電気
的な接続、あるいは切り離しを必要なだけ何回でも行な
うことができ、ウエハ・スケールの半導体装置の歩留り
改善に極めて有効な半導体装置を容易に提供することが
できる。
第１図（ａ）〜（ｃ）は本発明による半導体装置の一実
施例における接続路の構成を示す説明図、第２図は本発
明の一実施例が適用された半導体基板の一例を示す平面
図、第３図（ａ），（ｂ）は本発明における接続作業の
一実施例を示す説明図、第４図（ａ），（ｂ）は本発明
における接続切離し作業の一実施例を示す説明図、第５
図（ａ）〜（ｃ）及び第６図（ａ）〜（ｆ）はいずれも
本発明における接続端子対のそれぞれ異なる実施例を示
す断面図と平面図、第７図は接続作業の他の一実施例を
示す説明図、第８図は接続作業の更に別の一実施例を示
す説明図である。 １……シリコン基板、２……シリコン酸化膜、３……ア
ルミニウム膜、４……シリコン酸化膜、５……接続用電
極、６……低融点金属、７……残留低融点金属、８……
ブロック、９……バスライン、10……接続点、11……低
融点金属のボール、12……キャピラリー、13……熱した
チッ素ガス、14……低融点金属の細かい粒。
施例における接続路の構成を示す説明図、第２図は本発
明の一実施例が適用された半導体基板の一例を示す平面
図、第３図（ａ），（ｂ）は本発明における接続作業の
一実施例を示す説明図、第４図（ａ），（ｂ）は本発明
における接続切離し作業の一実施例を示す説明図、第５
図（ａ）〜（ｃ）及び第６図（ａ）〜（ｆ）はいずれも
本発明における接続端子対のそれぞれ異なる実施例を示
す断面図と平面図、第７図は接続作業の他の一実施例を
示す説明図、第８図は接続作業の更に別の一実施例を示
す説明図である。 １……シリコン基板、２……シリコン酸化膜、３……ア
ルミニウム膜、４……シリコン酸化膜、５……接続用電
極、６……低融点金属、７……残留低融点金属、８……
ブロック、９……バスライン、10……接続点、11……低
融点金属のボール、12……キャピラリー、13……熱した
チッ素ガス、14……低融点金属の細かい粒。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 沢畠 守 茨城県日立市久慈町4026番地 株式会社日 立製作所日立研究所内 (56)参考文献 特開 昭60−34037（ＪＰ，Ａ) 特開 昭51−98994（ＪＰ，Ａ)
Claims (4)
- 【請求項１】所定の機能単位の集積回路がそれぞれ形成
された複数の領域を１枚の半導体基板に有し、これら複
数の領域に対する少なくとも一部の接続配線に接続点が
備えられている半導体装置において、 上記接続点を、 上記半導体基板の上記領域が形成されている面に形成し
た第１の電気絶縁層と、 該第１の電気絶縁層の表面で上記接続配線に形成した切
り離し部分と、 該切り離し部分の端面から所定の寸法だけ後退して、上
記接続配線の表面に形成した第２の電気絶縁層と、 上記第１の電気絶縁層の表面で上記切り離し部分の端面
が向いあう部分に所定の寸法の間隙を残して、該第１の
電気絶縁層の表面から上記切り離し部分の端面と上接続
配線の表面を通り、上記第２の電気絶縁層の端面を通っ
て、その表面に所定の寸法だけ延在するようにして階段
状に配置した２個の電極金属からなる端子対とで形成
し、 この端子対の上記間隙の間に、該端子対を構成する金属
材料に対してはぬれる性質を備え、上記第１の電気絶縁
層に対してはぬれない性質を備えた低融点金属を溶融状
態で充填することにより、上記接続点での電気的接続が
与えられるように構成したことを特徴とする半導体装
置。 - 【請求項２】特許請求の範囲第１項において、上記端子
対の間隔を10μｍ以上、300μｍ以下の範囲に保つよう
に構成したことを特徴とする半導体装置。 - 【請求項３】所定の機能単位の集積回路がそれぞれ形成
された複数の領域を１枚の半導体基板に有し、これら複
数の領域に対する少なくとも一部の接続配線に接続点が
備えられている半導体装置であって、 上記接続点を、 上記半導体基板の上記領域が形成されている面に形成し
た第１の電気絶縁層と、 該第１の電気絶縁層の表面で上記接続配線に形成した切
り離し部分と、 該切り離し部分の端面から所定の寸法だけ後退して、上
記接続配線の表面に形成した第２の電気絶縁層と、 上記第１の電気絶縁層の表面で上記切り離し部分の端面
が向いあう部分に所定の寸法の間隙を残して、該第１の
電気絶縁層の表面から上記切り離し部分の端面と上接続
配線の表面を通り、上記第２の電気絶縁層の端面を通っ
て、その表面に所定の寸法だけ延在するようにして階段
状に配置した２個の電極金属からなる端子対とで形成
し、 この端子対の間に、該端子対を構成する金属材料に対し
てはぬれる性質を備え、上記第１の電気絶縁層に対して
はぬれない性質を備えた低融点金属を溶融状態で充填す
ることにより、上記接続点での電気的接続が与えられる
ようにした半導体装置の製造方法において、 上記低融点金属で作られた微小球状体を用い、 この微小球状体を上記端子対の間においた状態で加熱溶
融することにより、上記端子対間での低融点金属の充填
による接続を行なうようにしたことを特徴とする半導体
装置の製造方法。 - 【請求項４】特許請求の範囲第３項において、上記微小
球状体の加熱溶融が、該微小球状体に対する加熱気体の
吹付けにより行なわれるようにしたことを特徴とする半
導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60064968A JPH084110B2 (ja) | 1985-03-30 | 1985-03-30 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60064968A JPH084110B2 (ja) | 1985-03-30 | 1985-03-30 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61225846A JPS61225846A (ja) | 1986-10-07 |
| JPH084110B2 true JPH084110B2 (ja) | 1996-01-17 |
Family
ID=13273351
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60064968A Expired - Lifetime JPH084110B2 (ja) | 1985-03-30 | 1985-03-30 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH084110B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2718288B1 (fr) * | 1994-03-31 | 1996-06-07 | Sgs Thomson Microelectronics | Circuit comprenant une circuiterie logique NON-ET et procédé de définition de combinaisons logiques dans un tel circuit. |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA948705A (en) * | 1972-07-28 | 1974-06-04 | Robert C. Cook | Method for making an integrated circuit apparatus |
| JPS5198994A (en) * | 1975-02-27 | 1976-08-31 | Handotaisochino shuseihoho | |
| JPS5752151A (en) * | 1980-09-12 | 1982-03-27 | Mitsubishi Electric Corp | Semiconductor device |
| JPS6034037A (ja) * | 1983-08-05 | 1985-02-21 | Shoichi Tanaka | 半導体集積回路 |
-
1985
- 1985-03-30 JP JP60064968A patent/JPH084110B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61225846A (ja) | 1986-10-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4545610A (en) | Method for forming elongated solder connections between a semiconductor device and a supporting substrate | |
| US3373481A (en) | Method of electrically interconnecting conductors | |
| US5783870A (en) | Method for connecting packages of a stacked ball grid array structure | |
| KR840000477B1 (ko) | 회로 패키지들의 제조방법 | |
| US5130779A (en) | Solder mass having conductive encapsulating arrangement | |
| US4974048A (en) | Integrated circuit having reroutable conductive paths | |
| US6548898B2 (en) | External connection terminal and semiconductor device | |
| US5705858A (en) | Packaging structure for a hermetically sealed flip chip semiconductor device | |
| EP0532297B1 (en) | Process for flip-chip connection of a semiconductor chip | |
| EP0398485B1 (en) | A method of making a Flip Chip Solder bond structure for devices with gold based metallisation | |
| JP3232042B2 (ja) | メモリチップパッケージ | |
| EP1005089B1 (fr) | Dispositif électronique de puissance | |
| US20080258277A1 (en) | Semiconductor Device Comprising a Semiconductor Chip Stack and Method for Producing the Same | |
| US3706915A (en) | Semiconductor device with low impedance bond | |
| JPH077038A (ja) | 電子パッケージ | |
| US5198695A (en) | Semiconductor wafer with circuits bonded to a substrate | |
| TW201019456A (en) | Fuse structure and method for fabricating the same | |
| US20020076910A1 (en) | High density electronic interconnection | |
| EP0510900A2 (en) | Wetting-based breakable links | |
| CN108269768A (zh) | 半导体封装及其制造方法 | |
| JPH084110B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0620088B2 (ja) | 集積回路のコンタクト及びはんだ接着方法 | |
| JP3002034B2 (ja) | 半導体集積回路装置 | |
| US6281445B1 (en) | Device and method for connecting two electronic components | |
| JPH1084011A (ja) | 半導体装置及びこの製造方法並びにその実装方法 |