JP2009053970A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2009053970A
JP2009053970A JP2007220507A JP2007220507A JP2009053970A JP 2009053970 A JP2009053970 A JP 2009053970A JP 2007220507 A JP2007220507 A JP 2007220507A JP 2007220507 A JP2007220507 A JP 2007220507A JP 2009053970 A JP2009053970 A JP 2009053970A
Authority
JP
Japan
Prior art keywords
fuse
substrate
memory card
memory
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007220507A
Other languages
English (en)
Other versions
JP2009053970A5 (ja
Inventor
Atsushi Kaneko
淳 金子
Hiroo Okada
裕生 岡田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2007220507A priority Critical patent/JP2009053970A/ja
Priority to US12/199,913 priority patent/US8014223B2/en
Publication of JP2009053970A publication Critical patent/JP2009053970A/ja
Publication of JP2009053970A5 publication Critical patent/JP2009053970A5/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/62—Protection against overvoltage, e.g. fuses, shunts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/48147—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06506—Wire or wire-like electrical connections between devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor

Abstract

【課題】樹脂モールドによりカード状に一体形成された半導体装置において、内部の電源端子の近傍にヒューズを実装し、過電流が流れた際にヒューズが溶断して複数の半導体素子に対する電源供給を遮断する半導体装置を提供する。
【解決手段】本発明の実施の形態に係る半導体装置は、複数の半導体素子と、前記複数の半導体素子を実装し、外部機器と接続する複数の端子を有する基板と、前記複数の半導体素子の実装領域外、かつ前記複数の端子のうち電源端子近傍の前記基板上に実装されたヒューズと、を具備し、前記電源端子に接続される電源供給ラインは、前記ヒューズを経由して前記複数の半導体素子に接続されている。
【選択図】図６

Description

本発明は、半導体装置に関し、特に複数の半導体素子を実装した半導体装置に関する。
下記特許文献１には、同一使用のメモリチップを２個含み、外部信号により切断／未切断可能なヒューズを内蔵し、外部信号の発生条件に応じてヒューズを切断／未切断状態として、一方又は双方のメモリチップを動作可能な半導体装置が開示されている。
下記特許文献２には、メモリカードにヒューズを内蔵し、加速度検出結果により事故が発生したと判定した場合に、ヒューズを破壊してメモリカード内のフラッシュメモリへの書き込み・消去を禁止する車両事故状況記録装置が開示されている。
下記特許文献３には、外部電流により溶断されるヒューズを内蔵し、このヒューズを溶断するか否かにより内部の動作電圧を切り換えるＰＣカードが開示されている。
特開２００３−２５７１９７号公報 特開平１０−２５０６４２号公報 特開２０００−４９４４１号公報
本発明は、複数の半導体素子を内蔵し、樹脂モールドによりカード状に一体形成された半導体装置において、内部の電源端子の近傍にヒューズを実装し、過電流が流れた際にヒューズが溶断して複数の半導体素子に対する電源供給を遮断することができる半導体装置を提供する。
本発明の実施の形態に係る半導体装置は、複数の半導体素子と、前記複数の半導体素子を実装し、外部機器と接続する複数の端子を有する基板と、前記複数の半導体素子の実装領域外、かつ前記複数の端子のうち電源端子近傍の前記基板上に実装されたヒューズと、を具備し、前記電源端子に接続される電源供給ラインは、前記ヒューズを経由して前記複数の半導体素子に接続されたことを特徴とする。
本発明よれば、樹脂モールドによりカード状に一体形成された半導体装置において、内部の電源端子の近傍にヒューズを実装し、過電流が流れた際にヒューズが溶断して複数の半導体素子に対する電源供給を遮断する半導体装置を提供することができる。
以下、本発明の実施の形態を、図面を参照して説明する。実施の形態に係る半導体装置では、メモリカードを例に取って説明する。なお、実施の形態において、同一構成要素には同一符号を付け、実施の形態の間において重複する説明は省略する。
（第１の実施の形態）
図１及び図２に示すように、本発明の第１の実施の形態に係るメモリカード１は、基板２と、素子実装領域外５に形成された複数の基板パッド３と、基板２の凸部７に実装された複数の電子部品４（例えば、コンデンサ等）と、素子実装領域外５の電源端子３Ａ（図６参照）近傍に実装されたヒューズ６と、素子実装領域内に実装されたメモリチップ１１と、メモリチップ１１の上層（図中の手前側）に積層して実装されたコントローラチップ１２と、を具備する。
図１は、メモリチップ１１とコントローラチップ１２を実装する前のメモリカード１の平面図であり、図２は、メモリチップ１１とコントローラチップ１２を実装した後のメモリカード１の平面図である。図３は、基板パッド３と、メモリチップ１１及びコントローラチップ１２とをボンディングワイヤ１３により接続した後のメモリカード１の平面図である。図４は、図３のＢ−Ｂ′線断面図である。
図４に示すように、メモリカード１は、基板２上に実装された電子部品４及びヒューズ６を含む基板２全体が樹脂モールド１５により封止されている。また、メモリカード１は、樹脂モールド１５によりカード状に一体形成されている。メモリカード１は、携帯電話機、携帯情報端末、及び携帯型パーソナルコンピュータ等の携帯型電子機器に搭載されたメモリカードスロットに挿入されて接続されるものである。このため、図３の右端部に示す基板パッド３は、携帯型電子機器のメモリカードスロット内部の接続端子に接続される部分であり、樹脂モールド１５により封止されずに露出している。
上記のような携帯型電子機器において利用されるメモリカードとしては、例えば、ＳＤカードがある。ＳＤカードは、携帯型電子機器の小型化及び高機能化に対応するため、大容量化及び小型化が進められている。ＳＤカードは、外形形状が３種類あり、大きい順にＳＤメモリカード、ｍｉｎｉＳＤ（商標）カード、ｍｉｃｒｏＳＤ（商標）カードとなっている。特に、ｍｉｃｒｏＳＤカードは、外形寸法が幅：１１ｍｍ，長さ：１５ｍｍ，厚さ：１．０ｍｍであり、ＳＤメモリカードの１／１０程度、ｍｉｎｉＳＤカードの１／４程度の容積である。このようにｍｉｃｒｏＳＤカードは、外形が小型かつ薄型であるため、携帯電話機等の拡張用メモリとして多く利用されている。
また、ｍｉｃｒｏＳＤカードでは、上記小型かつ薄型のパッケージ内で大容量化を進めるため、複数のメモリチップを積層する技術が開発されている。しかし、パッケージが小型かつ薄型化することにより、機械的強度が低下する。パッケージの機械的強度が低下すると、機械的強度以上の外力が加えられた場合に、パッケージや内部素子へのダメージが懸念される。上記図４に示したように、樹脂モールド１５により一体形成されたパッケージでは、外力が加えられた場合、パッケージの外観や内部素子の動作に異常が発生していなくても、内部のチップや基板等の一部にクラックや破壊が発生している可能性がある。この場合、クラックや破壊が発生している箇所に過電流が流れる恐れがある。
本第１の実施の形態に係るメモリカード１では、上記のようにパッケージに外力が加えられて、内部のチップや基板等の一部にクラックや破壊が発生し、過電流が流れることを防止する構成としている。すなわち、図５のブロック図に示すように、基板パッド３のうち、電源端子３Ａの近傍にヒューズ６を実装し、ヒューズ６を経由してメモリチップ１１及びコントローラチップ１２に電源電圧を供給する電源供給ライン１６を接続する構成としている。なお、図５は、メモリカード１において、ヒューズ６の実装位置を機能的に説明するために示したブロック図である。
図６は、図３のメモリカード１の基板２を裏面側から見た平面図である。この図６は、図３のヒューズ６の実装位置に対応する基板２裏面の電源供給ライン１６の実体を示すための図である。図６において、基板２の裏面側には、表面側に形成された電源端子３Ａと導通する電源端子３Ａが形成されている。この電源端子３Ａの近傍に実装されたヒューズ６の裏面側には、ヒューズ６の両端部と導通するヒューズ端子６Ａが形成されている。ヒューズ端子６Ａの一方は電源端子３Ａに接続され、ヒューズ端子６Ａの他方はメモリチップ１１及びコントローラチップ１２に電源電圧を供給する電源供給ライン１６に接続されている。
次に、図１〜図４を参照して、メモリカード１の製造方法を説明する。まず、図１において、基板２の凸部７に複数の電子部品４を実装するとともに、素子実装領域外５にヒューズ６を実装する。次いで、複数のメモリチップ１１及びコントローラチップ１２が形成されたウェハ（図示せず）は、裏面研磨処理を行って所望の厚みまで研磨された後、チップ状に切り出される。切り出されたメモリチップ１１及びコントローラチップ１２は、基板２の素子実装領域内に積層される（図２参照）。次いで、メモリチップ１１及びコントローラチップ１２の複数の端子と、複数の基板パッド３がボンディングワイヤ１３により接続される（図３参照）。次いで、電子部品４、ヒューズ６、メモリチップ１１及びコントローラチップ１２、及び基板２全体が樹脂モールド１５により封止される（図４参照）。なお、図４において、１４は基板２の裏面側に形成された端子部である。この端子部１４は、樹脂モールド１５により封止されておらず、露出している。端子部１４は、電子機器のメモリカードスロット内部の端子部（図示せず）と接続するための端子である。
本第１の実施の形態に係るメモリカード１では、図５及び図６に示したように、基板２表面の電源端子３Ａの近傍にヒューズ６を実装し、ヒューズ６を経由してメモリチップ１１及びコントローラチップ１２に電源電圧を供給する電源供給ライン１６を接続するように構成した。
上述のように、メモリカード１のパッケージに外力が加えられて、内部のチップや基板等の一部にクラックや破壊が発生し、クラックや破壊が発生している箇所に過電流が流れた場合、過電流量がヒューズ６の許容電流を超えると、ヒューズ６が溶断して電源電圧の供給が遮断される。したがって、メモリカード１内のメモリチップ１１及びコントローラチップ１２に過電流が流れ続けて、メモリカード１のパッケージ全体の温度が上昇することを回避することができる。
その結果、本第１の実施の形態に係るメモリカード１の構成を、上述の小型かつ薄型化のｍｉｃｒｏＳＤカード等に適用することにより、ｍｉｃｒｏＳＤカードの信頼性を向上させることができる。
（第２の実施の形態）
本発明の第２の実施の形態は、前述の第１の実施の形態に係るメモリカード１において、ヒューズの実装位置を変えた例を説明するものである。
図７は、メモリチップ１１とコントローラチップ１２を実装する前のメモリカード２０の平面図であり、図８は、メモリチップ１１とコントローラチップ１２を実装した後のメモリカード２０の平面図である。図９は、基板パッド３と、メモリチップ１１及びコントローラチップ１２とをボンディングワイヤ１３により接続した後のメモリカード１の平面図である。図１０は、図９のＢ−Ｂ′線断面図である。なお、図７〜図１０において、上記図１〜図４に示したメモリカード１と同一の構成部分には同一符号を付している。
図７及び図８に示すように、本発明の第２の実施の形態に係るメモリカード２０は、基板２と、素子実装領域外５に形成された複数の基板パッド３と、基板２の凸部２１に実装された複数の電子部品４及びヒューズ６と、素子実装領域内に実装されたメモリチップ１１と、メモリチップ１１の上層（図中の手前側）に積層して実装されたコントローラチップ１２と、を具備する。また、図９に示すように、メモリチップ１１及びコントローラチップ１２の複数の端子（図示せず）と、複数の基板パッド３がボンディングワイヤ１３により接続されている。
図１０に示すように、メモリカード２０は、基板２上に実装された電子部品４及びヒューズ６を含む基板２全体が樹脂モールド１５により封止されている。また、メモリカード２０は、樹脂モールド１５によりカード状に一体形成されている。メモリカード２０は、携帯電話機、携帯情報端末、及び携帯型パーソナルコンピュータ等の携帯型電子機器に搭載されたメモリカードスロットに挿入されて接続されるものである。このため、図９の右端部に示す基板パッド３は、携帯型電子機器のメモリカードスロット内部の接続端子に接続される部分であり、樹脂モールド１５により封止されずに露出している。
図１１は、図９のメモリカード２０の基板２を裏面側から見た平面図である。この図１１は、図９のヒューズ６の実装位置に対応する基板２裏面の電源供給ライン２２の実体を示すための図である。図１１において、基板２の裏面側には、表面側に形成された電源端子と導通する電源端子３Ａが形成されている。凸部２１に実装されたヒューズ６の裏面側には、ヒューズ６の両端部と導通するヒューズ端子６Ａが形成されている。ヒューズ端子６Ａの一方は電源端子３Ａに接続され、ヒューズ端子６Ａの他方はメモリチップ１１及びコントローラチップ１２に電源電圧を供給する電源供給ライン２２に接続されている。なお、メモリカード２０のブロック構成は、図５に示したものと同様であるため、図示及び説明は省略する。また、メモリカード２０の製造方法は、上記第１の実施の形態に説明した製造方法と同様の手順であるため、説明は省略する。
本第２の実施の形態に係るメモリカード２０では、図１１に示したように、基板２表面の凸部２１にヒューズ６を実装し、ヒューズ６を経由してメモリチップ１１及びコントローラチップ１２に電源電圧を供給する電源供給ライン２２を接続するように構成した。
上述のように、メモリカード２０のパッケージに外力が加えられて、内部のチップや基板等の一部にクラックや破壊が発生し、クラックや破壊が発生している箇所に過電流が流れた場合、過電流量がヒューズ６の許容電流を超えると、ヒューズ６が溶断して電源電圧の供給が遮断される。したがって、メモリカード２０内のメモリチップ１１及びコントローラチップ１２に過電流が流れ続けて、メモリカード２０のパッケージ全体の温度が上昇することを回避することができる。
その結果、本第２の実施の形態に係るメモリカード２０の構成を、上述の小型かつ薄型化のｍｉｃｒｏＳＤカード等に適用することにより、ｍｉｃｒｏＳＤカードの信頼性を向上させることができる。また、本第２の実施の形態に係るメモリカード２０では、ヒューズ６を基板２の凸部２１に実装するようにしたため、第１の実施の形態に示したように、素子実装領域外５かつ電源端子３Ａの近傍にヒューズ６を実装することができない場合でも、ヒューズ６を実装可能となる。
（第３の実施の形態）
本発明の第３の実施の形態は、前述の第１、第２の実施の形態に係るメモリカード１、２０とは異なり、更に複数のメモリチップを階段状に積層したメモリカードに対してヒューズを実装する例を説明するものである。
図１２は、複数のメモリチップ３４〜３７とコントローラチップ３８を階段状に積層して実装したメモリカード３０の全体構成を示す平面図である。図１３は、図１２のＢ−Ｂ′線断面図である。なお、図１２、図１３において、上記図１〜図４に示したメモリカード１と同一の構成部分には同一符号を付している。
図１２及び図１３に示すように、本発明の第３の実施の形態に係るメモリカード３０は、基板３１と、素子実装領域外５に形成された複数の基板パッド３３と、基板３１の凸部７に実装された複数の電子部品４と、素子実装領域外５の電源端子３Ａ（図６参照）近傍に実装されたヒューズ６と、素子実装領域内に階段状に積層して実装されたメモリチップ３４〜３７と、メモリチップ３７の上層（図中の手前側）に積層して実装されたコントローラチップ３８と、を具備する。また、メモリチップ３４〜３７及びコントローラチップ３８の複数の端子と、複数の基板パッド３３がボンディングワイヤ４０により接続されている。図１３に示すように、基板３１の基板パッド３３を除く表面及び裏面には、絶縁膜３２が形成されている。また、図１３に示すように、メモリチップ３４〜３７及びコントローラチップ３８は、絶縁膜３９を介して積層されている。なお、メモリカード３０のブロック構成は、図５に示したものと基本的に同様であるため、図示及び説明は省略する。また、メモリカード３０の基板３１の裏面に形成される電源供給ライン１６は、上記第１の実施の形態に示したものと同様であるため、その図示及び説明は省略する。
次に、図１２及び図１３を参照して、メモリカード３０の製造方法を説明する。まず、図１２において、基板２の凸部７に複数の電子部品４を実装するとともに、素子実装領域外５かつ電源端子３Ａの近傍にヒューズ６を実装する。次いで、複数のメモリチップ３４〜３７及びコントローラチップ３８が形成されたウェハ（図示せず）は、裏面研磨処理を行って所望の厚みまで研磨された後、チップ状に切り出される。切り出されたメモリチップ３４〜３７及びコントローラチップ３８は、基板２の素子実装領域内に絶縁膜３９を介して階段状に積層される（図１３参照）。次いで、メモリチップ３４〜３７及びコントローラチップ３８の複数の端子と、複数の基板パッド３３がボンディングワイヤ４０により接続される（図１２参照）。次いで、電子部品４、ヒューズ６、メモリチップ３４〜３７及びコントローラチップ３８、及び基板３１全体が樹脂モールド４１により封止される（図１３参照）。
本第３の実施の形態に係るメモリカード３０では、図１２に示したように、基板３１表面の素子実装領域外５かつ電源端子３Ａの近傍にヒューズ６を実装し、ヒューズ６を経由してメモリチップ３４〜３７及びコントローラチップ３８に電源電圧を供給する電源供給ライン１６を接続するように構成した。
上述のように、メモリカード３０のパッケージに外力が加えられて、内部のチップや基板等の一部にクラックや破壊が発生し、クラックや破壊が発生している箇所に過電流が流れた場合、過電流量がヒューズ６の許容電流を超えると、ヒューズ６が溶断して電源電圧の供給が遮断される。したがって、メモリカード３０内のメモリチップ３４〜３７及びコントローラチップ３８に過電流が流れ続けて、メモリカード３０のパッケージ全体の温度が上昇することを回避することができる。
その結果、本第３の実施の形態に係るメモリカード３０の構成を、上述の小型かつ薄型化のｍｉｃｒｏＳＤカード等に適用することにより、ｍｉｃｒｏＳＤカードの信頼性を向上させることができる。なお、本第３の実施の形態に係るメモリカード３０では、図１２に示したように、ヒューズ６を基板３１表面の素子実装領域外５かつ電源端子３Ａの近傍に実装する場合を示したが、上記第２の実施の形態に示したように凸部２１に実装するようにしてもよい。この凸部２１にヒューズ６を実装する例を図１４に示す。
図１４は、図１２に示した複数のメモリチップ３４〜３７を階段状に積層したメモリカード３０の凸部２１にヒューズ６を実装した場合の全体構成を示す平面図である。なお、メモリカード３０のブロック構成は、図５に示したものと基本的に同様であるため、図示及び説明は省略する。また、メモリカード３０の基板３１の裏面に形成される電源供給ライン２２は、上記第１の実施の形態に示したものと同様であるため、その図示及び説明は省略する。
図１４に示したメモリカード３０では、図１２に示したメモリカード３０と同様に、外力が加えられて、内部のチップや基板等の一部にクラックや破壊が発生し、クラックや破壊が発生している箇所に過電流が流れた場合、過電流量がヒューズ６の許容電流を超えると、ヒューズ６が溶断して電源電圧の供給が遮断される。したがって、メモリカード３０内のメモリチップ３４〜３７及びコントローラチップ３８に過電流が流れ続けて、メモリカード３０のパッケージ全体の温度が上昇することを回避することができる。
（第４の実施の形態）
本発明の第４の実施の形態は、前述の第３の実施の形態に係るメモリカード３０とは異なり、複数のメモリチップを直上に積層したメモリカードに対してヒューズを実装する例を説明するものである。
図１５は、複数のメモリチップ５４、５６とコントローラチップ５８を直上に積層して実装したメモリカード５０の全体構成を示す平面図である。図１６は、図１５のＢ−Ｂ′線断面図である。なお、図１５、図１６において、上記図１〜図４に示したメモリカード１と同一の構成部分には同一符号を付している。
図１５及び図１６に示すように、本発明の第４の実施の形態に係るメモリカード５０は、基板５１と、素子実装領域外５に形成された複数の基板パッド５３と、基板５１の凸部７に実装された複数の電子部品４と、素子実装領域外５の電源端子３Ａ（図６参照）近傍に実装されたヒューズ６と、素子実装領域内に直上に積層して実装されたメモリチップ５４、５６と、メモリチップ５６の上層（図中の手前側）に積層して実装されたコントローラチップ５８と、を具備する。また、メモリチップ５４、５６及びコントローラチップ５８の複数の端子と、複数の基板パッド５３がボンディングワイヤ６０により接続されている。図１６に示すように、基板５１の基板パッド５３を除く表面及び裏面には、絶縁膜５２が形成されている。また、図１６に示すように、メモリチップ５４、５６及びコントローラチップ５８は、絶縁膜５５、５７、５９を介して積層されている。なお、メモリカード５０のブロック構成は、図５に示したものと基本的に同様であるため、図示及び説明は省略する。また、メモリカード３０の基板５１の裏面に形成される電源供給ライン１６は、上記第１の実施の形態に示したものと同様であるため、その図示及び説明は省略する。
次に、図１５及び図１６を参照して、メモリカード５０の製造方法を説明する。まず、図１５において、基板５１の凸部７に複数の電子部品４を実装するとともに、素子実装領域外５かつ電源端子３Ａの近傍にヒューズ６を実装する。次いで、複数のメモリチップ５４、５６及びコントローラチップ５８が形成されたウェハ（図示せず）は、裏面研磨処理を行って所望の厚みまで研磨された後、チップ状に切り出される。切り出されたメモリチップ５４、５６及びコントローラチップ５８は、基板５１の素子実装領域内に絶縁膜５５、５７、５９を介して直上に積層される（図１６参照）。次いで、メモリチップ５４、５６及びコントローラチップ５８の複数の端子と、複数の基板パッド５３がボンディングワイヤ６０により接続される（図１５参照）。次いで、電子部品４、ヒューズ６、メモリチップ５４、５６及びコントローラチップ５８、及び基板５１全体が樹脂モールド６１により封止される（図１６参照）。
本第４の実施の形態に係るメモリカード５０では、図１５に示したように、基板５１表面の素子実装領域外５かつ電源端子３Ａの近傍にヒューズ６を実装し、ヒューズ６を経由してメモリチップ５４、５６及びコントローラチップ５８に電源電圧を供給する電源供給ライン１６を接続するように構成した。
上述のように、メモリカード５０のパッケージに外力が加えられて、内部のチップや基板等の一部にクラックや破壊が発生し、クラックや破壊が発生している箇所に過電流が流れた場合、過電流量がヒューズ６の許容電流を超えると、ヒューズ６が溶断して電源電圧の供給が遮断される。したがって、メモリカード５０内のメモリチップ５４、５６及びコントローラチップ５８に過電流が流れ続けて、メモリカード５０のパッケージ全体の温度が上昇することを回避することができる。
その結果、本第４の実施の形態に係るメモリカード５０の構成を、上述の小型かつ薄型化のｍｉｃｒｏＳＤカード等に適用することにより、ｍｉｃｒｏＳＤカードの信頼性を向上させることができる。なお、本第４の実施の形態に係るメモリカード５０では、図１５に示したように、ヒューズ６を基板３１表面の素子実装領域外５かつ電源端子３Ａの近傍に実装する場合を示したが、上記第２の実施の形態に示したように凸部２１に実装するようにしてもよい。この凸部２１にヒューズ６を実装する例を図１７に示す。
図１７は、図１５に示した複数のメモリチップ５４、５６を直上に積層したメモリカード５０の凸部２１にヒューズ６を実装した場合の全体構成を示す平面図である。なお、メモリカード５０のブロック構成は、図５に示したものと基本的に同様であるため、図示及び説明は省略する。また、メモリカード５０の基板５１の裏面に形成される電源供給ライン２２は、上記第１の実施の形態に示したものと同様であるため、その図示及び説明は省略する。
図１７に示したメモリカード５０では、図１５に示したメモリカード５０と同様に、外力が加えられて、内部のチップや基板等の一部にクラックや破壊が発生し、クラックや破壊が発生している箇所に過電流が流れた場合、過電流量がヒューズ６の許容電流を超えると、ヒューズ６が溶断して電源電圧の供給が遮断される。したがって、メモリカード５０内のメモリチップ５４、５６及びコントローラチップ５８に過電流が流れ続けて、メモリカード５０のパッケージ全体の温度が上昇することを回避することができる。
上記第１の実施の形態〜第４の実施の形態に示したメモリカード１、３０、５０において、過電流とパッケージ温度を測定した例を図１８に示す。図１８は、横軸に過電流Ｉｄｄ［ｍａ］、縦軸に温度測定値［℃］を設定した特性表の一例である。この場合、過電流Ｉｄｄが約２００ｍＡ以下、パッケージの温度測定値が約６０℃以下を使用範囲としている。すなわち、過電流Ｉｄｄが約２００ｍＡ以上流れた場合に、溶断するヒューズ６を利用することになる。なお、この図はあくまで一例であり、メモリカード１、３０、５０に実装されるメモリチップに流れる動作電流等に応じて、ヒューズ６の仕様を適宜変更しても良いことは勿論である。
また、第１の実施の形態〜第４の実施の形態に示したメモリカード１、３０、５０を、上記ｍｉｃｒｏＳＤカードに適用する場合、各部の概略寸法は以下のようになる。すなわち、メモリカード１、３０、５０をｍｉｃｒｏＳＤカードにおいて規定された外形寸法である幅：１１ｍｍ，長さ：１５ｍｍ，厚さ：１．０ｍｍに収めるための寸法を以下に示す。
（メモリカード１を適用する場合）
メモリチップ１１とコントローラチップ１２を２段に積層して、樹脂モールド１５により一体的に形成したメモリカード１の各部の概略寸法を示す。
パッケージ全体の厚み：約７００μｍ、モールド厚：約５５０μｍ、基板２の厚み：約１７０μｍ、メモリチップ１１の厚み：約１５０μｍ、コントローラチップ１２の厚み：約１２０μｍ、チップ間の絶縁膜の厚み：約２０μｍ
（メモリカード３０を適用する場合）
メモリチップ３４〜３７とコントローラチップ３８を５段に階段状に積層して、樹脂モールド４１により一体的に形成したメモリカード３０の各部の概略寸法を示す。
パッケージ全体の厚み：約７００μｍ、モールド厚：約６００μｍ、基板３１の厚み：約１２０μｍ、１段目のメモリチップ３４の厚み：約８０μｍ、１段目の絶縁膜３９の厚み：２０μｍ、２段目のメモリチップ３５の厚み：約７０μｍ、２段目の絶縁膜３９の厚み：１０μｍ、３段目のメモリチップ３６の厚み：約７０μｍ、３段目の絶縁膜３９の厚み：１０μｍ、４段目のメモリチップ３６の厚み：約７０μｍ、４段目の絶縁膜３９の厚み：１０μｍ、５段目のコントローラチップ３８の厚み：約７０μｍ
（メモリカード５０を適用する場合）
メモリチップ５４、５６とコントローラチップ５８を３段に積層して、樹脂モールド６１により一体的に形成したメモリカード５０の各部の概略寸法を示す。
パッケージ全体の厚み：約７００μｍ、モールド厚：約５５０μｍ、基板５１の厚み：約１７０μｍ、１段目のメモリチップ５４の厚み：約１５０μｍ、１段目の絶縁膜５５の厚み：２０μｍ、２段目のメモリチップ５６の厚み：約７０μｍ、２段目の絶縁膜５７の厚み：１０μｍ、３段目のコントローラチップ５８の厚み：約７０μｍ、３段目の絶縁膜５９の厚み：約２０μｍ
なお、上記メモリカード１、３０、５０の概略寸法は、あくまでもｍｉｃｒｏＳＤカードに適用する場合のものであり、例えば、上記ＳＤメモリカードやｍｉｎｉＳＤカードに適用する場合は、各外形寸法に合わせて適宜変更可能である。また、他の規格に基づくメモリカードの外形寸法に合わせてメモリカード１、３０、５０の概略寸法は適宜変更可能であることは勿論である。また、第１の実施の形態〜第４の実施の形態に例示したメモリカード１、３０、５０内のチップの積層数やヒューズ６の実装位置は一例であり、本発明は、これらの構成要件を限定するものではない。
本発明の第１の実施の形態に係るメモリチップとコントローラチップを実装する前のメモリカードを示す平面図である。 本発明の第１の実施の形態に係るメモリチップとコントローラチップを実装した後のメモリカードを示す平面図である。 本発明の第１の実施の形態に係るボンディングワイヤを接続した後のメモリカードを示す平面図である。 本発明の第１の実施の形態に係る樹脂モールドにより封止されたメモリカードを示す断面図である。 本発明の第１の実施の形態に係るメモリカード内の回路構成を示すブロック図である。 本発明の第１の実施の形態に係るメモリカードの裏面側の配線パターンを示す平面図である。 本発明の第２の実施の形態に係るメモリチップとコントローラチップを実装する前のメモリカードを示す平面図である。 本発明の第２の実施の形態に係るメモリチップとコントローラチップを実装した後のメモリカードを示す平面図である。 本発明の第２の実施の形態に係るボンディングワイヤを接続した後のメモリカードを示す平面図である。 本発明の第２の実施の形態に係る樹脂モールドにより封止されたメモリカードを示す断面図である。 本発明の第２の実施の形態に係るメモリカードの裏面側の配線パターンを示す平面図である。 本発明の第３の実施の形態に係る複数のメモリチップを階段状に積層したメモリカードの全体構成を示す平面図である。 本発明の第３の実施の形態に係る複数のメモリチップを階段状に積層したメモリカードの一部を示す断面図である。 本発明の第３の実施の形態に係る複数のメモリチップを階段状に積層した他のメモリカードの全体構成を示す平面図である。 本発明の第４の実施の形態に係る複数のメモリチップを積層したメモリカードの全体構成を示す平面図である。 本発明の第４の実施の形態に係る複数のメモリチップを積層したメモリカードの全体構成を示す平面図である。 本発明の第３の実施の形態に係る複数のメモリチップを積層した他のメモリカードの全体構成を示す平面図である。 本発明の第１〜第４の実施の形態に係るメモリカードにおける過電流Ｉｄｄと温度測定値の特性例を示す図である。
符号の説明
１、２０、３０、５０ メモリカード
２、３１、５１ 基板
３、３３、５３ 基板パッド
３Ａ 電源端子
４ 電子部品
５ 素子実装領域外
６ ヒューズ
６Ａ ヒューズ端子
７、２１ 凸部
１１、３４〜３７、５４、５６ メモリチップ
１２、３８、５８ コントローラチップ
１３、４０、６０ ボンディングワイヤ
１５、４１、６１ 樹脂モールド
１６ 電源供給ライン

Claims (5)

  1. 複数の半導体素子と、
    前記複数の半導体素子を実装し、外部機器と接続する複数の端子を有する基板と、
    前記複数の半導体素子の実装領域外、かつ前記複数の端子のうち電源端子近傍の前記基板上に実装されたヒューズと、を具備し、
    前記電源端子に接続される電源供給ラインは、前記ヒューズを経由して前記複数の半導体素子に接続されたことを特徴とする半導体装置。
  2. 前記基板は、前記複数の半導体素子と前記複数の端子とを接続する複数のパッドを該複数の半導体素子の実装領域外の周囲に形成し、
    前記ヒューズは、前記パッド形成領域内の前記電源端子近傍に実装されたことを特徴とする請求項１記載の半導体装置。
  3. 前記基板は、前記複数の半導体素子の実装領域外に他の素子を実装する凸部を有し、
    前記ヒューズは、前記凸部に実装されたことを特徴とする請求項１記載の半導体装置。
  4. 前記複数の半導体素子は、前記基板上に積層して実装され、
    前記複数の半導体素子、前記他の素子、前記ヒューズ、及び前記基板全体は、樹脂モールドにより封止されてカード状に一体形成されたことを特徴とする請求項１乃至３のいずれか一項に記載の半導体装置。
  5. 前記ヒューズは、前記電源供給ラインに過電流が流れた際に溶断して、前記複数の半導体素子に対する電源供給を遮断することを特徴とする請求項１乃至４のいずれか一項に記載の半導体装置。
JP2007220507A 2007-08-28 2007-08-28 半導体装置 Pending JP2009053970A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007220507A JP2009053970A (ja) 2007-08-28 2007-08-28 半導体装置
US12/199,913 US8014223B2 (en) 2007-08-28 2008-08-28 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007220507A JP2009053970A (ja) 2007-08-28 2007-08-28 半導体装置

Publications (2)

Publication Number Publication Date
JP2009053970A true JP2009053970A (ja) 2009-03-12
JP2009053970A5 JP2009053970A5 (ja) 2009-10-01

Family

ID=40406014

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007220507A Pending JP2009053970A (ja) 2007-08-28 2007-08-28 半導体装置

Country Status (2)

Country Link
US (1) US8014223B2 (ja)
JP (1) JP2009053970A (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110107590A (ko) * 2010-03-25 2011-10-04 삼성전기주식회사 터치패널
JP5996500B2 (ja) * 2013-09-11 2016-09-21 株式会社東芝 半導体装置および記憶装置
US10121767B2 (en) * 2015-09-10 2018-11-06 Toshiba Memory Corporation Semiconductor storage device and manufacturing method thereof
US11514996B2 (en) * 2017-07-30 2022-11-29 Neuroblade Ltd. Memory-based processors
US10566276B2 (en) * 2017-11-08 2020-02-18 Texas Instruments Incorporated Packaged semiconductor system having unidirectional connections to discrete components

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6340982A (ja) * 1986-08-06 1988-02-22 Hitachi Maxell Ltd Ｉｃカ−ドシステム
JPH058947U (ja) * 1991-07-15 1993-02-05 オムロン株式会社 固体継電器
JP2001029553A (ja) * 1999-07-16 2001-02-06 Heiwa Corp パチンコ機の電源装置
JP2005084935A (ja) * 2003-09-08 2005-03-31 Renesas Technology Corp メモリカード

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02217296A (ja) 1989-02-17 1990-08-30 Matsushita Electric Ind Co Ltd Ｉｃメモリカード
JP2743457B2 (ja) 1989-04-25 1998-04-22 セイコーエプソン株式会社 半導体装置
JPH03224024A (ja) 1990-01-30 1991-10-03 Nec Corp メモリカード
JP2702626B2 (ja) 1991-07-09 1998-01-21 アルプス電気株式会社 ケーブルリール
JPH0793494A (ja) 1993-07-20 1995-04-07 Dainippon Printing Co Ltd カード発行機
JPH10250642A (ja) 1997-03-14 1998-09-22 Nippon Soken Inc 車両用事故状況記録装置
JP2002049441A (ja) 2000-08-01 2002-02-15 Nec Corp Ｐｃカード及びｐｃカード用駆動電圧切換システム
JP4222509B2 (ja) * 2001-06-04 2009-02-12 株式会社ルネサステクノロジ 記憶装置
KR100589742B1 (ko) * 2001-07-31 2006-06-19 인피니언 테크놀로지스 아게 퓨즈 프로그램가능한 ι/ο 기구를 포함하는 반도체 회로
JP4030775B2 (ja) 2002-02-28 2008-01-09 エルピーダメモリ株式会社 半導体記憶回路および半導体装置、ならびに半導体装置の製造方法
JP4322021B2 (ja) * 2003-02-06 2009-08-26 株式会社ルネサステクノロジ メモリカード
JP4653960B2 (ja) 2003-08-07 2011-03-16 ルネサスエレクトロニクス株式会社 メモリカードおよび不揮発性メモリ混載マイコン
JP2005128991A (ja) 2003-10-20 2005-05-19 Toshio Hirose Ｉｃチップとヒューズ内蔵のカード
JP4396618B2 (ja) 2005-11-10 2010-01-13 パナソニック株式会社 カード型情報装置およびその製造方法
JP2007164822A (ja) 2005-12-09 2007-06-28 Renesas Technology Corp 半導体集積回路装置
JP2007199803A (ja) * 2006-01-24 2007-08-09 Toshiba Corp 半導体メモリカード
JP5002967B2 (ja) * 2006-01-24 2012-08-15 富士通セミコンダクター株式会社 半導体装置及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6340982A (ja) * 1986-08-06 1988-02-22 Hitachi Maxell Ltd Ｉｃカ−ドシステム
JPH058947U (ja) * 1991-07-15 1993-02-05 オムロン株式会社 固体継電器
JP2001029553A (ja) * 1999-07-16 2001-02-06 Heiwa Corp パチンコ機の電源装置
JP2005084935A (ja) * 2003-09-08 2005-03-31 Renesas Technology Corp メモリカード

Also Published As

Publication number Publication date
US20090057723A1 (en) 2009-03-05
US8014223B2 (en) 2011-09-06

Similar Documents

Publication Publication Date Title
US8004071B2 (en) Semiconductor memory device
JP5032623B2 (ja) 半導体記憶装置
KR101686553B1 (ko) 반도체 패키지 및 패키지 온 패키지
JP5337110B2 (ja) 半導体記憶装置
CN101369566B (zh) 适于叠层半导体封装的半导体封装通过电极及半导体封装
JP4991518B2 (ja) 積層型半導体装置及び積層型半導体装置の製造方法
US20070228509A1 (en) Semiconductor device and memory card using the same
JP2009105334A (ja) 半導体装置及びその製造方法
JP2009053970A (ja) 半導体装置
CN105702648A (zh) 芯片封装结构及其制造方法
JP2008244164A (ja) 半導体装置
JP2010016062A (ja) 半導体装置
KR101831831B1 (ko) 라운드형 상호연결부를 구비하는 집적 회로 패키지 시스템 및 그 제조 방법
JP2001118986A (ja) 半導体装置、ならびに電子機器
US8026598B2 (en) Semiconductor chip module with stacked flip-chip unit
US20130020572A1 (en) Cap Chip and Reroute Layer for Stacked Microelectronic Module
KR20160094768A (ko) 반도체 패키지
JP5254569B2 (ja) 半導体装置および半導体装置のヒューズ溶断方法
TW200841429A (en) IC chip package
JP2011124341A (ja) 半導体装置及びこれを備える半導体モジュール、並びに半導体装置の製造方法及び半導体モジュールの製造方法
JP4764196B2 (ja) 半導体装置の製造方法
JP2007005443A (ja) 半導体装置およびその製造方法
JP2006186299A (ja) 電子部品実装体、二次電池の保護回路モジュール及びそれを用いた電池パック
JP5592970B2 (ja) 半導体装置および半導体装置のヒューズ溶断方法
KR100852895B1 (ko) 복합 메모리 칩과 이를 포함하는 메모리 카드 및 이의 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090813

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090818

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100119

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100323

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100615