JPH02217296A - Ｉｃメモリカード - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、メモリＬＳＩチップを多数個内蔵したＩＣメ
モリカードに関する。

従来の技術 ＩＣメモリカードは、ＲＡＭ、ＲＯＭ等のメモリ　Ｌ　
Ｓ　Ｉを内蔵した携帯型情報記憶装置として多方面で利
用されている。近年、その用途の拡大に伴ない記憶容量
の大きい、すなわち大容量のＸＣメモリカードが要望さ
れるようになってきた。そして、大容量のＩＣメモリカ
ードにおいては、多数個のメモリＬＳＩを、一定面積の
プリント配線板に高密度に実装しなければならない。

ところで、メモリＬＳＩの高密度な実装方法としては、
メモリＬＳＩのベアチップの電極に、いわゆるフィルム
キャリア方式で導体リードを接合し、前記メモリＬＳＩ
チップをプリント配線板に平面的に並べて実装する方法
が効果的とされていた。

以下図面を参照しながらフィルムキャリア方式により、
多数のメモリ　Ｌ　Ｓ　Ｉをプリント配線板に実装した
従来のＩＣメモリカードの構造について説明する。

第６図は従来のＩＣメモリカードを示す断面図である。

第６図において、１はケースで、プリント配線板２を収
納している・プリント配線板２には導体配線３が形成さ
れている。４，４′はメモリＬＳＩチップで、プリント
配線板２に平面的に配置されている。メモリＬＳＩチッ
プ４の電極６には、フィルムキャリア方式により金属突
起６を介して導体リード７の一端部７ａが接合されてい
る。導体リード７の他端部７ｂは、プリント配線板２の
導体配線３に接合されている。このようにペアチップを
使用しているので、プリント配線板でのメモリ　Ｌ　Ｓ
　Ｉの占有面積は比較的小さいものである。

発明が解決しようとする課題 しかしながら上記従来の構成では、メモリＬＳＩチップ
がプリント配線板に平面的に配置されているので、メモ
リＬＳＩチップの数が多くなると、その占有面積も拡大
する。従って一定の面積を有するプリント配線板に対し
、実装できるメモリＬＳＩチップの数には自ずと限界が
あった。また、メモリＬＳＩチップの数が増えると、メ
モリＬＳＩチップの電極に接合された導体リード間を接
続する、プリント配線板の導体配線の距離が長くなり、
従って配線スペースが増えるので、プリント配線板がコ
スト高になるとともに、信号の伝達速度も遅くなるとい
う課題があった。

本発明は、上記従来の課題を解決するもので、メモリＬ
　Ｓ　Ｉの実装密度を飛躍的に高め、一定の面積を有す
るプリント配線板に、多数のメモリＬＳＩチップを搭載
して大容量化を実現するとともに、配線スペースを減少
して、プリント配線板のコストダウンを図９、信号伝達
の高速化をも実現できる。ＩＣメモリカードを提供する
ことを目的としている。

課題を解決する窺めの手段 この目的を達成するために本発明のＩＣメモリカードは
、導体リードの一端部をメモリＬＳＩチップの電極に接
合し、プリント配線板にメモリＬＳＩチップをその電極
配列が同一になる方向に複数個積層するとともに、積層
した各メモリＬＳＩチップの共通電極の導体リードの他
端部を、積層方向に重ね合わせて、プリント配線板の導
体配線に接合した構成を有している。

作用 この構成によって、メモリ　Ｌ　Ｓ　Ｉチップの占有面
積が大巾に縮小されるので、限られた面積のプリント配
線板に多数のメモリＬＳＩチップを搭載できるとともに
、積層した各チップ間の共通電極の導体リード同志を直
接接合しているので、配線スペースが減少し、プリント
配線板のコストダウンと信号伝達の高速化を実現できる
。

実施例 以下本発明の一実施例について、図面を参照しながら説
明する。

第１図は本発明の一実施例に２けるＩＣメモリカードの
一部を切欠いた斜視図であり、第２図は同じく部分断面
図である。第３図は本発明の一実施例に２けるＩＣメモ
リカードの電気回路のブロック図、第４図は同じくメモ
リ　Ｌ　Ｓ　Ｉチップの積層状態の斜視図である。第１
図から第４図に２いて、１はケースでプリント配線板２
を収納している。プリント配線板２は、メモリ回路部３
．コントロール回路部４．外部インタフェース回路部５
で構成されている。メモリ回路部３は、複数のメモ＋７
　Ｌ　Ｓ　Ｉチツプ６で構成され、同一種類のＲＡＭチ
ップを２層に積層したものを多数組プリント配線板２に
搭載している。コントロール回路部４は、デコーダＩＣ
７等で構成され、外部インタフニス回路部６は、接続コ
ネクタ８等で構成される。

接続コネクタ８は他の機器や装置に取付けられた接続部
（図示せず）に結合され、プリント配線板２に対して電
源の供給と信号の授受を行なう役目をする。９はメモリ
回路部３をバックアップする電池で、ボタン型リチウム
電池等を使用し、ケース１に収納されている。電池９は
メモリ回路部３に対して接続コネクタ８から電源が供給
されない時に、バックアップ電源を供給する。

次に、メモリ　Ｌ　Ｓ　Ｉチツプ６の積層状態について
述べる。メモリＬＳＩチップ６は他のメモリＬＳＩチッ
プ６′の上に、それぞれの電極配列が同一になる方向に
積層されている。１０　、１０’はメモ！ＪＬＳＩチッ
プ６．６′のそれぞれの電極で、金属突起１１．１１’
を介して導体リード１２．１２’の一端部１２＆、１２
’＆が接合されている。１３．１３’はメモリＬＳＩチ
ップ６゜６′の別の電極で、それぞれ金属突起１４　、
１４’を介して導体リード１６　、１５’の一端部１６
４゜１６′ａが接合されている。そして電極１０　、１
０’はメモリＬＳＩチップ６．６′の共通電極であるの
で、導体リード１２′の他端部１２′ｂの上に導体リー
ド１２の他端部１２ｂを重ねて、プリント配線板２の導
体配線１６に接合されている。しかし、電極１３　、１
３’はメモリＬＳＩチップ６゜６′の非共通電極なので
、導体リード１６　、１６’の他端部１６ｂ、１５′ｂ
はプリント配線板２の異なる導体配線１７．１８に接合
され、互いに接触しないようにしである。

１９は樹脂等で構成された絶縁材であり、電極１０　、
１０’　　、　１３　、１３’を保護するとともに。

メモリＬＳＩチップ６の裏面と導体リードの一端部１２
’！Ｌ、１５’ｌＬが直接接触するのを防ぐ役目をして
いる。

以上のように本実施例によれば、メモリＬＳＩチップ６
を複数個積層してプリント配線板２に搭載することによ
り、メモリＬＳＩチップ６の占有面積を大巾に縮小する
ことができ、一定面積のプリント配線板２に多数のメモ
リＬＳＩチップ６を搭載できるので、大容量のＩＣメモ
リカードを実現できる。

さらに積層したメモリＬＳＩチップ６．６′の共通電極
１０　、１０’の導体リードの他端部１２ｂ。

１２′ｂを、重ね合わせてプリント配線板２の導体配線
１６に接合しているので、配線スペースが小さくなＶ、
プリント配線板２のコストダウンが図れるとともに、信
号の伝達速度の速いＩＣメモリカードを実現できる。

次に本発明の他の実施例について第６図を参照しながら
説明する。第６図ａはメモリＬＳＩチップを３層に積層
したＩＣメモリカードの部分断面図であり、同図すは積
層したメモリＬＳＩチップの部分平面図である。

第６図において、ケース１に収納されたプリント配線板
２には、同一種類のメモリＬＳＩチップ６がその電極配
列が同一になる方向に３層に積層されている。メモリＬ
ＳＩチップ６の電極１０には、金属突起１１を介して導
体リード１２の一端部１２１Ｌが接合されている。導体
リード１２は絶縁フィルム２ｏに接着等の方法で支持さ
れている。

絶縁フィルム２ｏは、メモリＬＳＩチップ６の他の導体
リード群２１．２２を連結して支持しているので、導体
リード群１２，２１．２２の変形による隣同志の接触を
防ぐ役目をする。前記の構成は他のメモリＬＳＩチップ
６’、６’も同様である。

そして、電極１０は共通電極であるので、導体リード１
２．１２’　、１２’のそれぞれの他端部１２ｂ。

１２’ｔｌ　、１２’ｂは積層順に重ね合わされて、プ
リント配線板２の導体配線１６に接合されている。

以上のように本実施例によれば、導体リード群１２．２
１．２２を絶縁フィルム２ｏで支持することによジ、導
体リード群１２，２１．２２の機械的強度を高め、メモ
！ＪＬＳＩチップ６の積層段数を容易に増加することが
できる。従って、プリント配線板２に２けるメモリＬＳ
Ｉチップ６のより高密度な実装が可能となジ、大容量で
信頼性の高いＩＣメモリカードを実現できる。

発明の効果 本発明は、電極に導体リードの一端部が接合されたメモ
リＬ　Ｓ　Ｉチップを、その電極配列が同一になる方向
に複数個積層するとともに、メモリＬＳＩチップの共通
電極の導体リードの他端部を、積層方向に重ね合わせて
プリント配線板の導体配線に接合したものである。従っ
て、一定面積のプリント配線板に多数のメモリＬＳＩチ
ップを搭載できるので、大容量のＩＣメモリカードを実
現できる。さらに、プリント配線板における配線スペー
スが小さくなるため、プリント配線板のコストダウンが
図れるとともに、信号の伝達速度も速くなり、高速の情
報処理ができるＩＣメモリカードを実現できるという優
れた効果を奏する。

【図面の簡単な説明】

第１図は本発明の一実施例に−一けるＩＣメモリカード
の一部を切欠いた斜視図、第２図はその部分断面図、第
３図は同じく電気回路のブロック図、第４図は同じくメ
モリＬＳＩチップの積層状態を示す斜視図、第６図ａは
本発明の他の実施例におけるＩＣメモリカードの部分断
面図、同すは積層されたメモリ　Ｌ　Ｓ　Ｉチップの部
分平面図、第６図は従来のＩＣメモリカードにおける部
分断面図である。 ２・・・・・・プリント配線板、６・・・・・・メモリ
ＬＳＩチップ、１０・・・・・・電極、１２・・・・・
・導体リード、１２ａ・・・・・・導体リードの二端部
、１２ｂ・・・・・・導体リードの他端部、１６・・・
・・・導体配線、２０・・・・・・絶縁フィルム。 代理人の氏名　弁理士　粟　野　重　孝　ほか１名含雪 ＆斥

Claims (2)

【特許請求の範囲】
1. （１）　プリント配線板と、このプリント配線板に搭載
   されるメモリＬＳＩチップと、一端部が前記メモリＬＳ
   Ｉチップの電極に接合され、他端部が前記プリント配線
   板側に接合される導体リードとを有し、前記プリント配
   線板に前記メモリＬＳＩチップを、その電極配列が同一
   になる方向に複数個積層するとともに、前記積層された
   各メモリＬＳＩチップの共通電極の導体リードを積層方
   向に重ね合わせて、前記プリント配線板の導体配線に接
   合したことを特徴とするＩＣメモリカード。
2. （２）　導体リード群が絶縁フィルムで支持されている
   特許請求の範囲第１項記載のＩＣメモリカード。