JP2811759B2 - Ｉｃメモリカード - Google Patents
ＩｃメモリカードInfo
- Publication number
- JP2811759B2 JP2811759B2 JP1157831A JP15783189A JP2811759B2 JP 2811759 B2 JP2811759 B2 JP 2811759B2 JP 1157831 A JP1157831 A JP 1157831A JP 15783189 A JP15783189 A JP 15783189A JP 2811759 B2 JP2811759 B2 JP 2811759B2
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- wiring board
- printed wiring
- memory lsi
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/701—Tape-automated bond [TAB] connectors
Landscapes
- Credit Cards Or The Like (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、メモリLSIチップを多数個内蔵したICメモ
リカードに関する。
リカードに関する。
従来の技術 ICメモリカードは、RAM,ROM等のメモリLSIを内蔵した
携帯型情報記憶装置として多方面で利用されている。近
年その用途の拡大に伴ない記憶容量の大きい、すなわち
大容量のICメモリカードが要望されるようになってき
た。そして、大容量のICメモリカードにおいては、多数
個のメモリLSIを、一定面積のプリント配線板に高密度
に実装しなければならない。
携帯型情報記憶装置として多方面で利用されている。近
年その用途の拡大に伴ない記憶容量の大きい、すなわち
大容量のICメモリカードが要望されるようになってき
た。そして、大容量のICメモリカードにおいては、多数
個のメモリLSIを、一定面積のプリント配線板に高密度
に実装しなければならない。
ところで、メモリLSIの高密度な実装方法としては、
メモリLSIのベアチップの電極に、いわゆるフィルムキ
ャリア方式で導体リードを接合し、前記メモリLSIチッ
プをプリント配線板に平面的に並べて実装する方法が効
果的とされていた。
メモリLSIのベアチップの電極に、いわゆるフィルムキ
ャリア方式で導体リードを接合し、前記メモリLSIチッ
プをプリント配線板に平面的に並べて実装する方法が効
果的とされていた。
以下図面を参照しながらフィルムキャリア方式によ
り、多数のメモリLSIをプリント配線板に実装した従来
のICメモリカードの構造について説明する。
り、多数のメモリLSIをプリント配線板に実装した従来
のICメモリカードの構造について説明する。
第９図は従来のICメモリカードを示す断面図である。
第９図において、31はケースで、プリント配線板32を収
納している。プリント配線板32には導体配線33が形成さ
れている。34,34′はメモリLSIチップで、プリント配線
板32に平面的に配置されている。メモリLSIチップ34の
電極35には、フィルムキャリア方式により金属突起36を
介して導体リード37の一端部37aが接合されている。導
体リード37の他端部37bは、プリント配線板32の導体配
線33に接合されている。このようにベアチップを使用し
ているので、プリント配線板でのメモリLSIの占有面積
は比較的小さいものである。
第９図において、31はケースで、プリント配線板32を収
納している。プリント配線板32には導体配線33が形成さ
れている。34,34′はメモリLSIチップで、プリント配線
板32に平面的に配置されている。メモリLSIチップ34の
電極35には、フィルムキャリア方式により金属突起36を
介して導体リード37の一端部37aが接合されている。導
体リード37の他端部37bは、プリント配線板32の導体配
線33に接合されている。このようにベアチップを使用し
ているので、プリント配線板でのメモリLSIの占有面積
は比較的小さいものである。
発明が解決しようとする課題 しかしながら上記従来の構成では、メモリLSIチップ
がプリント配線板に平面的に配置されているので、メモ
リLSIチップの数が多くなると、その占有面積も拡大す
る。従って一定の面積を有するプリント配線板に対し、
実装できるメモリLSIチップの数には自ずと限界があっ
た。また、メモリLSIチップの数が増えると、メモリLSI
チップの電極に接合された導体リード間を接続するプリ
ント配線板の導体配線の距離が長くなり、従って配線ス
ペースが増えるので、プリント配線板がコスト高になる
とともに、信号の伝達速度も遅くなるという課題があっ
た。
がプリント配線板に平面的に配置されているので、メモ
リLSIチップの数が多くなると、その占有面積も拡大す
る。従って一定の面積を有するプリント配線板に対し、
実装できるメモリLSIチップの数には自ずと限界があっ
た。また、メモリLSIチップの数が増えると、メモリLSI
チップの電極に接合された導体リード間を接続するプリ
ント配線板の導体配線の距離が長くなり、従って配線ス
ペースが増えるので、プリント配線板がコスト高になる
とともに、信号の伝達速度も遅くなるという課題があっ
た。
本発明は、上記従来の課題を解決するもので、一定の
面積を有するプリント配線板に、多数のメモリLSIチッ
プを搭載して大容量化を実現し、また配線スペースを減
少して、プリント配線板のコストダウンと、信号伝達の
高速化をも実現できるICメモリカードを提供するととも
に、積層組立を容易にし、また積層したメモリLSIチッ
プ間の絶縁性を確保して信頼性を高めることを目的とし
ている。
面積を有するプリント配線板に、多数のメモリLSIチッ
プを搭載して大容量化を実現し、また配線スペースを減
少して、プリント配線板のコストダウンと、信号伝達の
高速化をも実現できるICメモリカードを提供するととも
に、積層組立を容易にし、また積層したメモリLSIチッ
プ間の絶縁性を確保して信頼性を高めることを目的とし
ている。
課題を解決するための手段 この目的を達成するために本発明のICメモリカード
は、導体リードの一端部をメモリLSIチップの電極に接
合し、プリント配線板にメモリLSIチップをその電極配
列が同一となる方向に複数個積層するとともに、積層し
た各メモリLSIチップの共通電極の導体リードの他端部
を、積層方向に重ね合わせてプリント配線板の導体配線
に接合し、また、非共通電極に接合された導体リードの
他端部は、積層されたチップの各階数ごとに、プリント
配線板の対応するそれぞれ他とは異なった導体配線に接
合した構成である。そして各導体リードは絶縁フィルム
上に形成・支持され、導体リードの他端部が絶縁フィル
ムの端部からチップの積層階数ごとに異なった形状に折
り曲げ成型されており、また絶縁フィルムとプリント配
線板には位置決め孔を設けるとともに、積層したチップ
の間には絶縁材が挿入された構成である。
は、導体リードの一端部をメモリLSIチップの電極に接
合し、プリント配線板にメモリLSIチップをその電極配
列が同一となる方向に複数個積層するとともに、積層し
た各メモリLSIチップの共通電極の導体リードの他端部
を、積層方向に重ね合わせてプリント配線板の導体配線
に接合し、また、非共通電極に接合された導体リードの
他端部は、積層されたチップの各階数ごとに、プリント
配線板の対応するそれぞれ他とは異なった導体配線に接
合した構成である。そして各導体リードは絶縁フィルム
上に形成・支持され、導体リードの他端部が絶縁フィル
ムの端部からチップの積層階数ごとに異なった形状に折
り曲げ成型されており、また絶縁フィルムとプリント配
線板には位置決め孔を設けるとともに、積層したチップ
の間には絶縁材が挿入された構成である。
作用 この構成によって、メモリLSIチップの占有面積が大
幅に縮小されるので、限られた面積のプリント配線板に
多数のメモリLSIチップを搭載して大容量化を実現でき
るとともに、積層した各チップ間の共通電極の導体リー
ドどうしを直接接合しているので、配線スペースが減少
し、プリント配線板のコストダウンと信号伝達の高速化
を実現できる。
幅に縮小されるので、限られた面積のプリント配線板に
多数のメモリLSIチップを搭載して大容量化を実現でき
るとともに、積層した各チップ間の共通電極の導体リー
ドどうしを直接接合しているので、配線スペースが減少
し、プリント配線板のコストダウンと信号伝達の高速化
を実現できる。
さらに、絶縁フィルムとプリント配線板との位置決め
孔により積層組立が容易となり、また導体リードの他端
部が折り曲げ成型されていることにより、積層した隣接
する上下のメモリLSIチップ間の距離を適正に保ち、チ
ップ間に絶縁材を挿入して信頼性の高いICメモリカード
を実現できる。
孔により積層組立が容易となり、また導体リードの他端
部が折り曲げ成型されていることにより、積層した隣接
する上下のメモリLSIチップ間の距離を適正に保ち、チ
ップ間に絶縁材を挿入して信頼性の高いICメモリカード
を実現できる。
実施例 以下本発明の一実施例について、図面を参照しながら
説明する。
説明する。
第１図は本発明の一実施例におけるICメモリカードの
一部を切欠いた斜視図、第２図は同じく部分断面図、第
３図は同じく電気回路のブロック図、第４図はメモリLS
Iチップの積層状態を示す斜視図である。第１図から第
４図において、１はケースでプリント配線板２を収納し
ている。プリント配線板２は、メモリ回路部3,コントロ
ール回路部4,外部インターフェイス回路部５で構成され
ている。メモリ回路部３は、複数のメモリLSIチップ６
で構成され、メモリLSIチップを２層に積層したものを
多数組プリント配線板２に搭載している。コントロール
回路部４は、デコーダIC7等で構成され、アドレス信号
によるチップ選択，電源切換えによるバックアップコン
トロール等を行う。外部インターフェイス回路部５は、
接続コネクタ８等で構成され、接続コネクタ８は、他の
機器や装置に取付けられた接続部（図示せず）に結合さ
れ、プリント配線板２に対して電源の供給と信号の授受
を行う。９はメモリ回路部３をバックアップする電池
で、ボタン型リチウム電池等を使用し、ケース１に収納
されている。電池９は、メモリ回路部３に対して接続コ
ネクタ８から電源が供給されない時に、バックアップ電
源を供給する。
一部を切欠いた斜視図、第２図は同じく部分断面図、第
３図は同じく電気回路のブロック図、第４図はメモリLS
Iチップの積層状態を示す斜視図である。第１図から第
４図において、１はケースでプリント配線板２を収納し
ている。プリント配線板２は、メモリ回路部3,コントロ
ール回路部4,外部インターフェイス回路部５で構成され
ている。メモリ回路部３は、複数のメモリLSIチップ６
で構成され、メモリLSIチップを２層に積層したものを
多数組プリント配線板２に搭載している。コントロール
回路部４は、デコーダIC7等で構成され、アドレス信号
によるチップ選択，電源切換えによるバックアップコン
トロール等を行う。外部インターフェイス回路部５は、
接続コネクタ８等で構成され、接続コネクタ８は、他の
機器や装置に取付けられた接続部（図示せず）に結合さ
れ、プリント配線板２に対して電源の供給と信号の授受
を行う。９はメモリ回路部３をバックアップする電池
で、ボタン型リチウム電池等を使用し、ケース１に収納
されている。電池９は、メモリ回路部３に対して接続コ
ネクタ８から電源が供給されない時に、バックアップ電
源を供給する。
次に、メモリLSIチップ６の積層状態について述べ
る。メモリLSIチップ６は他のメモリLSIチップ６′の上
に、それぞれの電極配列が同一となる方向に積層されて
いる。10,10′はメモリLSIチップ6,6′のそれぞれの電
極で、金属突起11,11′を介して導体リード12,12′の一
端部12a,12′ａが接続されている。13,13′はメモリLSI
チップ6,6′の別の電極で、それぞれ金属突起14,14′を
介して導体リード15,15′の一端部15a,15′ａが接合さ
れている。そして電極10,10′はメモリLSIチップ6,6′
の共通電極であるので、導体リード12′の他端部12′ｂ
の上に導体リード12の他端部12bを重ねて、プリント配
線板２の導体配線16に接合されている。しかし、電極1
3,13′はメモリLSIチップ6,6′の非共通電極であるの
で、導体リード15,15′はそれぞれ異なった位置に引出
されており、導体リードの他端部15b,15′ｂはプリント
配線板２の異なる導体配線17,18に接合され、互いに接
触しないようにしてある。
る。メモリLSIチップ６は他のメモリLSIチップ６′の上
に、それぞれの電極配列が同一となる方向に積層されて
いる。10,10′はメモリLSIチップ6,6′のそれぞれの電
極で、金属突起11,11′を介して導体リード12,12′の一
端部12a,12′ａが接続されている。13,13′はメモリLSI
チップ6,6′の別の電極で、それぞれ金属突起14,14′を
介して導体リード15,15′の一端部15a,15′ａが接合さ
れている。そして電極10,10′はメモリLSIチップ6,6′
の共通電極であるので、導体リード12′の他端部12′ｂ
の上に導体リード12の他端部12bを重ねて、プリント配
線板２の導体配線16に接合されている。しかし、電極1
3,13′はメモリLSIチップ6,6′の非共通電極であるの
で、導体リード15,15′はそれぞれ異なった位置に引出
されており、導体リードの他端部15b,15′ｂはプリント
配線板２の異なる導体配線17,18に接合され、互いに接
触しないようにしてある。
19は樹脂等で構成された絶縁材であり、電極10,10′,
13,13′を保護するとともに、メモリLSIチップ６の裏面
と導体リードの一端部12′a,15′ａが直接接触するのを
防ぐ役目をしている。
13,13′を保護するとともに、メモリLSIチップ６の裏面
と導体リードの一端部12′a,15′ａが直接接触するのを
防ぐ役目をしている。
以上のように本実施例によれば、メモリLSIチップ６
を複数個積層してプリント配線板２に搭載することによ
り、メモリLSIチップ６の占有面積を大巾に縮小するこ
とができ、一定面積のプリント配線板２に多数のメモリ
LSIチップ６を搭載できるので、大容量のICメモリカー
ドを実現できる。
を複数個積層してプリント配線板２に搭載することによ
り、メモリLSIチップ６の占有面積を大巾に縮小するこ
とができ、一定面積のプリント配線板２に多数のメモリ
LSIチップ６を搭載できるので、大容量のICメモリカー
ドを実現できる。
さらに積層したメモリLSIチップ6,6′の共通電極10,1
0′の導体リードの他端部12b,12′ｂを、重ね合わせて
プリント配線板２の導体配線16に接合しているので、配
線スペースが小さくなり、プリント配線板２のコストダ
ウンが図れるとともに、信号の伝達速度の速いICメモリ
カードを実現できる。
0′の導体リードの他端部12b,12′ｂを、重ね合わせて
プリント配線板２の導体配線16に接合しているので、配
線スペースが小さくなり、プリント配線板２のコストダ
ウンが図れるとともに、信号の伝達速度の速いICメモリ
カードを実現できる。
次に本発明の第２の実施例について図面を参照しなが
ら説明する。第５図は第２図の実施例におけるICメモリ
カードの部分断面図、第６図は同じくその部分斜視図で
ある。第５図及び第６図において、ケース１に収納され
たプリント配線板２には、同一種類のメモリLSIチップ
6,6′がその電極配列が同一になる方向に２層に積層さ
れている。メモリLSIチップ6,6′の電極10,10′には、
金属突起11,11′を介して導体リード12,12′の一端部12
a,12′ａが接合されている。導体リード12,12′は絶縁
フィルム20,20′の上に形成され、接着等の方法で支持
されている。13,13′（図示せず）はメモリLSIチップ6,
6′の別の電極で、それぞれ金属突起14,14′（図示せ
ず）を介して導体リード15,15′（図示せず）の一端部1
5a,15′ａ（図示せず）が接合されている。導体リード1
5,15′は絶縁フィルム20,20′上に形成・支持されてい
る。そして電極10,10′はメモリLSIチップ6,6′の共通
電極であるので、導体リード12′の他端部12′ｂの上に
導体リード12の他端部12bを重ねて、プリント配線板２
の導体配線16に接合されている。しかし、電極13,13′
はメモリLSIチップ6,6′の非共通電極であるので、導体
リード15,15′は絶縁フィルム20の上で２本に分岐さ
せ、導体リード15の他端部15bはプリント配線板２の導
体配線17に接合され、導体リード15の他端部15cは切断
されている。導体リード15′の他端部15′ｂは切断され
ており、15′ｃはプリント配線板２の導体配線18に接合
されている。このように非共通電極の導体リード15,1
5′の他端部はプリント配線板２の異なる導体配線17,18
に接合され、互いに接触しないようにしている。19は樹
脂等で構成された絶縁材である。21,21′は絶縁フィル
ム20,20′に設けた位置決め孔であり、22はプリント配
線板２に設けた位置決めの孔である。それぞれ各孔の位
置は対応しており、例えばピン等を通すことによって容
易に位置決めをし、導体リード12,12′の他端部12b,1
2′ｂを重ね合わせた時のずれを防止する。
ら説明する。第５図は第２図の実施例におけるICメモリ
カードの部分断面図、第６図は同じくその部分斜視図で
ある。第５図及び第６図において、ケース１に収納され
たプリント配線板２には、同一種類のメモリLSIチップ
6,6′がその電極配列が同一になる方向に２層に積層さ
れている。メモリLSIチップ6,6′の電極10,10′には、
金属突起11,11′を介して導体リード12,12′の一端部12
a,12′ａが接合されている。導体リード12,12′は絶縁
フィルム20,20′の上に形成され、接着等の方法で支持
されている。13,13′（図示せず）はメモリLSIチップ6,
6′の別の電極で、それぞれ金属突起14,14′（図示せ
ず）を介して導体リード15,15′（図示せず）の一端部1
5a,15′ａ（図示せず）が接合されている。導体リード1
5,15′は絶縁フィルム20,20′上に形成・支持されてい
る。そして電極10,10′はメモリLSIチップ6,6′の共通
電極であるので、導体リード12′の他端部12′ｂの上に
導体リード12の他端部12bを重ねて、プリント配線板２
の導体配線16に接合されている。しかし、電極13,13′
はメモリLSIチップ6,6′の非共通電極であるので、導体
リード15,15′は絶縁フィルム20の上で２本に分岐さ
せ、導体リード15の他端部15bはプリント配線板２の導
体配線17に接合され、導体リード15の他端部15cは切断
されている。導体リード15′の他端部15′ｂは切断され
ており、15′ｃはプリント配線板２の導体配線18に接合
されている。このように非共通電極の導体リード15,1
5′の他端部はプリント配線板２の異なる導体配線17,18
に接合され、互いに接触しないようにしている。19は樹
脂等で構成された絶縁材である。21,21′は絶縁フィル
ム20,20′に設けた位置決め孔であり、22はプリント配
線板２に設けた位置決めの孔である。それぞれ各孔の位
置は対応しており、例えばピン等を通すことによって容
易に位置決めをし、導体リード12,12′の他端部12b,1
2′ｂを重ね合わせた時のずれを防止する。
以上のように本実施例によれば、メモリLSIチップ6,
6′を２個積層してプリント配線板２に搭載することに
よって、メモリLSIチップ6,6′の占有面積を半減するこ
とができ、一定面積のプリント配線板２に多数のメモリ
LSIチップを実装できるので、大容量のICメモリカード
を実現できる。
6′を２個積層してプリント配線板２に搭載することに
よって、メモリLSIチップ6,6′の占有面積を半減するこ
とができ、一定面積のプリント配線板２に多数のメモリ
LSIチップを実装できるので、大容量のICメモリカード
を実現できる。
さらに積層したメモリLSIチップ6,6′の共通電極に接
合された導体リード12,12′の他端部12b,12′ｂを重ね
合わせてプリント配線板２の導体配線16に接合している
ので、配線スペースが小さくなり、プリント配線板２の
コストダウンが図れるとともに、信号伝達速度の速いIC
メモリカードが実現できる。
合された導体リード12,12′の他端部12b,12′ｂを重ね
合わせてプリント配線板２の導体配線16に接合している
ので、配線スペースが小さくなり、プリント配線板２の
コストダウンが図れるとともに、信号伝達速度の速いIC
メモリカードが実現できる。
また、絶縁フィルム20,20′の位置決め孔21,21′，プ
リント配線板２の位置決め孔22にピン等を通すことで精
度よく容易に積層が可能であり、導体リード12,12′の
他端部12b,12′ｂのずれによる短絡等を防止でき、組立
の容易な信頼性の高いICメモリカードを実現できる。
リント配線板２の位置決め孔22にピン等を通すことで精
度よく容易に積層が可能であり、導体リード12,12′の
他端部12b,12′ｂのずれによる短絡等を防止でき、組立
の容易な信頼性の高いICメモリカードを実現できる。
次に本発明の第３の実施例について図面を参照しなが
ら説明する。第７図は第３の実施例におけるICメモリカ
ードの部分断面図、第８図はその導体リードの他端部の
折り曲げ状態を示す断面図である。第７図および第８図
において、ケース１に収納されたプリント配線板２に
は、同一種類のメモリLSIチップ6,6′,6″がその電極配
列が同一になる方向に３層に積層されている。メモリLS
Iチップ６の電極10には、金属突起11を介して導体リー
ド12の一端部12aが接合されている。導体リード12は絶
縁フィルム20の上に形成・支持されている。前記の構成
は他のメモリLSIチップ６′,6″も同様である。導体リ
ード12,12′,12″の他端部12b,12′b,12″ｂは、絶縁フ
ィルムの端部20a,20′a,20″ａから第８図の折り曲げ高
さＨ、折り曲げ角度Ａが、それぞれ異なって成型されて
いる。そして電極10,10′,10″はメモリLSIチップ6,
6′,6″の共通電極であるので、導体リードの他端部12
b,12′b,12″ｂは積層順に重ね合わされて、プリント配
線板２の導体配線16に、はんだ付け等の方法で接合され
ている。積層されたメモリLSIチップ６と６′,6′,6″
の間の距離S,S′は、導体リード12b,12′b,12″ｂの折
り曲げ成型される形状によって適正な値（0.04mm以上0.
5mm）に保たれている。19はメモリLSIチップ６と６′,
6′と６″の間に挿入された絶縁材である。
ら説明する。第７図は第３の実施例におけるICメモリカ
ードの部分断面図、第８図はその導体リードの他端部の
折り曲げ状態を示す断面図である。第７図および第８図
において、ケース１に収納されたプリント配線板２に
は、同一種類のメモリLSIチップ6,6′,6″がその電極配
列が同一になる方向に３層に積層されている。メモリLS
Iチップ６の電極10には、金属突起11を介して導体リー
ド12の一端部12aが接合されている。導体リード12は絶
縁フィルム20の上に形成・支持されている。前記の構成
は他のメモリLSIチップ６′,6″も同様である。導体リ
ード12,12′,12″の他端部12b,12′b,12″ｂは、絶縁フ
ィルムの端部20a,20′a,20″ａから第８図の折り曲げ高
さＨ、折り曲げ角度Ａが、それぞれ異なって成型されて
いる。そして電極10,10′,10″はメモリLSIチップ6,
6′,6″の共通電極であるので、導体リードの他端部12
b,12′b,12″ｂは積層順に重ね合わされて、プリント配
線板２の導体配線16に、はんだ付け等の方法で接合され
ている。積層されたメモリLSIチップ６と６′,6′,6″
の間の距離S,S′は、導体リード12b,12′b,12″ｂの折
り曲げ成型される形状によって適正な値（0.04mm以上0.
5mm）に保たれている。19はメモリLSIチップ６と６′,
6′と６″の間に挿入された絶縁材である。
以上のように本実施例によれば、プリント配線板２に
メモリLSIチップ６等が複数個積層されるとともに、共
通電極10等に接続されている導体リードの他端部12b,1
2′b,12″ｂは積層順に重ね合わされて、プリント配線
板２の導体配線16に接合されている。従って一定面積の
プリント配線板２に多数のメモリLSIチップ６等を搭載
できるので、大容量のICメモリカードを実現でき、また
配線スペースが小さくなり、プリント配線板２のコスト
ダウンが図れるとともに、信号の伝達速度の速いICメモ
リカードを実現できる。さらに、導体リードの他端部12
b,12′b,12″ｂはそれぞれ異なった形状に折り曲げ成型
されることにより、メモリLSIチップ６と６′,6′と
６″の間の距離を適正な値に保ち、これらの間に絶縁材
11,11′を挿入してあるので、導体リードの一端部12aと
メモリLSIチップ６′との接触を防止できる等、信頼性
の高いICメモリカードを実現できる。
メモリLSIチップ６等が複数個積層されるとともに、共
通電極10等に接続されている導体リードの他端部12b,1
2′b,12″ｂは積層順に重ね合わされて、プリント配線
板２の導体配線16に接合されている。従って一定面積の
プリント配線板２に多数のメモリLSIチップ６等を搭載
できるので、大容量のICメモリカードを実現でき、また
配線スペースが小さくなり、プリント配線板２のコスト
ダウンが図れるとともに、信号の伝達速度の速いICメモ
リカードを実現できる。さらに、導体リードの他端部12
b,12′b,12″ｂはそれぞれ異なった形状に折り曲げ成型
されることにより、メモリLSIチップ６と６′,6′と
６″の間の距離を適正な値に保ち、これらの間に絶縁材
11,11′を挿入してあるので、導体リードの一端部12aと
メモリLSIチップ６′との接触を防止できる等、信頼性
の高いICメモリカードを実現できる。
発明の効果 本発明は、ICメモリカードにおいて導体リードの一端
部をメモリLSIチップの電極に接合し、プリント配線板
にメモリLSIチップをその電極配列が同一になる方向に
複数個積層するとともに、積層した各メモリLSIチップ
の共通電極の導体リードの他端部を、積層方向に重ね合
わせてプリント配線板の導体配線に接合し、また非共通
電極に接合された導体リードの他端部は、積層されたチ
ップの各階数ごとに、プリント配線板の対応するそれぞ
れ他とは異なった導体配線に接合した構成である。そし
て各導体リードは絶縁フィルム上に形成・支持され、導
体リードの他端部が絶縁フィルムの端部からチップの積
層階数ごとに異なった形状に折り曲げ成型されており、
また絶縁フィルムとプリント配線板には位置決め孔を設
けるとともに、積層したチップの間には絶縁材が挿入さ
れた構成である。従って、メモリLSIチップの占有面積
が大幅に縮小されるので、限られた面積のプリント配線
板に多数のメモリLSIチップを搭載して大容量化を実現
できるとともに、積層した各チップ間の共通電極の導体
リードどうしを直接接合しているので、配線スペースが
減少し、プリント配線板のコストダウンと信号伝達の高
速化を実現できる。
部をメモリLSIチップの電極に接合し、プリント配線板
にメモリLSIチップをその電極配列が同一になる方向に
複数個積層するとともに、積層した各メモリLSIチップ
の共通電極の導体リードの他端部を、積層方向に重ね合
わせてプリント配線板の導体配線に接合し、また非共通
電極に接合された導体リードの他端部は、積層されたチ
ップの各階数ごとに、プリント配線板の対応するそれぞ
れ他とは異なった導体配線に接合した構成である。そし
て各導体リードは絶縁フィルム上に形成・支持され、導
体リードの他端部が絶縁フィルムの端部からチップの積
層階数ごとに異なった形状に折り曲げ成型されており、
また絶縁フィルムとプリント配線板には位置決め孔を設
けるとともに、積層したチップの間には絶縁材が挿入さ
れた構成である。従って、メモリLSIチップの占有面積
が大幅に縮小されるので、限られた面積のプリント配線
板に多数のメモリLSIチップを搭載して大容量化を実現
できるとともに、積層した各チップ間の共通電極の導体
リードどうしを直接接合しているので、配線スペースが
減少し、プリント配線板のコストダウンと信号伝達の高
速化を実現できる。
さらに、絶縁フィルムの位置決め孔により積層組立が
容易となり、また導体リードの他端部が折り曲げ成型さ
れていることにより、積層した隣接する上下のメモリLS
Iチップ間の距離を適正に保ち、チップ間に絶縁材を挿
入して信頼性の高いICメモリカードを実現できるという
すぐれた効果を奏する。
容易となり、また導体リードの他端部が折り曲げ成型さ
れていることにより、積層した隣接する上下のメモリLS
Iチップ間の距離を適正に保ち、チップ間に絶縁材を挿
入して信頼性の高いICメモリカードを実現できるという
すぐれた効果を奏する。
第１図は本発明の一実施例におけるICメモリカードの一
部を切欠いた斜視図、第２図はその部分断面図、第３図
は同じく電気回路のブロック図、第４図はメモリLSIチ
ップの積層状態を示す斜視図であり、第５図は本発明の
第２の実施例におけるICメモリカードの部分断面図、第
６図は同じく部分斜視図であり、第７図は本発明の第３
の実施例におけるICメモリカードの部分断面図、第８図
はその導体リードの他端部の折り曲げ状態を示す斜視
図、第９図はこれまでのICメモリカードを示す断面図で
ある。 ２……プリント配線板、３……メモリ回路部、４……コ
ントロール回路部、５……外部インタフェイス回路部、
６……メモリLSIチップ、10……電極（共通）、13……
電極（非共通）、12,15……導体リード、12a,15a……導
体リードの一端部、12b,15b……導体リードの他端部、1
6,17,18……導体配線、19……絶縁材、20……絶縁フィ
ルム、20a……絶縁フィルムの端部、21,22……位置決め
孔。
部を切欠いた斜視図、第２図はその部分断面図、第３図
は同じく電気回路のブロック図、第４図はメモリLSIチ
ップの積層状態を示す斜視図であり、第５図は本発明の
第２の実施例におけるICメモリカードの部分断面図、第
６図は同じく部分斜視図であり、第７図は本発明の第３
の実施例におけるICメモリカードの部分断面図、第８図
はその導体リードの他端部の折り曲げ状態を示す斜視
図、第９図はこれまでのICメモリカードを示す断面図で
ある。 ２……プリント配線板、３……メモリ回路部、４……コ
ントロール回路部、５……外部インタフェイス回路部、
６……メモリLSIチップ、10……電極（共通）、13……
電極（非共通）、12,15……導体リード、12a,15a……導
体リードの一端部、12b,15b……導体リードの他端部、1
6,17,18……導体配線、19……絶縁材、20……絶縁フィ
ルム、20a……絶縁フィルムの端部、21,22……位置決め
孔。
フロントページの続き (72)発明者 畑田 賢造 大阪府門真市大字門真1006番地 松下電 器産業株式会社内 (56)参考文献 特開 昭61−297191（ＪＰ，Ａ) 特開 昭64−81348（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) B42D 15/10 521 G06K 19/077
Claims (2)
- 【請求項１】プリント配線板に、複数個のメモリLSIチ
ップと、絶縁フィルム上に形成・支持され一端部が前記
メモリLSIチップの電極と接合され、他端部が前記プリ
ント配線板の導体配線に接合される導体リードとを有す
るメモリ回路部、コントロール回路部および外部インタ
ーフェイス回路部を具備したICメモリカードであって、 前記絶縁フィルムは、複数個の位置決め孔を有し、且つ
この絶縁フィルムの位置決め孔と、この位置決め孔に対
応して前記プリント配線板上の少なくとも２個所の位置
に設けた位置決め孔とを同一線上に位置するようピンを
用いて配置し、 前記メモリLSIチップは、前記導体リードの他端部をそ
れぞれ異なった形状に折り曲げ成型し、前記メモリLSI
チップ間の間隔が0.04mm〜0.5mmにあり、前記積層した
メモリLSIチップ間に絶縁材を挿入した状態で、電極引
き出し方向を同一方向にして、前記プリント配線基板上
に複数個積層され、 前記積層された各メモリLSIの共通電極に接合された前
記導体リードの他端部を積層方向に重ね合わせて前記プ
リント配線板の導体配線を接合し、前記積層した各メモ
リLSIの非共通電極に接合された前記導体リードの他端
部は積層階数分に分岐させ、前記分岐させた各導体リー
ドは、積層される階数に応じて必要となる１本のみを残
し、他の分岐させた各導体リードは電気的に非導通状態
にして、前記プリント配線板の各階数ごとに対応するそ
れぞれ異なった導体配線に接合したことを特徴とするIC
メモリカード。 - 【請求項２】プリント配線板に、複数個のメモリLSIチ
ップと、絶縁フィルム上に形成・支持され一端部が前記
メモリLSIチップの電極と接合され、他端部が前記プリ
ント配線板の導体配線に接合される導体リードとを有す
るメモリ回路部、コントロール回路部および外部インタ
ーフェイス回路部を具備したICメモリカードであって、 前記絶縁フィルムは、複数個の位置決め孔を有し、且つ
この絶縁フィルムの位置決め孔と、この位置決め孔に対
応して前記プリント配線板上の少なくとも２個所の位置
に設けた位置決め孔とを同一線上に位置するようピンを
用いて配置し、 前記メモリLSIチップは、前記導体リードの他端部をそ
れぞれ異なった形状に折り曲げ成型し、前記メモリLSI
チップ間の間隔が0.04mm〜0.5mmにあり、前記積層した
メモリLSIチップ間に絶縁材を挿入した状態で、電極引
き出し方向を同一方向にして、前記プリント配線基板上
に複数個積層され、 前記積層された各メモリLSIの共通電極に接合された前
記導体リードの他端部を積層方向に重ね合わせて前記プ
リント配線板の導体配線に接合し、前記積層した各メモ
リLSIの非共通電極に接合された前記導体リードの他端
部は積層階数ごとに他とは異なった位置に引出し、前記
プリント配線板の各階数ごとに対応するそれぞれ異なっ
た導体配線に接合したことを特徴とするICメモリカー
ド。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1157831A JP2811759B2 (ja) | 1989-06-20 | 1989-06-20 | Ｉｃメモリカード |
| PCT/JP1989/000643 WO1990000117A1 (en) | 1988-06-29 | 1989-06-28 | Ic memory card |
| EP19890907813 EP0379592A4 (en) | 1988-06-29 | 1989-06-28 | Ic memory card |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1157831A JP2811759B2 (ja) | 1989-06-20 | 1989-06-20 | Ｉｃメモリカード |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0323998A JPH0323998A (ja) | 1991-01-31 |
| JP2811759B2 true JP2811759B2 (ja) | 1998-10-15 |
Family
ID=15658284
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1157831A Expired - Lifetime JP2811759B2 (ja) | 1988-06-29 | 1989-06-20 | Ｉｃメモリカード |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2811759B2 (ja) |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59138355A (ja) * | 1983-01-27 | 1984-08-08 | Sanyo Electric Co Ltd | 記憶装置の多層実装構造 |
| JPS6188382A (ja) * | 1984-10-03 | 1986-05-06 | Seiko Epson Corp | カ−ドの製造方法 |
| JPS63317394A (ja) * | 1987-06-22 | 1988-12-26 | 大日本印刷株式会社 | Ｉｃカ−ド用ｉｃモジュ−ル |
| JP2603636B2 (ja) * | 1987-06-24 | 1997-04-23 | 株式会社日立製作所 | 半導体装置 |
| JP2631665B2 (ja) * | 1987-09-24 | 1997-07-16 | 日立マクセル株式会社 | 積層半導体装置の製造方法 |
-
1989
- 1989-06-20 JP JP1157831A patent/JP2811759B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0323998A (ja) | 1991-01-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6157541A (en) | Stack arrangement for two semiconductor memory chips and printed board for accepting a plurality of such stack arrangements | |
| US7777348B2 (en) | Semiconductor device | |
| JP2582527B2 (ja) | 計算素子および製造方法 | |
| KR20150048531A (ko) | 적층 반도체 패키지 | |
| EP0379592A1 (en) | Ic memory card | |
| JP3832170B2 (ja) | マルチベアチップ実装体 | |
| JP2811759B2 (ja) | Ｉｃメモリカード | |
| JPH07147378A (ja) | 半導体モジュールおよびこれに使用されるｉｃパッケージ | |
| JP2682152B2 (ja) | Ｉｃメモリカード | |
| JP3146487B2 (ja) | Ｉｃメモリカード | |
| JP2811758B2 (ja) | Ｉｃメモリカード | |
| JP3151825B2 (ja) | Ｉｃメモリカード | |
| JP2811757B2 (ja) | Ｉｃメモリカード | |
| JP2737322B2 (ja) | メモリモジュール | |
| JP3070191B2 (ja) | Ｉｃメモリカード | |
| JPH05343602A (ja) | 高集積半導体装置及びそれを用いた半導体モジュール | |
| JP3064438B2 (ja) | Ｉｃメモリカード | |
| JPH081110Y2 (ja) | Ｉｃメモリーカード | |
| JPH077187Y2 (ja) | Ｉｃメモリカード | |
| JP3021691B2 (ja) | Ｉｃメモリカード | |
| JPH0323999A (ja) | Ｉｃメモリカード | |
| JP3030879B2 (ja) | Ｉｃメモリカード | |
| JPH02217296A (ja) | Ｉｃメモリカード | |
| JPH0323997A (ja) | Ｉｃメモリカード | |
| JPH04269598A (ja) | Ｉｃメモリカード |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070807 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080807 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080807 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090807 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term |