JP2682152B2 - Ｉｃメモリカード - Google Patents
ＩｃメモリカードInfo
- Publication number
- JP2682152B2 JP2682152B2 JP1181059A JP18105989A JP2682152B2 JP 2682152 B2 JP2682152 B2 JP 2682152B2 JP 1181059 A JP1181059 A JP 1181059A JP 18105989 A JP18105989 A JP 18105989A JP 2682152 B2 JP2682152 B2 JP 2682152B2
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- memory
- printed wiring
- wiring board
- memory lsi
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
Landscapes
- Credit Cards Or The Like (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、メモリLSIチップを多数個内蔵したICメモ
リカードに関するものである。
リカードに関するものである。
従来の技術 ICメモリカードは、RAM,ROM等のメモリLSIを内蔵した
提携型情報記憶装置として多方面で利用されている。近
年、その用途の拡大に伴ない記憶容量の大きい、すなわ
ち大容量のICメモリカードが要望されるようになってき
た。そのため、大容量のICメモリカードにおいては、多
数個のメモリLSIを一定面積のプリント配線板に高密度
に実装しなければならない。
提携型情報記憶装置として多方面で利用されている。近
年、その用途の拡大に伴ない記憶容量の大きい、すなわ
ち大容量のICメモリカードが要望されるようになってき
た。そのため、大容量のICメモリカードにおいては、多
数個のメモリLSIを一定面積のプリント配線板に高密度
に実装しなければならない。
ところで、メモリLSIの高密度な実装方法としては、
メモリLSIのベアチップの電極に、いわゆるフィルムキ
ャリア方式で導体リードを接合し、前記メモリLSIチッ
プをプリント配線板に平面的に並べて実装する方法が効
果的とされている。
メモリLSIのベアチップの電極に、いわゆるフィルムキ
ャリア方式で導体リードを接合し、前記メモリLSIチッ
プをプリント配線板に平面的に並べて実装する方法が効
果的とされている。
以下図面を参照しながらフィルムキャリア方式によ
り、多数のメモリLSIをプリント配線板に実装した従来
のICメモリカードの構造について説明する。
り、多数のメモリLSIをプリント配線板に実装した従来
のICメモリカードの構造について説明する。
第５図は従来のICメモリカードを示す断面図である。
第５図において、31はケースで、プリント配線板32を収
納している。プリント配線板32には導体配線33が形成さ
れている。34,34′はメモリLSIチップで、プリント配線
板32に平面的に配置されている。メモリLSIチップ34の
電極35には、フィルムキャリア方式により金属突起36を
介して導体リード37の一端部37aが接合されている。導
体リード37の他端部37bは、プリント配線板32の導体配
線33に接合されている。このようにベアチップを使用し
ているので、プリント配線板でのメモリLSIの占有面積
は比較的小さいものである。
第５図において、31はケースで、プリント配線板32を収
納している。プリント配線板32には導体配線33が形成さ
れている。34,34′はメモリLSIチップで、プリント配線
板32に平面的に配置されている。メモリLSIチップ34の
電極35には、フィルムキャリア方式により金属突起36を
介して導体リード37の一端部37aが接合されている。導
体リード37の他端部37bは、プリント配線板32の導体配
線33に接合されている。このようにベアチップを使用し
ているので、プリント配線板でのメモリLSIの占有面積
は比較的小さいものである。
発明が解決しようとする課題 しかしながら上記従来の構成では、メモリLSIチップ
がプリント配線板に平面的に配置されているので、メモ
リLSIチップの数が多くなると、その占有面積も拡大す
る。従って、一定面積を有するプリント配線板に対し、
実装できるメモリLSIチップの数には自ずと限界があっ
た。また、メモリLSIチップの数が増えると、メモリLSI
チップの電極に接合された導体リード間を電気的に接続
するプリント配線板の導体配線の距離が長くなり、従っ
て、配線スペースが増えるので、プリント配線板がコス
ト高になるとともに、信号の伝達速度も遅くなるという
課題を有していた。
がプリント配線板に平面的に配置されているので、メモ
リLSIチップの数が多くなると、その占有面積も拡大す
る。従って、一定面積を有するプリント配線板に対し、
実装できるメモリLSIチップの数には自ずと限界があっ
た。また、メモリLSIチップの数が増えると、メモリLSI
チップの電極に接合された導体リード間を電気的に接続
するプリント配線板の導体配線の距離が長くなり、従っ
て、配線スペースが増えるので、プリント配線板がコス
ト高になるとともに、信号の伝達速度も遅くなるという
課題を有していた。
本発明は上記従来の課題を解決するもので、メモリLS
Iの実装密度を飛躍的に高め、一定の面積を有するプリ
ント配線板に、多数のメモリLSIチップを搭載して大容
量化を実現するとともに、配線スペースを減少して信号
伝達の高速化をも実現できるICメモリカードを提供する
ことを目的とし、さらに導体リードの他端部の変形や位
置ずれを防止して、組立工程における導体配線と導体リ
ードの他端部との接合が容易となる、低コストのICメモ
リカードを実現することを目的としている。
Iの実装密度を飛躍的に高め、一定の面積を有するプリ
ント配線板に、多数のメモリLSIチップを搭載して大容
量化を実現するとともに、配線スペースを減少して信号
伝達の高速化をも実現できるICメモリカードを提供する
ことを目的とし、さらに導体リードの他端部の変形や位
置ずれを防止して、組立工程における導体配線と導体リ
ードの他端部との接合が容易となる、低コストのICメモ
リカードを実現することを目的としている。
課題を解決するための手段 この目的を達成するために本発明のICメモリカード
は、導体リードの一端部をメモリLSIチップの電極に接
合し、プリント配線板にメモリLSIチップをその電極配
列が同一になる方向に複数個積層するとともに、積層し
た各メモリLSIチップの共通電極に接続された導体リー
ドの他端部を、積層順に重ね合わせてプリント配線板の
導体配線に接合し、また、非共通電極に接続された導体
リードの他端部は、どの階数に積層されているかによっ
て各階数ごとに対応するそれぞれ他とは異なった導体配
線に接合された構成であり、さらに共通電極に接続され
ている導体リードの他端部が、各階数ごとにそれぞれ絶
縁フィルムに支持・連結されている構成を有している。
は、導体リードの一端部をメモリLSIチップの電極に接
合し、プリント配線板にメモリLSIチップをその電極配
列が同一になる方向に複数個積層するとともに、積層し
た各メモリLSIチップの共通電極に接続された導体リー
ドの他端部を、積層順に重ね合わせてプリント配線板の
導体配線に接合し、また、非共通電極に接続された導体
リードの他端部は、どの階数に積層されているかによっ
て各階数ごとに対応するそれぞれ他とは異なった導体配
線に接合された構成であり、さらに共通電極に接続され
ている導体リードの他端部が、各階数ごとにそれぞれ絶
縁フィルムに支持・連結されている構成を有している。
作用 この構成によって、メモリLSIチップの占有面積が大
幅に縮小されるので、限られた面積のプリント配線板に
多数のメモリLSIチップを搭載して大容量化を実現でき
るとともに、積層した各チップ間の共通電極の導体リー
ドどうしを直接接合しているので、配線スペースが減少
して信号伝達の高速化を実現でき、さらに共通電極に接
続している導体リードの他端部が絶縁フィルムで支持・
連結されていることにより、導体リードの他端部の変形
や位置ずれがなくなるので、組立工程における導体配線
と導体リードの他端部との接合が容易となり、低コスト
で信頼性の高いICメモリカードを実現できる。
幅に縮小されるので、限られた面積のプリント配線板に
多数のメモリLSIチップを搭載して大容量化を実現でき
るとともに、積層した各チップ間の共通電極の導体リー
ドどうしを直接接合しているので、配線スペースが減少
して信号伝達の高速化を実現でき、さらに共通電極に接
続している導体リードの他端部が絶縁フィルムで支持・
連結されていることにより、導体リードの他端部の変形
や位置ずれがなくなるので、組立工程における導体配線
と導体リードの他端部との接合が容易となり、低コスト
で信頼性の高いICメモリカードを実現できる。
実施例 以下本発明の一実施例について、図面を参照しながら
説明する。
説明する。
第１図は本発明の一実施例におけるICメモリカードの
一部を切欠いた斜視図、第２図は同じく部分断面図、第
３図は同じく電気回路のブロック図、第４図は同じく積
層状態を示す斜視図である。第１図から第４図におい
て、１はケースでプリント配線板２を収納している。プ
リント配線板２は、メモリ回路部3,コントロール回路部
4,外部インタフェイス回路部５で構成されている。メモ
リ回路部３は、複数のメモリLSIチップ６で構成され、
メモリLSIチップを２層に積層したものを多数組プリン
ト配線板２に搭載している。コントロール回路部４は、
デコーダIC7等で構成され、アドレス信号によるチップ
選択、電源切換えによるバックアップコントロール等を
行う。外部インタフェイス回路部５は、接続コネクタ８
等で構成され、接続コネクタ８は、他の機器や装置に取
付けられた接続部（図示せず）に結合され、プリント配
線板２に対して電源の供給と信号の授受を行なう。９は
メモリ回路部３をバックアップする電池で、ボタン型リ
チウム電池等を使用し、ケース１に収納されている。電
池９は、メモリ回路部３に対して接続コネクタ８から電
源が供給されない時に、バックアップ電源を供給する。
一部を切欠いた斜視図、第２図は同じく部分断面図、第
３図は同じく電気回路のブロック図、第４図は同じく積
層状態を示す斜視図である。第１図から第４図におい
て、１はケースでプリント配線板２を収納している。プ
リント配線板２は、メモリ回路部3,コントロール回路部
4,外部インタフェイス回路部５で構成されている。メモ
リ回路部３は、複数のメモリLSIチップ６で構成され、
メモリLSIチップを２層に積層したものを多数組プリン
ト配線板２に搭載している。コントロール回路部４は、
デコーダIC7等で構成され、アドレス信号によるチップ
選択、電源切換えによるバックアップコントロール等を
行う。外部インタフェイス回路部５は、接続コネクタ８
等で構成され、接続コネクタ８は、他の機器や装置に取
付けられた接続部（図示せず）に結合され、プリント配
線板２に対して電源の供給と信号の授受を行なう。９は
メモリ回路部３をバックアップする電池で、ボタン型リ
チウム電池等を使用し、ケース１に収納されている。電
池９は、メモリ回路部３に対して接続コネクタ８から電
源が供給されない時に、バックアップ電源を供給する。
次に、メモリLSIチップ６の積層状態について述べ
る。メモリLSIチップ６は他のメモリLSIチップ６′の上
に、それぞれ電極配列が同一になる方向に積層されてい
る。10はメモリLSIチップ６の電極で、金属突起11を介
して導体リード12の一端部12aが接続されている。13は
メモリLSIチップ６の別の電極で、金属突起14を介して
導体リード15の一端部15aが接合されている。前記の構
成はメモリLSIチップ６′も同様である。そして電極10,
10′はメモリLSIチップ6,6′の共通電極であるので、導
体リードの他端部12b,12′ｂは重ね合わせてプリント配
線板２の導体配線16にはんだ接合されている。しかし電
極13,13′はメモリLSIチップ6,6′の非共通電極なの
で、導体リード15,15′はそれぞれ異なった位置に引出
され、導体リードの他端部15b,15′ｂはプリント配線板
２のそれぞれ異なった導体配線17,18にはんだ接合さ
れ、互いに接触しないようにしてある。19,19′は樹脂
等で構成された絶縁材であり、電極10、導体リードの一
端部12a等を保護する役目をしている。
る。メモリLSIチップ６は他のメモリLSIチップ６′の上
に、それぞれ電極配列が同一になる方向に積層されてい
る。10はメモリLSIチップ６の電極で、金属突起11を介
して導体リード12の一端部12aが接続されている。13は
メモリLSIチップ６の別の電極で、金属突起14を介して
導体リード15の一端部15aが接合されている。前記の構
成はメモリLSIチップ６′も同様である。そして電極10,
10′はメモリLSIチップ6,6′の共通電極であるので、導
体リードの他端部12b,12′ｂは重ね合わせてプリント配
線板２の導体配線16にはんだ接合されている。しかし電
極13,13′はメモリLSIチップ6,6′の非共通電極なの
で、導体リード15,15′はそれぞれ異なった位置に引出
され、導体リードの他端部15b,15′ｂはプリント配線板
２のそれぞれ異なった導体配線17,18にはんだ接合さ
れ、互いに接触しないようにしてある。19,19′は樹脂
等で構成された絶縁材であり、電極10、導体リードの一
端部12a等を保護する役目をしている。
次に、メモリLSIチップ6,6′の共通電極10,10′等に
接続している導体リードの他端部12b,12′ｂ等の状態に
ついて述べる。20b,20′ｂはメモリLSIチップ6,6′の共
通電極に接続している導体リードの他端部で、導体配線
22に重ねてはんだ接合されている。21b,21′ｂもメモリ
LSIチップ6,6′の別の共通電極に接続している導体リー
ドの他端部で、導体配線23にはんだ接合されている。そ
して、導体リードの他端部12b,20b,21bは絶縁フィルム2
4に接着等の方法で支持され、互いに連結されている。
また、導体リードの他端部12′b,20′b,21′ｂも別の絶
縁フィルム24′に同様して支持・連結されている。従っ
て導体リードの他端部12b,20b,21bは、導体配線16等に
はんだ接合する時、変形や位置ずれにより互いに接触す
る恐れは全くない。導体リードの他端部12′b,20′b,2
1′ｂも同様である。
接続している導体リードの他端部12b,12′ｂ等の状態に
ついて述べる。20b,20′ｂはメモリLSIチップ6,6′の共
通電極に接続している導体リードの他端部で、導体配線
22に重ねてはんだ接合されている。21b,21′ｂもメモリ
LSIチップ6,6′の別の共通電極に接続している導体リー
ドの他端部で、導体配線23にはんだ接合されている。そ
して、導体リードの他端部12b,20b,21bは絶縁フィルム2
4に接着等の方法で支持され、互いに連結されている。
また、導体リードの他端部12′b,20′b,21′ｂも別の絶
縁フィルム24′に同様して支持・連結されている。従っ
て導体リードの他端部12b,20b,21bは、導体配線16等に
はんだ接合する時、変形や位置ずれにより互いに接触す
る恐れは全くない。導体リードの他端部12′b,20′b,2
1′ｂも同様である。
以上のように本実施例によれば、メモリLSIチップ６
を２個積層してプリント配線板２に搭載することによっ
て、メモリLSIチップ６の占有面積を大幅に縮小するこ
とができ、一定面積のプリント配線２に多数のメモリLS
Iチップ６を搭載できるので、大容量のICメモリカード
を実現でき、積層したメモリLSIチップ6,6′の共通電極
10,10′の導体リードの他端部12b,12′ｂを重ね合わせ
てプリント配線２の導体配線16に接合しているので、配
線スペースが小さくなり、信号の伝達速度の速いICメモ
リカードを実現でき、さらに導体リードの他端部12b等
が絶縁フィルム24に支持・連結されているので、導体配
線16等との組立工程におけるはんだ接合が容易となり、
低コストで信頼性の高いICメモリカードを実現できる。
を２個積層してプリント配線板２に搭載することによっ
て、メモリLSIチップ６の占有面積を大幅に縮小するこ
とができ、一定面積のプリント配線２に多数のメモリLS
Iチップ６を搭載できるので、大容量のICメモリカード
を実現でき、積層したメモリLSIチップ6,6′の共通電極
10,10′の導体リードの他端部12b,12′ｂを重ね合わせ
てプリント配線２の導体配線16に接合しているので、配
線スペースが小さくなり、信号の伝達速度の速いICメモ
リカードを実現でき、さらに導体リードの他端部12b等
が絶縁フィルム24に支持・連結されているので、導体配
線16等との組立工程におけるはんだ接合が容易となり、
低コストで信頼性の高いICメモリカードを実現できる。
発明の効果 本発明は、電極に導体リードの一端部が接合されたメ
モリLSIチップを、その電極配列が同一になる方向に複
数個積層するとともに、メモリLSIチップの共通電極の
導体リードの他端部を、積層方向に重ね合わせてプリン
ト配線板の導体配線に接合し、非共通電極の導体リード
の他端部をどの階数に積層されるかによって、各階数ご
とに対応するそれぞれ他とは異なった導体配線に接合
し、さらに共通電極に接続されている導体リードの他端
部が、各階数ごとにそれぞれ絶縁フィルムに支持・連結
されている構成である。
モリLSIチップを、その電極配列が同一になる方向に複
数個積層するとともに、メモリLSIチップの共通電極の
導体リードの他端部を、積層方向に重ね合わせてプリン
ト配線板の導体配線に接合し、非共通電極の導体リード
の他端部をどの階数に積層されるかによって、各階数ご
とに対応するそれぞれ他とは異なった導体配線に接合
し、さらに共通電極に接続されている導体リードの他端
部が、各階数ごとにそれぞれ絶縁フィルムに支持・連結
されている構成である。
従って本発明は一定面積のプリント配線板に多数のメ
モリLSIチップを搭載できるので、大容量のICメモリカ
ードを実現でき、また、プリント配線板における配線ス
ペースが小さくなるため、信号の伝達速度も速くなり、
高速で情報処理することができるICメモリカードを実現
でき、さらに組立工程における導体リードの他端部と導
体配線との接合が容易となり、低コストで信頼性の高い
ICメモリカードを実現できるという優れた効果を奏する
ものである。
モリLSIチップを搭載できるので、大容量のICメモリカ
ードを実現でき、また、プリント配線板における配線ス
ペースが小さくなるため、信号の伝達速度も速くなり、
高速で情報処理することができるICメモリカードを実現
でき、さらに組立工程における導体リードの他端部と導
体配線との接合が容易となり、低コストで信頼性の高い
ICメモリカードを実現できるという優れた効果を奏する
ものである。
第１図は本発明の一実施例におけるICメモリカードの一
部を切欠いた斜視図、第２図はその部分断面図、第３図
は同じく電気回路のブロック図、第４図は同じくその積
層状態を示す部分斜視図であり、第５図は従来のICメモ
リカードにおける部分断面図である。 ２……プリント配線板、６……メモリLSIチップ、10…
…電極（共通）、12……導体リード、12a……導体リー
ドの一端部、12b……導体リードの他端部、13……電極
（非共通）、15……導体リード、15a……導体リードの
一端部、15b……導体リードの他端部、16,17,18,22,23
……導体配線、20b,21b……導体リードの他端部、24…
…絶縁フィルム。
部を切欠いた斜視図、第２図はその部分断面図、第３図
は同じく電気回路のブロック図、第４図は同じくその積
層状態を示す部分斜視図であり、第５図は従来のICメモ
リカードにおける部分断面図である。 ２……プリント配線板、６……メモリLSIチップ、10…
…電極（共通）、12……導体リード、12a……導体リー
ドの一端部、12b……導体リードの他端部、13……電極
（非共通）、15……導体リード、15a……導体リードの
一端部、15b……導体リードの他端部、16,17,18,22,23
……導体配線、20b,21b……導体リードの他端部、24…
…絶縁フィルム。
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 25/18
Claims (1)
- 【請求項１】プリント配線板にメモリLSIチップが複数
個積層され、前記各メモリLSIチップの電極には導体リ
ードの一端部が接合され、前記メモリLSIチップの共通
電極に接合された前記導体リードの他端部は、重ね合わ
されて前記プリント配線板の導体配線に接合され、前記
メモリLSIチップの非共通電極に接合された前記導体リ
ードの他端部は、どの階数に積層されているかによって
各階数ごとに対応するそれぞれ他とは異なった前記導体
配線に接合された構成であって、前記共通電極に接続し
ている前記導体リードの他端部が、各階数ごとにそれぞ
れ絶縁フィルムによって支持・連結されていることを特
徴とするICメモリカード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1181059A JP2682152B2 (ja) | 1989-07-13 | 1989-07-13 | Ｉｃメモリカード |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1181059A JP2682152B2 (ja) | 1989-07-13 | 1989-07-13 | Ｉｃメモリカード |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0345399A JPH0345399A (ja) | 1991-02-26 |
| JP2682152B2 true JP2682152B2 (ja) | 1997-11-26 |
Family
ID=16094064
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1181059A Expired - Lifetime JP2682152B2 (ja) | 1989-07-13 | 1989-07-13 | Ｉｃメモリカード |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2682152B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3960645B2 (ja) * | 1996-12-27 | 2007-08-15 | ローム株式会社 | 回路チップ搭載カードおよび回路チップモジュール |
-
1989
- 1989-07-13 JP JP1181059A patent/JP2682152B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0345399A (ja) | 1991-02-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970007129B1 (ko) | 반도체 장치 및 그 제조방법 | |
| EP0631312B1 (en) | Single inline package for vertical mounting on a circuit board | |
| EP1327265B1 (en) | Electronic module having canopy-type carriers | |
| EP0304263A2 (en) | Semiconductor chip assembly | |
| US5151771A (en) | High lead count circuit board for connecting electronic components to an external circuit | |
| EP0379592A1 (en) | Ic memory card | |
| JPH07147378A (ja) | 半導体モジュールおよびこれに使用されるｉｃパッケージ | |
| JP2682152B2 (ja) | Ｉｃメモリカード | |
| JP2910731B2 (ja) | 半導体装置 | |
| JP3146487B2 (ja) | Ｉｃメモリカード | |
| JP3151825B2 (ja) | Ｉｃメモリカード | |
| JP2811759B2 (ja) | Ｉｃメモリカード | |
| JP2811758B2 (ja) | Ｉｃメモリカード | |
| JP3064438B2 (ja) | Ｉｃメモリカード | |
| JPH061095A (ja) | メモリカード | |
| JP3070191B2 (ja) | Ｉｃメモリカード | |
| JP3021691B2 (ja) | Ｉｃメモリカード | |
| JP3030879B2 (ja) | Ｉｃメモリカード | |
| JPH05343602A (ja) | 高集積半導体装置及びそれを用いた半導体モジュール | |
| JP2811757B2 (ja) | Ｉｃメモリカード | |
| JPH081110Y2 (ja) | Ｉｃメモリーカード | |
| JP2000294725A (ja) | 半導体装置 | |
| JPH077187Y2 (ja) | Ｉｃメモリカード | |
| JPS5854646A (ja) | 混成集積回路装置 | |
| JPH06350025A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070808 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080808 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080808 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090808 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term |