JP2811758B2 - Ｉｃメモリカード - Google Patents
ＩｃメモリカードInfo
- Publication number
- JP2811758B2 JP2811758B2 JP1157829A JP15782989A JP2811758B2 JP 2811758 B2 JP2811758 B2 JP 2811758B2 JP 1157829 A JP1157829 A JP 1157829A JP 15782989 A JP15782989 A JP 15782989A JP 2811758 B2 JP2811758 B2 JP 2811758B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- printed wiring
- memory
- conductor
- memory lsi
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/701—Tape-automated bond [TAB] connectors
Landscapes
- Credit Cards Or The Like (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、メモリLSIチップを多数個内蔵したICメモ
リカードに関するものである。
リカードに関するものである。
従来の技術 ICメモリカードは、RAM,ROM等のメモリLSIを内蔵した
携帯型情報記憶装置として多方面で利用されている。近
年、その用途の拡大に伴ない記憶容量の大きい、すなわ
ち大容量のICメモリカードが要望されるようになってき
た。そのため、大容量のICメモリカードにおいては、多
数個のメモリLSIを一定面積のプリント配線板に高密度
に実装しなければならない。
携帯型情報記憶装置として多方面で利用されている。近
年、その用途の拡大に伴ない記憶容量の大きい、すなわ
ち大容量のICメモリカードが要望されるようになってき
た。そのため、大容量のICメモリカードにおいては、多
数個のメモリLSIを一定面積のプリント配線板に高密度
に実装しなければならない。
ところで、メモリLSIの高密度な実装方法としては、
メモリLSIのベアチップの電極に、いわゆるフイルムキ
ャリア方式で導体リードを接合し、前記メモリLSIチッ
プをプリント配線板に平面的に並べて実装する方法が効
果的とされている。
メモリLSIのベアチップの電極に、いわゆるフイルムキ
ャリア方式で導体リードを接合し、前記メモリLSIチッ
プをプリント配線板に平面的に並べて実装する方法が効
果的とされている。
以下に従来のICメモリカードについて説明する。
第５図は従来のICメモリカードを示す部分断面図であ
る。第５図において、31はケースで、プリント配線32を
収納している。プリント配線板32には導体配線33が形成
されている。34,34′はメモリLSIチップで、プリント配
線板32上に平面的に配置されている。メモリLSIチップ3
4の電極35には、フイルムキャリア方式により、金属突
起36を介して導体リード37の一端部37aが接合されてい
る。また導体リード37の他端部37bは、プリント配線板3
2の導体配線33に接合されている。
る。第５図において、31はケースで、プリント配線32を
収納している。プリント配線板32には導体配線33が形成
されている。34,34′はメモリLSIチップで、プリント配
線板32上に平面的に配置されている。メモリLSIチップ3
4の電極35には、フイルムキャリア方式により、金属突
起36を介して導体リード37の一端部37aが接合されてい
る。また導体リード37の他端部37bは、プリント配線板3
2の導体配線33に接合されている。
以上のようにベアチップ34,34′をプリント配線板32
に実装しているので、プリント配線板でのメモリLSIの
占有面積は、比較的小さいものである。
に実装しているので、プリント配線板でのメモリLSIの
占有面積は、比較的小さいものである。
発明が解決しようとする課題 しかしながら上記従来の構成では、メモリLSIチップ
がプリント配線板に平面的に配置されているので、メモ
リLSIチップの数が多くなると、その占有面積も拡大す
る。従って、一定面積を有するプリント配線板に対し、
実装できるメモリLSIチップの数には自ずと限界があっ
た。また、メモリLSIチップの数が増えると、メモリLSI
チップの電極に接合された導体リード間を電気的に接続
するプリント配線板の導体配線の距離が長くなり、従っ
て、配線スペースが増えるので、プリント配線板がコス
ト高になるとともに、信号の伝達速度も遅くなるという
課題を有していた。
がプリント配線板に平面的に配置されているので、メモ
リLSIチップの数が多くなると、その占有面積も拡大す
る。従って、一定面積を有するプリント配線板に対し、
実装できるメモリLSIチップの数には自ずと限界があっ
た。また、メモリLSIチップの数が増えると、メモリLSI
チップの電極に接合された導体リード間を電気的に接続
するプリント配線板の導体配線の距離が長くなり、従っ
て、配線スペースが増えるので、プリント配線板がコス
ト高になるとともに、信号の伝達速度も遅くなるという
課題を有していた。
本発明は上記従来の課題を解決するもので、メモリLS
Iの実装密度を飛躍的に高め、一定の面積を有するプリ
ント配線板に、多数のメモリLSIチップを搭載して大容
量化を実現するとともに、配線スペースを減少してプリ
ント配線板のコストダウンを図り、信号伝達の高速化を
も実現できるICメモリカードを提供することを目的とし
ている。
Iの実装密度を飛躍的に高め、一定の面積を有するプリ
ント配線板に、多数のメモリLSIチップを搭載して大容
量化を実現するとともに、配線スペースを減少してプリ
ント配線板のコストダウンを図り、信号伝達の高速化を
も実現できるICメモリカードを提供することを目的とし
ている。
課題を解決するための手段 この目的を達成するために本発明のICメモリカード
は、プリント配線板と、前記プリント配線板に実装され
る複数個のメモリLSIチップと、絶縁フイルム上に形成
・支持され、一端部が前記メモリLSIチップの電極と接
合され、他端部が前記プリント配線板の導体配線に接合
される導体リードとを有し、前記絶縁フイルムには複数
個の位置決め孔を設け、前記絶縁フイルムの位置決め孔
に対応する前記プリント配線板上の少なくとも２個所の
位置には位置決め孔を設け、前記プリント配線板に前記
メモリLSIチップをその電極引出し方向が同一となる方
向に複数個積層するとともに、積層した各メモリLSIチ
ップの共通電極に接合された前記導体リードの他端部を
積層方向に重ね合わせて前記プリント配線板の導体配線
に接合する構成を有している。
は、プリント配線板と、前記プリント配線板に実装され
る複数個のメモリLSIチップと、絶縁フイルム上に形成
・支持され、一端部が前記メモリLSIチップの電極と接
合され、他端部が前記プリント配線板の導体配線に接合
される導体リードとを有し、前記絶縁フイルムには複数
個の位置決め孔を設け、前記絶縁フイルムの位置決め孔
に対応する前記プリント配線板上の少なくとも２個所の
位置には位置決め孔を設け、前記プリント配線板に前記
メモリLSIチップをその電極引出し方向が同一となる方
向に複数個積層するとともに、積層した各メモリLSIチ
ップの共通電極に接合された前記導体リードの他端部を
積層方向に重ね合わせて前記プリント配線板の導体配線
に接合する構成を有している。
作用 この構成によって、メモリLSIチップの占有面積が大
幅に縮小されるので、限られた面積のプリント配線板に
多数のメモリLSIチップを実装して大容量化を実現でき
るとともに、積層した各チップ間の共通電極の導体リー
ドどうしを直接接合しているので、配線スペースが減少
し、プリント配線板のコストダウンと信号伝達の高速化
を実現できる。
幅に縮小されるので、限られた面積のプリント配線板に
多数のメモリLSIチップを実装して大容量化を実現でき
るとともに、積層した各チップ間の共通電極の導体リー
ドどうしを直接接合しているので、配線スペースが減少
し、プリント配線板のコストダウンと信号伝達の高速化
を実現できる。
実施例 以下本発明の一実施例について、図面を参照しながら
説明する。
説明する。
第１図は本発明の一実施例におけるICメモリカードの
一部を切欠いた斜視図であり、第２図は同じく部分断面
図であり、第３図は同じく電気回路のブロック図であ
り、第４図は積層状態を示す部分斜視図である。
一部を切欠いた斜視図であり、第２図は同じく部分断面
図であり、第３図は同じく電気回路のブロック図であ
り、第４図は積層状態を示す部分斜視図である。
第１図から第４図において、１はケースでプリント配
線板２を収納している。プリント配線板２は、メモリ回
路部３、コントロール回路部４、外部インターフェイス
回路部５で構成されている。メモリ回路部３は、複数の
メモリLSIチップ６で構成され、メモリLSIチップを２層
に積層したものを多数組プリント配線板２に搭載してい
る。コントロール回路部４は、デコーダIC等で構成さ
れ、アドレス信号によるチップ選択・電源切換えによる
バックアップコントロール等を行う。外部インターフェ
イス回路部５は、接続コネクタ８等で構成され、接続コ
ネクタ８は、他の機器や装置に取付けられた接続部（図
示せず）に結合され、プリント配線板２に対して電源の
供給と信号の授受とを行う。９はメモリ回路部３をバッ
クアップする電池で、ボタン型リチウム電池等を使用
し、ケース１に収納されている。電池９は、メモリ回路
部３に対して接続コネクタ８から電源が供給されない時
に、バックアップ電源を供給する。
線板２を収納している。プリント配線板２は、メモリ回
路部３、コントロール回路部４、外部インターフェイス
回路部５で構成されている。メモリ回路部３は、複数の
メモリLSIチップ６で構成され、メモリLSIチップを２層
に積層したものを多数組プリント配線板２に搭載してい
る。コントロール回路部４は、デコーダIC等で構成さ
れ、アドレス信号によるチップ選択・電源切換えによる
バックアップコントロール等を行う。外部インターフェ
イス回路部５は、接続コネクタ８等で構成され、接続コ
ネクタ８は、他の機器や装置に取付けられた接続部（図
示せず）に結合され、プリント配線板２に対して電源の
供給と信号の授受とを行う。９はメモリ回路部３をバッ
クアップする電池で、ボタン型リチウム電池等を使用
し、ケース１に収納されている。電池９は、メモリ回路
部３に対して接続コネクタ８から電源が供給されない時
に、バックアップ電源を供給する。
次に、メモリLSIチップ６の積層状態について述べ
る。メモリLSIチップ６は他のメモリLSIチップ６′の上
に、それぞれの電極引出し配列が同一となる方向に積層
されている。10,10′はメモリLSIチップ6,6′のそれぞ
れの電極で、金属突起11,11′を介して、絶縁フィルム2
0,20′上に形成・支持された導体リード12,12′の一端
部12a,12′ａが接続されている。そして電極10,10′は
メモリLSIチップ6,6′の共通電極であるので、導体リー
ド12′の他端部12′ｂの上に導体リード12の他端部12b
を重ねて、プリント配線板２の導体配線16に接合されて
いる。19,19′は樹脂等で構成された絶縁材であり、メ
モリLSIチップ6,6′の電極10,10′を保護するととも
に、チップエッジと導体リードの一端部12a,12′ａが直
接接触するのを防ぎ、また、メモリLSIチップ６の裏面
と導体リードの一端12′ａが直接接触するのを防止す
る。21,21′は絶縁フィルム20,20′に設けた位置決め孔
であり、22はプリント配線板２に設けた位置決め孔であ
り、それぞれ各孔の位置は対応しており、例えばピン等
を通すことによって容易に位置決めをし、導体リード1
2,12′の他端部12b,12′ｂを重ね合わせた時のずれを防
止する。
る。メモリLSIチップ６は他のメモリLSIチップ６′の上
に、それぞれの電極引出し配列が同一となる方向に積層
されている。10,10′はメモリLSIチップ6,6′のそれぞ
れの電極で、金属突起11,11′を介して、絶縁フィルム2
0,20′上に形成・支持された導体リード12,12′の一端
部12a,12′ａが接続されている。そして電極10,10′は
メモリLSIチップ6,6′の共通電極であるので、導体リー
ド12′の他端部12′ｂの上に導体リード12の他端部12b
を重ねて、プリント配線板２の導体配線16に接合されて
いる。19,19′は樹脂等で構成された絶縁材であり、メ
モリLSIチップ6,6′の電極10,10′を保護するととも
に、チップエッジと導体リードの一端部12a,12′ａが直
接接触するのを防ぎ、また、メモリLSIチップ６の裏面
と導体リードの一端12′ａが直接接触するのを防止す
る。21,21′は絶縁フィルム20,20′に設けた位置決め孔
であり、22はプリント配線板２に設けた位置決め孔であ
り、それぞれ各孔の位置は対応しており、例えばピン等
を通すことによって容易に位置決めをし、導体リード1
2,12′の他端部12b,12′ｂを重ね合わせた時のずれを防
止する。
以上のように本実施例によれば、メモリLSIチップ6,
6′を２個積層してプリント配線板２に搭載することに
よって、メモリLSIチップ6,6′の占有面積を半減するこ
とができ、一定面積のプリント配線板２に多数のメモリ
LSIチップを実装できるので、大容量のICメモリカード
を実現できる。
6′を２個積層してプリント配線板２に搭載することに
よって、メモリLSIチップ6,6′の占有面積を半減するこ
とができ、一定面積のプリント配線板２に多数のメモリ
LSIチップを実装できるので、大容量のICメモリカード
を実現できる。
さらに積層したメモリLSIチップ6,6′の共通電極に接
合された導体リード12,12′の他端部12b,12′ｂを重ね
合わせてプリント配線板２の導体配線16に接合している
ので、配線スペースが小さくなり、プリント配線板２の
コストダウンが図れるとともに、信号伝達速度の速いIC
メモリカードが実現できる。
合された導体リード12,12′の他端部12b,12′ｂを重ね
合わせてプリント配線板２の導体配線16に接合している
ので、配線スペースが小さくなり、プリント配線板２の
コストダウンが図れるとともに、信号伝達速度の速いIC
メモリカードが実現できる。
また、絶縁フィルム20,20′の位置決め孔21,21′、こ
れに対応したプリント配線板２の位置決め孔22にピン等
を通して精度よく容易に積層が可能であり、容易に積層
階数の増加が可能となり、導体リード12,12′の他端部1
2b,12′ｂのずれによる短絡等を防止でき、組立ての容
易な信頼性の高いICメモリカードを実現できる。
れに対応したプリント配線板２の位置決め孔22にピン等
を通して精度よく容易に積層が可能であり、容易に積層
階数の増加が可能となり、導体リード12,12′の他端部1
2b,12′ｂのずれによる短絡等を防止でき、組立ての容
易な信頼性の高いICメモリカードを実現できる。
発明の効果 以上のとおり本発明は、プリント配線板と、前記プリ
ント配線板に実装される複数個のメモリLSIチップと、
絶縁フィルム上で形成・支持され、一端部が前記メモリ
LSIチップの電極と接合され、他端部が前記プリント配
線板の導体配線に接合される導体リードを有し、前記絶
縁フィルムに複数の位置決め孔を設け、前記絶縁フィル
ムの位置決め穴に対応する前記プリント配線板上の少な
くとも２個所の位置に位置決め穴を設け、前記プリント
配線板に前記メモリLSIチップをその電極が同一になる
方向に複数個積層するとともに、積層した各メモリLSI
チップの共通電極に接合された前記導体リードの他端部
を積層方向に重ね合わせて前記プリント配線板の導体配
線に接合することにより、一定面積のプリント配線板
に、多数のメモリLSIチップの実装できるので、大容量
のICメモリカードを実現できる。また、プリント配線板
における配線がスペースが小さくなるため、プリント配
線板のコストダウンを図れるとともに、信号の伝達速度
も速くなり、高速で情報処理することができるICメモリ
カードを実現できる。さらに、容易にメモリLSIチップ
を精度よく積層し、位置ずれによる短絡等のない組立容
易な信頼性の高い優れたICメモリカードを実現できるも
のである。
ント配線板に実装される複数個のメモリLSIチップと、
絶縁フィルム上で形成・支持され、一端部が前記メモリ
LSIチップの電極と接合され、他端部が前記プリント配
線板の導体配線に接合される導体リードを有し、前記絶
縁フィルムに複数の位置決め孔を設け、前記絶縁フィル
ムの位置決め穴に対応する前記プリント配線板上の少な
くとも２個所の位置に位置決め穴を設け、前記プリント
配線板に前記メモリLSIチップをその電極が同一になる
方向に複数個積層するとともに、積層した各メモリLSI
チップの共通電極に接合された前記導体リードの他端部
を積層方向に重ね合わせて前記プリント配線板の導体配
線に接合することにより、一定面積のプリント配線板
に、多数のメモリLSIチップの実装できるので、大容量
のICメモリカードを実現できる。また、プリント配線板
における配線がスペースが小さくなるため、プリント配
線板のコストダウンを図れるとともに、信号の伝達速度
も速くなり、高速で情報処理することができるICメモリ
カードを実現できる。さらに、容易にメモリLSIチップ
を精度よく積層し、位置ずれによる短絡等のない組立容
易な信頼性の高い優れたICメモリカードを実現できるも
のである。
第１図は本発明の一実施例におけるICメモリカードの一
部を切り欠いた斜視図、第２図はその部分断面図、第３
図は同じく電気回路のプロック図、第４図は同じく積層
状態の一部を示す斜視図、第５図は従来のICメモリカー
ドにおける部分断面図である。 ２……プリント配線板、６……メモリLSIチップ、10…
…電極、12……導体リード、12a……導体リードの一端
部、12b……導体リードの他端部、16……導体配線、20
……絶縁フィルム、21……位置決め孔、22……位置決め
孔。
部を切り欠いた斜視図、第２図はその部分断面図、第３
図は同じく電気回路のプロック図、第４図は同じく積層
状態の一部を示す斜視図、第５図は従来のICメモリカー
ドにおける部分断面図である。 ２……プリント配線板、６……メモリLSIチップ、10…
…電極、12……導体リード、12a……導体リードの一端
部、12b……導体リードの他端部、16……導体配線、20
……絶縁フィルム、21……位置決め孔、22……位置決め
孔。
フロントページの続き (72)発明者 畑田 賢造 大阪府門真市大字門真1006番地 松下電 器産業株式会社内 (56)参考文献 特開 昭61−297191（ＪＰ，Ａ) 特開 昭64−81348（ＪＰ，Ａ) 特開 昭61−88382（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) B42D 15/10 521 G06K 19/077
Claims (1)
- 【請求項１】プリント配線板と、前記プリント配線板に
実装される複数個のメモリLSIチップと、絶縁フィルム
上に形成・支持され、一端部が前記メモリLSIチップの
電極と接合され、他端部が前記プリント配線板の導体配
線に接合される導体リードとを有するICメモリカードで
あって、 前記絶縁フィルムには複数個の位置決め孔が設けられ、
前記絶縁フィルムの位置決め孔に対応する前記プリント
配線板上の少なくとも２個所の位置には位置決め孔が設
けられており、 前記絶縁フィルムの位置決め孔の中心と前記プリント配
線板上の位置決め孔とが同一線上にあり、前記メモリLS
Iチップをその電極引出し方向が同一方向となるよう前
記プリント配線板にピンを挿入して複数個積層するとと
もに、積層した各メモリLSIチップの共通電極に接合さ
れた前記導体リードの他端部を積層方向に重ね合わせて
前記プリント配線板の導体配線に接合したことを特徴と
するICメモリカード。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1157829A JP2811758B2 (ja) | 1989-06-20 | 1989-06-20 | Ｉｃメモリカード |
| PCT/JP1989/000643 WO1990000117A1 (en) | 1988-06-29 | 1989-06-28 | Ic memory card |
| EP19890907813 EP0379592A4 (en) | 1988-06-29 | 1989-06-28 | Ic memory card |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1157829A JP2811758B2 (ja) | 1989-06-20 | 1989-06-20 | Ｉｃメモリカード |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0323996A JPH0323996A (ja) | 1991-01-31 |
| JP2811758B2 true JP2811758B2 (ja) | 1998-10-15 |
Family
ID=15658235
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1157829A Expired - Lifetime JP2811758B2 (ja) | 1988-06-29 | 1989-06-20 | Ｉｃメモリカード |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2811758B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007057812A (ja) * | 2005-08-24 | 2007-03-08 | Lecip Corp | 装飾看板及び装飾看板におけるトランス |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6188382A (ja) * | 1984-10-03 | 1986-05-06 | Seiko Epson Corp | カ−ドの製造方法 |
| JPS63317394A (ja) * | 1987-06-22 | 1988-12-26 | 大日本印刷株式会社 | Ｉｃカ−ド用ｉｃモジュ−ル |
| JP2603636B2 (ja) * | 1987-06-24 | 1997-04-23 | 株式会社日立製作所 | 半導体装置 |
-
1989
- 1989-06-20 JP JP1157829A patent/JP2811758B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0323996A (ja) | 1991-01-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7768795B2 (en) | Electronic circuit device, electronic device using the same, and method for manufacturing the same | |
| EP0379592A1 (en) | Ic memory card | |
| JP2000299542A (ja) | 積層型回路基板およびその製造方法 | |
| JP2811758B2 (ja) | Ｉｃメモリカード | |
| JP2682152B2 (ja) | Ｉｃメモリカード | |
| JP3151825B2 (ja) | Ｉｃメモリカード | |
| JP2811759B2 (ja) | Ｉｃメモリカード | |
| JPH05343602A (ja) | 高集積半導体装置及びそれを用いた半導体モジュール | |
| JP3146487B2 (ja) | Ｉｃメモリカード | |
| JP3021691B2 (ja) | Ｉｃメモリカード | |
| JP3070191B2 (ja) | Ｉｃメモリカード | |
| JP3064438B2 (ja) | Ｉｃメモリカード | |
| JPH081110Y2 (ja) | Ｉｃメモリーカード | |
| JP2811757B2 (ja) | Ｉｃメモリカード | |
| JP2910731B2 (ja) | 半導体装置 | |
| JP3030879B2 (ja) | Ｉｃメモリカード | |
| JP2000294725A (ja) | 半導体装置 | |
| JPH077187Y2 (ja) | Ｉｃメモリカード | |
| JPH02217296A (ja) | Ｉｃメモリカード | |
| EP0212020B1 (en) | Data processing card system and method of forming same | |
| JPH04163988A (ja) | 電池内装型プリント配線板 | |
| JPH0323999A (ja) | Ｉｃメモリカード | |
| EP1110175B1 (en) | Integrated circuit with electrical contact | |
| JPH04269598A (ja) | Ｉｃメモリカード | |
| JPH0323997A (ja) | Ｉｃメモリカード |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070807 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080807 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080807 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090807 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term |