JP2811757B2 - Ｉｃメモリカード - Google Patents
ＩｃメモリカードInfo
- Publication number
- JP2811757B2 JP2811757B2 JP1157828A JP15782889A JP2811757B2 JP 2811757 B2 JP2811757 B2 JP 2811757B2 JP 1157828 A JP1157828 A JP 1157828A JP 15782889 A JP15782889 A JP 15782889A JP 2811757 B2 JP2811757 B2 JP 2811757B2
- Authority
- JP
- Japan
- Prior art keywords
- memory
- wiring board
- printed wiring
- chips
- memory lsi
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004020 conductor Substances 0.000 claims description 17
- 239000011810 insulating material Substances 0.000 claims description 9
- 238000000034 method Methods 0.000 description 7
- 230000008054 signal transmission Effects 0.000 description 5
- 238000005452 bending Methods 0.000 description 4
- 238000009413 insulation Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- WHXSMMKQMYFTQS-UHFFFAOYSA-N Lithium Chemical compound [Li] WHXSMMKQMYFTQS-UHFFFAOYSA-N 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 229910052744 lithium Inorganic materials 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
Landscapes
- Credit Cards Or The Like (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、メモリLSIチップを多数個内蔵したICメモ
リカードに関する。
リカードに関する。
従来の技術 ICメモリカードは、RAM,ROM等のメモリLSIを内蔵した
携帯型情報記憶装置として多方面で利用されている。近
年その用途の拡大に伴ない記憶容量の大きい、すなわち
大容量のICメモリカードが要望されるようになってき
た。そして、大容量のICメモリカードにおいては、多数
個のメモリLSIを、一定面積のプリント配線板に高密度
に実装しなければならない。
携帯型情報記憶装置として多方面で利用されている。近
年その用途の拡大に伴ない記憶容量の大きい、すなわち
大容量のICメモリカードが要望されるようになってき
た。そして、大容量のICメモリカードにおいては、多数
個のメモリLSIを、一定面積のプリント配線板に高密度
に実装しなければならない。
ところで、メモリLSIの高密度な実装方法としては、
メモリLSIのベアチップの電極に、いわゆるフィルムキ
ャリア方式で導体リードを接合し、前記メモリLSIチッ
プをプリント配線板に平面的に並べて実装する方法が効
果的とされていた。
メモリLSIのベアチップの電極に、いわゆるフィルムキ
ャリア方式で導体リードを接合し、前記メモリLSIチッ
プをプリント配線板に平面的に並べて実装する方法が効
果的とされていた。
以下図面を参照しながらフィルムキャリア方式によ
り、多数のメモリLSIをプリント配線板に実装した従来
のICメモリカードの構造について説明する。
り、多数のメモリLSIをプリント配線板に実装した従来
のICメモリカードの構造について説明する。
第６図は従来のICメモリカードを示す断面図である。
第６図において、31はケースで、プリント配線板32を収
納している。プリント配線板32には導体配線33が形成さ
れている。34,34′はメモリLSIチップで、プリント配線
板32に平面的に配置されている。メモリLSIチップ34の
電極35には、フィルムキャリア方式により金属突起36を
介して導体リード37の一端部37aが接合されている。導
体リード37の他端部37bは、プリント配線板32の導体配
線33に接合されている。このようにベアチップを使用し
ているので、プリント配線板でのメモリLSIの占有面積
は比較的小さいものである。
第６図において、31はケースで、プリント配線板32を収
納している。プリント配線板32には導体配線33が形成さ
れている。34,34′はメモリLSIチップで、プリント配線
板32に平面的に配置されている。メモリLSIチップ34の
電極35には、フィルムキャリア方式により金属突起36を
介して導体リード37の一端部37aが接合されている。導
体リード37の他端部37bは、プリント配線板32の導体配
線33に接合されている。このようにベアチップを使用し
ているので、プリント配線板でのメモリLSIの占有面積
は比較的小さいものである。
発明が解決しようとする課題 しかしながら、上記従来の構成では、メモリLSIチッ
プがプリント配線板に平面的に配置されているので、メ
モリLSIチップの数が多くなると、その占有面積も拡大
する。従って一定の面積を有するプリント配線板に対
し、実装できるメモリLSIチップの数には自ずと限界が
あった。また、メモリLSIチップの数が増えると、メモ
リLSIチップの電極に接合された半導体リード間を接続
する、プリント配線板の導体配線の距離が長くなり、従
って配線スペースが増えるので、プリント配線板がコス
ト高になるとともに、信号の伝達速度も遅くなるという
課題があった。
プがプリント配線板に平面的に配置されているので、メ
モリLSIチップの数が多くなると、その占有面積も拡大
する。従って一定の面積を有するプリント配線板に対
し、実装できるメモリLSIチップの数には自ずと限界が
あった。また、メモリLSIチップの数が増えると、メモ
リLSIチップの電極に接合された半導体リード間を接続
する、プリント配線板の導体配線の距離が長くなり、従
って配線スペースが増えるので、プリント配線板がコス
ト高になるとともに、信号の伝達速度も遅くなるという
課題があった。
本発明は、上記従来の課題を解決するもので、一定の
面積を有するプリント配線板に、多数のメモリLSIチッ
プを搭載して大容量化を実現し、また配線スペースを減
少して、プリント配線板のコストダウンを図り、信号伝
達の高速化をも実現できるICメモリカードを提供すると
ともに、積層したメモリLSIチップ間の絶縁性を確保
し、信頼性を高めることを目的としている。
面積を有するプリント配線板に、多数のメモリLSIチッ
プを搭載して大容量化を実現し、また配線スペースを減
少して、プリント配線板のコストダウンを図り、信号伝
達の高速化をも実現できるICメモリカードを提供すると
ともに、積層したメモリLSIチップ間の絶縁性を確保
し、信頼性を高めることを目的としている。
課題を解決するための手段 この目的を達成するために本発明のICメモリカード
は、電極にフィルムキャリア方式によってインナーリー
ドが接合されたメモリLSIチップが、プリント配線板に
複数個積層され、チップの共通電極に接続しているアウ
タリードが積層順に重ね合わされて、プリント配線板の
導体配線に接合された構成である。そして、アウタリー
ドは、絶縁フィルムの端部からチップの積層段ごとに、
異なった形状に折り曲げ成型されており、また積層され
た隣接する上下のメモリLSIチップ間の距離を、0.04mm
以上0.5mm以下とし、このチップ間に絶縁材を挿入した
構成である。
は、電極にフィルムキャリア方式によってインナーリー
ドが接合されたメモリLSIチップが、プリント配線板に
複数個積層され、チップの共通電極に接続しているアウ
タリードが積層順に重ね合わされて、プリント配線板の
導体配線に接合された構成である。そして、アウタリー
ドは、絶縁フィルムの端部からチップの積層段ごとに、
異なった形状に折り曲げ成型されており、また積層され
た隣接する上下のメモリLSIチップ間の距離を、0.04mm
以上0.5mm以下とし、このチップ間に絶縁材を挿入した
構成である。
作用 この構成によって、メモリLSIチップの占有面積が大
巾に縮小されるので、限られた面積のプリント配線板に
多数のメモリLSIチップを搭載できるとともに、積層し
た各チップ間の共通電極のアウタリード同志を直接接合
しているので、配線スペースが減少し、プリント配線板
のコストダウンと信号伝達の高速化を実現できる。さら
に、積層した隣接する上下のメモリLSIチップ間の距離
を適正な値に保ち、チップ間に絶縁材を挿入することに
より、チップと他チップの電極に接合されたインナリー
ドとの接触を防止できる等、信頼性の高いICメモリカー
ドを実現できる。
巾に縮小されるので、限られた面積のプリント配線板に
多数のメモリLSIチップを搭載できるとともに、積層し
た各チップ間の共通電極のアウタリード同志を直接接合
しているので、配線スペースが減少し、プリント配線板
のコストダウンと信号伝達の高速化を実現できる。さら
に、積層した隣接する上下のメモリLSIチップ間の距離
を適正な値に保ち、チップ間に絶縁材を挿入することに
より、チップと他チップの電極に接合されたインナリー
ドとの接触を防止できる等、信頼性の高いICメモリカー
ドを実現できる。
実施例 以下本発明の一実施例について、図面を参照しながら
説明する。
説明する。
第１図は本発明の一実施例におけるICメモリカードの
一部を切欠いた斜視図であり、第２図はその部分断面
図、第３図は同じく部分平面図、第４図は同じくアウタ
リードの折り曲げ状態の断面図であり、第５図は同じく
電気回路のブロック図である。第１図から第５図におい
て、１はケースでプリント配線板２を収納している。プ
リント配線板２は、メモリ回路部３、コントロール回路
部４、外部インタフェイス回路部５で構成されている。
メモリ回路部３は、複数のメモリLSIチップ６で構成さ
れ、同一種類のRAMチップを３層に積層したものを多数
組プリント配線板２に搭載している。コントロール回路
部４は、デコーダIC7等で構成され、メモリ回路部３を
制御している。外部インタフェイス回路部５は、接続コ
ネクタ８等で構成される。接続コネクタは８は他の機器
や装置に取付けられた接続部（図示せず）に結合され、
プリント配線板２に対して電源の供給と信号の授受を行
なう役目をする。９はメモリ回路部３をバックアップす
る電池で、ボタン型リチウム電池等を使用し、ケース１
に収納されている。電池９はメモリ回路部３に対して接
続コネクタ８から電源が供給されない時に、バックアッ
プ電源を供給する。
一部を切欠いた斜視図であり、第２図はその部分断面
図、第３図は同じく部分平面図、第４図は同じくアウタ
リードの折り曲げ状態の断面図であり、第５図は同じく
電気回路のブロック図である。第１図から第５図におい
て、１はケースでプリント配線板２を収納している。プ
リント配線板２は、メモリ回路部３、コントロール回路
部４、外部インタフェイス回路部５で構成されている。
メモリ回路部３は、複数のメモリLSIチップ６で構成さ
れ、同一種類のRAMチップを３層に積層したものを多数
組プリント配線板２に搭載している。コントロール回路
部４は、デコーダIC7等で構成され、メモリ回路部３を
制御している。外部インタフェイス回路部５は、接続コ
ネクタ８等で構成される。接続コネクタは８は他の機器
や装置に取付けられた接続部（図示せず）に結合され、
プリント配線板２に対して電源の供給と信号の授受を行
なう役目をする。９はメモリ回路部３をバックアップす
る電池で、ボタン型リチウム電池等を使用し、ケース１
に収納されている。電池９はメモリ回路部３に対して接
続コネクタ８から電源が供給されない時に、バックアッ
プ電源を供給する。
次に、メモリLSIチップ６の積層状態について述べ
る。メモリLSIチップ６は、他のメモリLSIチップ６′,
6″の上に積層されている。メモリLSIチップ６の電極10
には、金属突起11を介して導体リード12のインナリード
12aが接合されている。導体リード12は絶縁フィルム13
に接着等の方法で支持され、アウタリード12bがプリン
ト配線板２へ接合されている。絶縁フィルム13はメモリ
LSIチップ６の他の導体リード14,15等を連結して支持し
ているので、導体リード12,14,15等の変形による隣同志
の接触を防ぐ役目をする。前記の構成は他のメモリLSI
チップ６′,6″も同様である。アウタリード12b,12′b,
12″ｂは絶縁フィルムの端部13a,13′a,13″ａから、第
４図の折り曲げ高さＨ、折り曲げ角度Ａがそれぞれ異な
って成型されている。そして電極10,10′,10″はメモリ
LSIチップ6,6′,6″の共通電極であるので、アウタリー
ド12b,12′b,12″ｂは積層順に重ね合わされてプリント
配線板２の導体配線16に、はんだ付け等の方法で接合さ
れている。17,17′は絶縁材である。絶縁材17は、メモ
リLSIチップ６と６′の間に介在し、１種類もしくは２
種類以上の樹脂で構成され、電極10,金属突起11,インナ
リード12aを保護するとともに、インナリード12aとメモ
リLSIチップ６′との接触を防止する役目をしている。
絶縁材17′も同様である。
る。メモリLSIチップ６は、他のメモリLSIチップ６′,
6″の上に積層されている。メモリLSIチップ６の電極10
には、金属突起11を介して導体リード12のインナリード
12aが接合されている。導体リード12は絶縁フィルム13
に接着等の方法で支持され、アウタリード12bがプリン
ト配線板２へ接合されている。絶縁フィルム13はメモリ
LSIチップ６の他の導体リード14,15等を連結して支持し
ているので、導体リード12,14,15等の変形による隣同志
の接触を防ぐ役目をする。前記の構成は他のメモリLSI
チップ６′,6″も同様である。アウタリード12b,12′b,
12″ｂは絶縁フィルムの端部13a,13′a,13″ａから、第
４図の折り曲げ高さＨ、折り曲げ角度Ａがそれぞれ異な
って成型されている。そして電極10,10′,10″はメモリ
LSIチップ6,6′,6″の共通電極であるので、アウタリー
ド12b,12′b,12″ｂは積層順に重ね合わされてプリント
配線板２の導体配線16に、はんだ付け等の方法で接合さ
れている。17,17′は絶縁材である。絶縁材17は、メモ
リLSIチップ６と６′の間に介在し、１種類もしくは２
種類以上の樹脂で構成され、電極10,金属突起11,インナ
リード12aを保護するとともに、インナリード12aとメモ
リLSIチップ６′との接触を防止する役目をしている。
絶縁材17′も同様である。
次に、積層された隣接する上下のメモリLSIチップ６
と６′,6′と６″の間の距離S,S′（第２図参照）は、
アウタリード12b,12′b,12″ｂの折り曲げ成型される形
状によってほぼ決定される。このチップ間の距離18,1
8′は、0.04mm以上0.5mm以下が良い。この理由をメモリ
LSIチップ６と６′の間の距離Ｓについて説明する。IC
メモリカードとして厚さを薄くする必要がある等の場合
には、チップ間の距離Ｓは小さい方がよいが、インナリ
ード12aとメモリLSIチップ６′とが接触する恐れがあ
る。インナリード12aの厚さは通常0.02mm〜0.03mmくら
いあるので、インナリード12aの変形などを考慮する
と、チップ間の距離Ｓは0.04mm以上が良い。また、前記
したようなインナリード12aとメモリLSIチップ６′との
接触を防ぐためには、チップ間の距離Ｓは広いほど良い
が、ICメモリカードとしての厚さが増大し、アウタリー
ド12bが長くなって折り曲げ成型が困難となる。従って
0.5mm以下が良い。メモリLSIチップ６′と６″の距離Ｓ
も同様である。
と６′,6′と６″の間の距離S,S′（第２図参照）は、
アウタリード12b,12′b,12″ｂの折り曲げ成型される形
状によってほぼ決定される。このチップ間の距離18,1
8′は、0.04mm以上0.5mm以下が良い。この理由をメモリ
LSIチップ６と６′の間の距離Ｓについて説明する。IC
メモリカードとして厚さを薄くする必要がある等の場合
には、チップ間の距離Ｓは小さい方がよいが、インナリ
ード12aとメモリLSIチップ６′とが接触する恐れがあ
る。インナリード12aの厚さは通常0.02mm〜0.03mmくら
いあるので、インナリード12aの変形などを考慮する
と、チップ間の距離Ｓは0.04mm以上が良い。また、前記
したようなインナリード12aとメモリLSIチップ６′との
接触を防ぐためには、チップ間の距離Ｓは広いほど良い
が、ICメモリカードとしての厚さが増大し、アウタリー
ド12bが長くなって折り曲げ成型が困難となる。従って
0.5mm以下が良い。メモリLSIチップ６′と６″の距離Ｓ
も同様である。
以上のように本実施例によれば、プリント配線板２に
メモリLSIチップ６等が複数個積層されるとともに、共
通電極10等に接続されているアウタリード12b,12′b,1
2″ｂは積層順に重ね合わされて、プリント配線板２の
導体配線16に接合されている。従って一定面積のプリン
ト配線板２に多数のメモリLSIチップ６等を搭載できる
ので、大容量のICメモリカードを実現でき、また配線ス
ペースが小さくなり、プリント配線板２のコストダウン
が図れるとともに、信号の伝達速度の速いICメモリカー
ドを実現できる。さらに、アウタリード12b,12′b,12″
ｂはそれぞれ異なった形状に折り曲げ成型されることに
より、メモリLSIチップ６と６′,6′と６″の間の距離
を適正な値に保ち、これらの間に絶縁材17,17′を挿入
してあるので、インナリード12aとメモリLSIチップ６′
との接触を防止できる等、信頼性の高いICメモリカード
を実現できる。
メモリLSIチップ６等が複数個積層されるとともに、共
通電極10等に接続されているアウタリード12b,12′b,1
2″ｂは積層順に重ね合わされて、プリント配線板２の
導体配線16に接合されている。従って一定面積のプリン
ト配線板２に多数のメモリLSIチップ６等を搭載できる
ので、大容量のICメモリカードを実現でき、また配線ス
ペースが小さくなり、プリント配線板２のコストダウン
が図れるとともに、信号の伝達速度の速いICメモリカー
ドを実現できる。さらに、アウタリード12b,12′b,12″
ｂはそれぞれ異なった形状に折り曲げ成型されることに
より、メモリLSIチップ６と６′,6′と６″の間の距離
を適正な値に保ち、これらの間に絶縁材17,17′を挿入
してあるので、インナリード12aとメモリLSIチップ６′
との接触を防止できる等、信頼性の高いICメモリカード
を実現できる。
発明の効果 本発明は、電極にインナリードが接合されたメモリLS
Iチップが、プリント配線板に複数個積層され、チップ
の共通電極に接続されているアウタリードが、積層順に
重ね合わされてプリント配線板の導体配線に接合される
とともに、アウタリードを絶縁フィルムの端部から、メ
モリLSIチップの積層段ごとに異なった形状に折り曲げ
成型されており、また積層された隣接する上下のメモリ
LSIチップ間の距離を、0.04mm以上0.5mm以下とし、チッ
プ間に絶縁材を挿入した構成である。従って、一定面積
のプリント配線板に多数のメモリLSIチップを搭載で
き、大容量のICメモリカードを実現できる。また、配線
スペースが小さくなるため、プリント配線板のコストダ
ウンが図れるとともに、信号の伝達速度も速くなり、高
速の情報処理ができるICメモリカードを実現できる。さ
らに、メモリLSIチップと他のメモリLSIチップの電極に
接合されたインナリードとの接続を防止できる等、積層
した隣接する上下のメモリLSIチップ間の絶縁性が確保
でき、信頼性の高いICメモリカードを実現できるという
優れた効果を奏する。
Iチップが、プリント配線板に複数個積層され、チップ
の共通電極に接続されているアウタリードが、積層順に
重ね合わされてプリント配線板の導体配線に接合される
とともに、アウタリードを絶縁フィルムの端部から、メ
モリLSIチップの積層段ごとに異なった形状に折り曲げ
成型されており、また積層された隣接する上下のメモリ
LSIチップ間の距離を、0.04mm以上0.5mm以下とし、チッ
プ間に絶縁材を挿入した構成である。従って、一定面積
のプリント配線板に多数のメモリLSIチップを搭載で
き、大容量のICメモリカードを実現できる。また、配線
スペースが小さくなるため、プリント配線板のコストダ
ウンが図れるとともに、信号の伝達速度も速くなり、高
速の情報処理ができるICメモリカードを実現できる。さ
らに、メモリLSIチップと他のメモリLSIチップの電極に
接合されたインナリードとの接続を防止できる等、積層
した隣接する上下のメモリLSIチップ間の絶縁性が確保
でき、信頼性の高いICメモリカードを実現できるという
優れた効果を奏する。
第１図は本発明の一実施例におけるICメモリカードの一
部を切欠いた斜視図、第２図はその部分断面部、第３図
は同じく部分平面部、第４図は同じくアウタリードの折
り曲げ状態の断面図、第５図は同じく電気回路のブロッ
ク図、第６図は従来のICメモリカードの断面図である。 ２……プリント配線板、６……メモリLSIチップ、10…
…電極、12……導体リード、12a……インナリード、12b
……アウタリード、13……絶縁フィルム、13a……絶縁
フィルムの端部、16……導体配線、17……絶縁材。
部を切欠いた斜視図、第２図はその部分断面部、第３図
は同じく部分平面部、第４図は同じくアウタリードの折
り曲げ状態の断面図、第５図は同じく電気回路のブロッ
ク図、第６図は従来のICメモリカードの断面図である。 ２……プリント配線板、６……メモリLSIチップ、10…
…電極、12……導体リード、12a……インナリード、12b
……アウタリード、13……絶縁フィルム、13a……絶縁
フィルムの端部、16……導体配線、17……絶縁材。
フロントページの続き (72)発明者 畑田 賢造 大阪府門真市大字門真1006番地 松下電 器産業株式会社内 (56)参考文献 特開 昭61−297191（ＪＰ，Ａ) 特開 昭64−81348（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) B42D 15/10 521 G06K 19/077
Claims (1)
- 【請求項１】プリント配線板と、このプリント配線板に
複数個積層されるメモリLSIチップと、絶縁フィルム上
に形成され、前記メモリLSIチップの電極に接合される
インナリード、及び前記プリント配線板の導体配線に接
合されるアウタリードとから成る導体リードとを有し、
前記メモリLSIチップの共通電極に接続されているアウ
タリードが、積層順に重ね合わされて前記プリント配線
板の導体配線に接合された構成であって、前記アウタリ
ードが前記絶縁フィルムの端部から、前記メモリLSIチ
ップの積層段ごとに異なった形状に折り曲げ成型されて
おり、さらに、隣接する上下に位置する前記メモリLSI
チップ間の距離を0.04mm以上0.5mm以下とし、前記メモ
リLSIチップの間に絶縁材を挿入したことを特徴とするI
Cメモリカード。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1157828A JP2811757B2 (ja) | 1989-06-20 | 1989-06-20 | Ｉｃメモリカード |
| PCT/JP1989/000643 WO1990000117A1 (en) | 1988-06-29 | 1989-06-28 | Ic memory card |
| EP19890907813 EP0379592A4 (en) | 1988-06-29 | 1989-06-28 | Ic memory card |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1157828A JP2811757B2 (ja) | 1989-06-20 | 1989-06-20 | Ｉｃメモリカード |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0323995A JPH0323995A (ja) | 1991-01-31 |
| JP2811757B2 true JP2811757B2 (ja) | 1998-10-15 |
Family
ID=15658210
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1157828A Expired - Lifetime JP2811757B2 (ja) | 1988-06-29 | 1989-06-20 | Ｉｃメモリカード |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2811757B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0581850A (ja) * | 1991-07-19 | 1993-04-02 | Mitsubishi Electric Corp | メモリｉｃ及びメモリ装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59138355A (ja) * | 1983-01-27 | 1984-08-08 | Sanyo Electric Co Ltd | 記憶装置の多層実装構造 |
| JPS63317394A (ja) * | 1987-06-22 | 1988-12-26 | 大日本印刷株式会社 | Ｉｃカ−ド用ｉｃモジュ−ル |
| JP2631665B2 (ja) * | 1987-09-24 | 1997-07-16 | 日立マクセル株式会社 | 積層半導体装置の製造方法 |
-
1989
- 1989-06-20 JP JP1157828A patent/JP2811757B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0323995A (ja) | 1991-01-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5804874A (en) | Stacked chip package device employing a plurality of lead on chip type semiconductor chips | |
| US6169325B1 (en) | Semiconductor device | |
| US6487078B2 (en) | Electronic module having a three dimensional array of carrier-mounted integrated circuit packages | |
| JP5193837B2 (ja) | 半導体メモリカード | |
| US20010023980A1 (en) | Stacked semiconductor device and semiconductor system | |
| US20040159955A1 (en) | Semiconductor chip module | |
| JPH05109975A (ja) | 樹脂封止型半導体装置 | |
| EP0379592A1 (en) | Ic memory card | |
| JP2811757B2 (ja) | Ｉｃメモリカード | |
| JP2737322B2 (ja) | メモリモジュール | |
| JP2811759B2 (ja) | Ｉｃメモリカード | |
| JP2682152B2 (ja) | Ｉｃメモリカード | |
| JPH05343602A (ja) | 高集積半導体装置及びそれを用いた半導体モジュール | |
| JP2811758B2 (ja) | Ｉｃメモリカード | |
| JPH081110Y2 (ja) | Ｉｃメモリーカード | |
| JP3146487B2 (ja) | Ｉｃメモリカード | |
| JP3151825B2 (ja) | Ｉｃメモリカード | |
| JP3021691B2 (ja) | Ｉｃメモリカード | |
| JP3070191B2 (ja) | Ｉｃメモリカード | |
| JP3064438B2 (ja) | Ｉｃメモリカード | |
| JPH077187Y2 (ja) | Ｉｃメモリカード | |
| JPS637983A (ja) | カ−ド型電子回路ユニツト | |
| JP3030879B2 (ja) | Ｉｃメモリカード | |
| JPH02217296A (ja) | Ｉｃメモリカード | |
| JP2796119B2 (ja) | 半導体デバイスおよびメモリモジュールデバイス |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070807 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080807 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080807 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090807 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term |