JP3151825B2 - Ｉｃメモリカード - Google Patents
ＩｃメモリカードInfo
- Publication number
- JP3151825B2 JP3151825B2 JP28915190A JP28915190A JP3151825B2 JP 3151825 B2 JP3151825 B2 JP 3151825B2 JP 28915190 A JP28915190 A JP 28915190A JP 28915190 A JP28915190 A JP 28915190A JP 3151825 B2 JP3151825 B2 JP 3151825B2
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- wiring board
- printed wiring
- memory
- memory lsi
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Credit Cards Or The Like (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、メモリLSIチップを多数個内蔵したICメモ
リカードに関する。
リカードに関する。
従来の技術 ICメモリカードは、RAM,ROMなどのメモリLSIを内蔵し
た携帯型情報記憶装置として多方面で利用されている。
近年その用途の拡大に伴い、記憶容量の大きい、すなわ
ち大容量のICメモリカードが要望されるようになってき
た。このような大容量のICメモリカードにおいては、多
数個のメモリLSIを一定面積のプリント配線板に高密度
に実装しなければならない。
た携帯型情報記憶装置として多方面で利用されている。
近年その用途の拡大に伴い、記憶容量の大きい、すなわ
ち大容量のICメモリカードが要望されるようになってき
た。このような大容量のICメモリカードにおいては、多
数個のメモリLSIを一定面積のプリント配線板に高密度
に実装しなければならない。
ところで、メモリLSIの高密度な実装方法としては、
メモリLSIのベアチップの電極に、いわゆるフィルムキ
ャリア方式で導体リードを接合し、前記メモリLSIチッ
プをプリント配線板に平面的に並べて実装する方法が効
果的とされている。以下図面を参照しながら、フィルム
キャリア方式により多数のメモリLSIをプリント配線板
に実装した、従来のICメモリカードの構造について説明
する。
メモリLSIのベアチップの電極に、いわゆるフィルムキ
ャリア方式で導体リードを接合し、前記メモリLSIチッ
プをプリント配線板に平面的に並べて実装する方法が効
果的とされている。以下図面を参照しながら、フィルム
キャリア方式により多数のメモリLSIをプリント配線板
に実装した、従来のICメモリカードの構造について説明
する。
第５図は従来のICメモリカードを示す断面図である。
第５図において、31はケースでプリント配線板32を収納
している。プリント配線板32には導体配線33が形成され
ている。34,34′はメモリLSIチップで、プリント配線板
32に平面的に配置されている。メモリLSIチップ34の電
極35には、フィルムキャリア方式により金属突起36を介
して、導体リード37の一端部37aが接合されている。導
体リード37の他端部37bは、プリント配線板32の導体配
線33に接合されている。このようにベアチップを使用し
ているので、プリント配線板でのメモリLSIチップの占
有面積は比較的小さいものである。
第５図において、31はケースでプリント配線板32を収納
している。プリント配線板32には導体配線33が形成され
ている。34,34′はメモリLSIチップで、プリント配線板
32に平面的に配置されている。メモリLSIチップ34の電
極35には、フィルムキャリア方式により金属突起36を介
して、導体リード37の一端部37aが接合されている。導
体リード37の他端部37bは、プリント配線板32の導体配
線33に接合されている。このようにベアチップを使用し
ているので、プリント配線板でのメモリLSIチップの占
有面積は比較的小さいものである。
発明が解決しようとする課題 しかしながら上記従来の構成では、メモリLSIチップ
がプリント配線板に平面的に配置されているので、メモ
リLSIチップの数が多くなるとその占有面積も拡大す
る。従って一定面積を有するプリント配線板に対し、実
装できるメモリLSIチップの数には自ずと限界があっ
た。またメモリLSIチップの数が増えると、メモリLSIチ
ップの電極に接合された導体リード間を、電気的に接続
するプリント配線板の導体配線の距離が長くなって、配
線スペースが増えるので、プリント配線板がコスト高に
なると共に、信号の伝達速度も遅くなるという課題を有
していた。
がプリント配線板に平面的に配置されているので、メモ
リLSIチップの数が多くなるとその占有面積も拡大す
る。従って一定面積を有するプリント配線板に対し、実
装できるメモリLSIチップの数には自ずと限界があっ
た。またメモリLSIチップの数が増えると、メモリLSIチ
ップの電極に接合された導体リード間を、電気的に接続
するプリント配線板の導体配線の距離が長くなって、配
線スペースが増えるので、プリント配線板がコスト高に
なると共に、信号の伝達速度も遅くなるという課題を有
していた。
本発明は上記従来の課題を解決するもので、メモリLS
Iの実装密度を飛躍的に高め、一定の面積を有するプリ
ント配線板に多数のメモリLSIチップを搭載して大容量
化を実現し、また配線スペースを減少して信号伝達の高
速化を実現するICメモリカードを提供することを目的と
する。さらに、導体リードの変形や位置ずれを防止して
組立て工程を容易にすると共に、どの積層段においても
同一形状のフィルムキャリアを使用することにより、低
コストのICメモリカードを実現することを目的としてい
る。
Iの実装密度を飛躍的に高め、一定の面積を有するプリ
ント配線板に多数のメモリLSIチップを搭載して大容量
化を実現し、また配線スペースを減少して信号伝達の高
速化を実現するICメモリカードを提供することを目的と
する。さらに、導体リードの変形や位置ずれを防止して
組立て工程を容易にすると共に、どの積層段においても
同一形状のフィルムキャリアを使用することにより、低
コストのICメモリカードを実現することを目的としてい
る。
課題を解決するための手段 この目的を達成するための本発明のICメモリカード
は、フィルムキャリア方式によってメモリLSIチップの
電極に導体リードの一端部を接合すると共に、導体リー
ドの中間部および他端部の二箇所を絶縁フィルムで連結
し、前記メモリLSIチップをプリント配線板に複数個積
層し、共通電極に接続した導体リードを重ね合わせて導
体配線に接合した構成であって、プリント配線板の導体
配線に積層段ごとに異なった長さで接合し、どの積層段
とも、導体リードの中間部から他端部の間の長さを同一
にした構成である。
は、フィルムキャリア方式によってメモリLSIチップの
電極に導体リードの一端部を接合すると共に、導体リー
ドの中間部および他端部の二箇所を絶縁フィルムで連結
し、前記メモリLSIチップをプリント配線板に複数個積
層し、共通電極に接続した導体リードを重ね合わせて導
体配線に接合した構成であって、プリント配線板の導体
配線に積層段ごとに異なった長さで接合し、どの積層段
とも、導体リードの中間部から他端部の間の長さを同一
にした構成である。
作用 この構成によって、メモリLSIチップの占有面積が大
幅に縮小されるので、限られた面積のプリント配線板に
多数のメモリLSIチップを搭載して大容量化を実現で
き、また、積層した各チップ間の共通電極の導体リード
を直接接合しているので、配線スペースが減少して信号
伝達の高速化を実現でき、さらに、導体リードの変形や
位置ずれを少なくすると共に、どの積層段も同一形状の
フィルムキャリアを使用することにより、組立て容易で
低コストのICメモリカードを実現できる。
幅に縮小されるので、限られた面積のプリント配線板に
多数のメモリLSIチップを搭載して大容量化を実現で
き、また、積層した各チップ間の共通電極の導体リード
を直接接合しているので、配線スペースが減少して信号
伝達の高速化を実現でき、さらに、導体リードの変形や
位置ずれを少なくすると共に、どの積層段も同一形状の
フィルムキャリアを使用することにより、組立て容易で
低コストのICメモリカードを実現できる。
実施例 以下本発明の一実施例について、図面を参照しながら
説明する。
説明する。
第１図は本発明の一実施例におけるICメモリカードの
一部を切り欠いた斜視図、第２図は同じく部分断面図、
第３図は同じく電気回路のブロック図、第４図は同じく
積層状態を示す斜視図である。第１図から第４図におい
て、１はケースでプリント配線板２を収納している。プ
リント配線板２はメモリ回路部３、コントロール回路部
４、外部インタフェイス回路部５で構成されている。メ
モリ回路部３は、複数のメモリLSIチップ６で構成さ
れ、メモリLSIチップ６を２層に積層したものを多数組
プリント配線板２に搭載している。コントロール回路部
４は、デコーダIC7等で構成され、アドレス信号による
チップ選択、電源切換えによるバックアップコントロー
ル等を行う。外部インタフェイス回路部５は、接続コネ
クタ８等で構成され、接続コネクタ８は他の機器や装置
に取りつけられた接続部（図示せず）に結合され、プリ
ント配線板２に対して電源の供給と信号の授受を行う。
９はメモリ回路３をバックアップする電池で、ボタン型
リチウム電池等を使用し、ケース１に収納されている。
電池９は、メモリ回路部３に対して接続コネクタ８から
電源が供給されないときに、バックアップ電源を供給す
る。
一部を切り欠いた斜視図、第２図は同じく部分断面図、
第３図は同じく電気回路のブロック図、第４図は同じく
積層状態を示す斜視図である。第１図から第４図におい
て、１はケースでプリント配線板２を収納している。プ
リント配線板２はメモリ回路部３、コントロール回路部
４、外部インタフェイス回路部５で構成されている。メ
モリ回路部３は、複数のメモリLSIチップ６で構成さ
れ、メモリLSIチップ６を２層に積層したものを多数組
プリント配線板２に搭載している。コントロール回路部
４は、デコーダIC7等で構成され、アドレス信号による
チップ選択、電源切換えによるバックアップコントロー
ル等を行う。外部インタフェイス回路部５は、接続コネ
クタ８等で構成され、接続コネクタ８は他の機器や装置
に取りつけられた接続部（図示せず）に結合され、プリ
ント配線板２に対して電源の供給と信号の授受を行う。
９はメモリ回路３をバックアップする電池で、ボタン型
リチウム電池等を使用し、ケース１に収納されている。
電池９は、メモリ回路部３に対して接続コネクタ８から
電源が供給されないときに、バックアップ電源を供給す
る。
次に、メモリLSIチップ６の積層状態について述べ
る。メモリLSIチップ６は他のメモリLSIチップ６′の上
に、それぞれの電極配列が同一になる方向に積層されて
いる。10はメモリLSIチップ６の共通電極で、フィルム
キャリア方式により、金属突起11を介して導体リード12
の一端部12aが接合されている。13はメモリLSIチップ６
の別の共通電極で、導体リード12と同様にして導体リー
ド14が接合されている。導体リードの中間部12b,14bは
絶縁フィルム15で連結され、導体リードの他端部12c,14
cは絶縁フィルム16で連結されている。17はメモリLSIチ
ップ６の非共通電極で、金属突起18を介して導体リード
19の一端部19aが接合されている。導体リード19は、絶
縁フィルム15上で導体リード20,21に分岐している。導
体リード20,21の他端部20c,21cは、絶縁フィルム16によ
って連結されている。前記の構成はメモリLSIチップ
６′も同様である。22,22′は樹脂等で構成された絶縁
部材であり、電極10、導体リードの一端部12a等を保護
する役目をする。
る。メモリLSIチップ６は他のメモリLSIチップ６′の上
に、それぞれの電極配列が同一になる方向に積層されて
いる。10はメモリLSIチップ６の共通電極で、フィルム
キャリア方式により、金属突起11を介して導体リード12
の一端部12aが接合されている。13はメモリLSIチップ６
の別の共通電極で、導体リード12と同様にして導体リー
ド14が接合されている。導体リードの中間部12b,14bは
絶縁フィルム15で連結され、導体リードの他端部12c,14
cは絶縁フィルム16で連結されている。17はメモリLSIチ
ップ６の非共通電極で、金属突起18を介して導体リード
19の一端部19aが接合されている。導体リード19は、絶
縁フィルム15上で導体リード20,21に分岐している。導
体リード20,21の他端部20c,21cは、絶縁フィルム16によ
って連結されている。前記の構成はメモリLSIチップ
６′も同様である。22,22′は樹脂等で構成された絶縁
部材であり、電極10、導体リードの一端部12a等を保護
する役目をする。
次に、導体リード12等の、プリント配線板２への電気
的接続状態について説明する。導体リード12,12′はメ
モリLSIチップ6,6′の共通電極10,10′に接続している
ので、プリント配線板２の同じ導体配線23に接続され
る。導体リード14,14′も同様に導体配線24に接続され
る。一方非共通電極17,17′に接続している導体リード1
9,19′（図示せず）は、同一の導体配線に接続すること
ができない。このため、導体リード19を分岐させた導体
リード20,21のうち、導体リード20を導体配線25に接続
して、導体リード21は、その他端部21cの付近を残して
部分的に切断される。また導体リード19′を分岐させた
導体リード20′,21′のうち、導体リード21′を導体配
線26に接続し、導体リード20′はその他端部20′ｃの付
近を残して部分的に切断される。即ち、非共通電極17が
導体配線25と、非共通電極17′が別の導体配線26とそれ
ぞれ電気的に接続されることになる。
的接続状態について説明する。導体リード12,12′はメ
モリLSIチップ6,6′の共通電極10,10′に接続している
ので、プリント配線板２の同じ導体配線23に接続され
る。導体リード14,14′も同様に導体配線24に接続され
る。一方非共通電極17,17′に接続している導体リード1
9,19′（図示せず）は、同一の導体配線に接続すること
ができない。このため、導体リード19を分岐させた導体
リード20,21のうち、導体リード20を導体配線25に接続
して、導体リード21は、その他端部21cの付近を残して
部分的に切断される。また導体リード19′を分岐させた
導体リード20′,21′のうち、導体リード21′を導体配
線26に接続し、導体リード20′はその他端部20′ｃの付
近を残して部分的に切断される。即ち、非共通電極17が
導体配線25と、非共通電極17′が別の導体配線26とそれ
ぞれ電気的に接続されることになる。
次に、導体リード12等のプリント配線板２への接合状
態について述べる。導体リード12,12′はそれぞれの中
間部12b,12′ｂからそれぞれの他端部12c,12′ｃの間を
部分的に重ね合わせて導体配線23にはんだ接合されてい
る。同様に導体リード14,14′も導体配線24にはんだ接
合されている。そして導体リードの中間部12b,14bが絶
縁フィルム15で連結され、また導体リードの他端部12c,
14cが絶縁フィルム16で連結されているので、導体リー
ド12,14は変形や位置ずれ等によって互いに接触する恐
れがなく、はんだ接合を容易に行ことができる。導体リ
ード12′,14′についても同様である。さらに、導体リ
ードの中間部12b,12′ｂから、導体リードの他端部12c,
12′ｃまでの長さをそれぞれ同一にし、また分岐した導
体リード20,20′（部分的に切断する前の状態）につい
ても、絶縁フィルム15,15′の端部から導体リードの他
端部20c,20′ｃまでの長さをそれぞれ同一にすることに
より、積層した一段目および二段目とも同一形状のフィ
ルムキャリアを使用することができるので、フィルムキ
ャリアの製作と組立て工程での加工が容易となる。
態について述べる。導体リード12,12′はそれぞれの中
間部12b,12′ｂからそれぞれの他端部12c,12′ｃの間を
部分的に重ね合わせて導体配線23にはんだ接合されてい
る。同様に導体リード14,14′も導体配線24にはんだ接
合されている。そして導体リードの中間部12b,14bが絶
縁フィルム15で連結され、また導体リードの他端部12c,
14cが絶縁フィルム16で連結されているので、導体リー
ド12,14は変形や位置ずれ等によって互いに接触する恐
れがなく、はんだ接合を容易に行ことができる。導体リ
ード12′,14′についても同様である。さらに、導体リ
ードの中間部12b,12′ｂから、導体リードの他端部12c,
12′ｃまでの長さをそれぞれ同一にし、また分岐した導
体リード20,20′（部分的に切断する前の状態）につい
ても、絶縁フィルム15,15′の端部から導体リードの他
端部20c,20′ｃまでの長さをそれぞれ同一にすることに
より、積層した一段目および二段目とも同一形状のフィ
ルムキャリアを使用することができるので、フィルムキ
ャリアの製作と組立て工程での加工が容易となる。
以上のように本実施例によれば、メモリLSIチップ6,
6′を積層することにより、一定面積のプリント配線板
２に多数のメモリLSIチップ６を搭載できるので、大容
量のICメモリカードを実現でき、共通電極10,10′に接
続した導体リード12,12′を、重ね合わせて導体配線23
に接合しているので、配線スペースが減少して信号伝達
の高速化を実現でき、さらに、導体リードの中間部12b,
14bを絶縁フィルム15で連結し、導体リードの他端部12
c,14cを絶縁フィルム16で連結するのではんだ付け等の
組立て工程が容易となり、また導体リードの中間部12b,
12′ｂから導体リードの他端部12c,12′ｃまでの長さを
それぞれ同一にしてあり、プリント配線板の導体配線に
積層段ごとに異なった長さで接合してあるので、一段目
および二段目とも同一形状のフィルムキャリアを使用す
ることができ、低コストで信頼性の高いICメモリカード
を実現できる。
6′を積層することにより、一定面積のプリント配線板
２に多数のメモリLSIチップ６を搭載できるので、大容
量のICメモリカードを実現でき、共通電極10,10′に接
続した導体リード12,12′を、重ね合わせて導体配線23
に接合しているので、配線スペースが減少して信号伝達
の高速化を実現でき、さらに、導体リードの中間部12b,
14bを絶縁フィルム15で連結し、導体リードの他端部12
c,14cを絶縁フィルム16で連結するのではんだ付け等の
組立て工程が容易となり、また導体リードの中間部12b,
12′ｂから導体リードの他端部12c,12′ｃまでの長さを
それぞれ同一にしてあり、プリント配線板の導体配線に
積層段ごとに異なった長さで接合してあるので、一段目
および二段目とも同一形状のフィルムキャリアを使用す
ることができ、低コストで信頼性の高いICメモリカード
を実現できる。
発明の効果 本発明は、メモリLSIチップの電極に導体リードの一
端部を接合し、このメモリLSIチップをプリント配線板
に複数個積層し、メモリLSIチップの共通電極に接合し
た導体リードの中間部および他端部の二箇所を絶縁フィ
ルムで連結し、この導体リードの中間部および他端部の
間を部分的に重ね合わせてリント配線板の導体配線に接
合すると共に、この導体リードの中間部および他端部の
間の長さをどの積層段とも同一にした構成である。従っ
て本発明は、一定面積のプリント配線板に多数のメモリ
LSIチップを搭載できるので、大容量のICメモリカード
を実現でき、またプリント配線板における配線スペース
が小さくなるため、信号伝達の速いICメモリカードを実
現できる。さらに、導体リードの中間部および他端部を
絶縁フィルムで連結しているのではんだ接合等の組立て
工程が容易となり、またプリント配線板の導体配線に積
層段ごとに異なった長さで接合し、導体リードの中間部
および他端部の間の長さをどの積層段とも同一にしてあ
るので、どの積層段とも同一形状のフィルムキャリアを
使用することができてフィルムキャリアの製作と組立て
工程での加工が容易となり、低コストで信頼性の高いIC
メモリカードを実現できる。
端部を接合し、このメモリLSIチップをプリント配線板
に複数個積層し、メモリLSIチップの共通電極に接合し
た導体リードの中間部および他端部の二箇所を絶縁フィ
ルムで連結し、この導体リードの中間部および他端部の
間を部分的に重ね合わせてリント配線板の導体配線に接
合すると共に、この導体リードの中間部および他端部の
間の長さをどの積層段とも同一にした構成である。従っ
て本発明は、一定面積のプリント配線板に多数のメモリ
LSIチップを搭載できるので、大容量のICメモリカード
を実現でき、またプリント配線板における配線スペース
が小さくなるため、信号伝達の速いICメモリカードを実
現できる。さらに、導体リードの中間部および他端部を
絶縁フィルムで連結しているのではんだ接合等の組立て
工程が容易となり、またプリント配線板の導体配線に積
層段ごとに異なった長さで接合し、導体リードの中間部
および他端部の間の長さをどの積層段とも同一にしてあ
るので、どの積層段とも同一形状のフィルムキャリアを
使用することができてフィルムキャリアの製作と組立て
工程での加工が容易となり、低コストで信頼性の高いIC
メモリカードを実現できる。
第１図は本発明の一実施例におけるICメモリカードの一
部を切り欠いた斜視図、第２図はその部分断面図、第３
図は同じく電気回路のブロック図、第４図は同じくその
積層状態を示す部分斜視図であり、第５図は従来のICメ
モリカードにおける部分断面図である。 ２……プリント配線板、６……メモリLSIチップ、10…
…共通電極、12……導体リード、12a……導体リードの
一端部、12b……導体リードの中間部、12c……導体リー
ドの他端部、15,16……絶縁フィルム、23……導体配
線。
部を切り欠いた斜視図、第２図はその部分断面図、第３
図は同じく電気回路のブロック図、第４図は同じくその
積層状態を示す部分斜視図であり、第５図は従来のICメ
モリカードにおける部分断面図である。 ２……プリント配線板、６……メモリLSIチップ、10…
…共通電極、12……導体リード、12a……導体リードの
一端部、12b……導体リードの中間部、12c……導体リー
ドの他端部、15,16……絶縁フィルム、23……導体配
線。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平２−217296（ＪＰ，Ａ) 特開 平３−23995（ＪＰ，Ａ) 特開 平３−45339（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G06K 19/077
Claims (1)
- 【請求項１】メモリLSIチップの電極に導体リードの一
端部を接合し、前記メモリLSIチップを前記電極の配列
が同一になる方向にプリント配線板に複数個積層し、前
記メモリLSIチップの共通電極に接続した前記導体リー
ドの中間部および他端部の二箇所を絶縁フィルムで連結
し、前記導体リードの中間部から他端部の間を、部分的
に重ね合わせて前記プリント配線板の導体配線に接合し
た構成であって、前記プリント配線板の導体配線に積層
段ごとに異なった長さで接合し、前記導体リードの中間
部から他端部の間の長さが、どの積層段とも同一である
ことを特徴とするICメモリカード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28915190A JP3151825B2 (ja) | 1990-10-25 | 1990-10-25 | Ｉｃメモリカード |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28915190A JP3151825B2 (ja) | 1990-10-25 | 1990-10-25 | Ｉｃメモリカード |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04161391A JPH04161391A (ja) | 1992-06-04 |
| JP3151825B2 true JP3151825B2 (ja) | 2001-04-03 |
Family
ID=17739424
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28915190A Expired - Fee Related JP3151825B2 (ja) | 1990-10-25 | 1990-10-25 | Ｉｃメモリカード |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3151825B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012023390A (ja) * | 2011-09-22 | 2012-02-02 | Renesas Electronics Corp | 電子装置 |
-
1990
- 1990-10-25 JP JP28915190A patent/JP3151825B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04161391A (ja) | 1992-06-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6403398B2 (en) | Semiconductor device, manufacturing method thereof and aggregate type semiconductor device | |
| EP1327265B1 (en) | Electronic module having canopy-type carriers | |
| JP2002151648A (ja) | 半導体モジュール | |
| JPH05234582A (ja) | ラミネート型電源と半導体装置との間のラミネート型相互接続媒体の適用 | |
| US5206188A (en) | Method of manufacturing a high lead count circuit board | |
| US5220491A (en) | High packing density module board and electronic device having such module board | |
| US5151771A (en) | High lead count circuit board for connecting electronic components to an external circuit | |
| JP2000031617A (ja) | メモリモジュールおよびその製造方法 | |
| US7122886B2 (en) | Semiconductor module and method for mounting the same | |
| JPH04280695A (ja) | 高集積半導体装置及びそれを用いた半導体モジュール | |
| EP0379592A1 (en) | Ic memory card | |
| JP3151825B2 (ja) | Ｉｃメモリカード | |
| JPH07147378A (ja) | 半導体モジュールおよびこれに使用されるｉｃパッケージ | |
| JP3146487B2 (ja) | Ｉｃメモリカード | |
| JP2682152B2 (ja) | Ｉｃメモリカード | |
| JP3064438B2 (ja) | Ｉｃメモリカード | |
| JP2811758B2 (ja) | Ｉｃメモリカード | |
| JP3030879B2 (ja) | Ｉｃメモリカード | |
| JP3021691B2 (ja) | Ｉｃメモリカード | |
| JP2811759B2 (ja) | Ｉｃメモリカード | |
| JP3070191B2 (ja) | Ｉｃメモリカード | |
| JP2910731B2 (ja) | 半導体装置 | |
| JP2811757B2 (ja) | Ｉｃメモリカード | |
| JPH05343602A (ja) | 高集積半導体装置及びそれを用いた半導体モジュール | |
| JPH081110Y2 (ja) | Ｉｃメモリーカード |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |