JPH0323995A - Ｉｃメモリカード - Google Patents
ＩｃメモリカードInfo
- Publication number
- JPH0323995A JPH0323995A JP1157828A JP15782889A JPH0323995A JP H0323995 A JPH0323995 A JP H0323995A JP 1157828 A JP1157828 A JP 1157828A JP 15782889 A JP15782889 A JP 15782889A JP H0323995 A JPH0323995 A JP H0323995A
- Authority
- JP
- Japan
- Prior art keywords
- memory lsi
- memory
- wiring board
- printed wiring
- chips
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015654 memory Effects 0.000 claims abstract description 69
- 239000004020 conductor Substances 0.000 claims abstract description 24
- 238000003475 lamination Methods 0.000 claims abstract description 4
- 239000011810 insulating material Substances 0.000 claims description 8
- 238000000034 method Methods 0.000 abstract description 9
- 238000005452 bending Methods 0.000 abstract description 6
- 229910052751 metal Inorganic materials 0.000 abstract description 4
- 239000002184 metal Substances 0.000 abstract description 4
- 239000000853 adhesive Substances 0.000 abstract description 2
- 230000001070 adhesive effect Effects 0.000 abstract description 2
- 230000006870 function Effects 0.000 abstract 1
- 238000010030 laminating Methods 0.000 abstract 1
- 230000008054 signal transmission Effects 0.000 description 5
- 238000009413 insulation Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- WHXSMMKQMYFTQS-UHFFFAOYSA-N Lithium Chemical compound [Li] WHXSMMKQMYFTQS-UHFFFAOYSA-N 0.000 description 1
- 102100030551 Protein MEMO1 Human genes 0.000 description 1
- 101710176845 Protein MEMO1 Proteins 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 229910052744 lithium Inorganic materials 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、メモリＬＳＩチップを多数個内蔵したＩＣメ
モリカードに関する。
モリカードに関する。
従来の技術
ＩＣメモリカードは、ＲＡＭ ，ＲＯＭ等のメモリＬ
Ｓ Ｉを内蔵した携帯型情報記憶装置として多方面で利
用されている。近年その用途の拡大に伴ない記憶容量の
大きい、すなわち大容量のＩＣメモリカードが要望され
るようになってきた。そして、大容量のＩＣメモリカー
ドにち・いては、多数個のメモリＬ Ｓ Ｉを、一定面
積のプリン１一配線板に高密度に実装しなければならな
い。
Ｓ Ｉを内蔵した携帯型情報記憶装置として多方面で利
用されている。近年その用途の拡大に伴ない記憶容量の
大きい、すなわち大容量のＩＣメモリカードが要望され
るようになってきた。そして、大容量のＩＣメモリカー
ドにち・いては、多数個のメモリＬ Ｓ Ｉを、一定面
積のプリン１一配線板に高密度に実装しなければならな
い。
ところで、メモリ Ｌ Ｓ Ｉの高密度な実装方法とし
ては、メモリ Ｌ Ｓ Ｉのベアチノプの電極に、いわ
ゆるフィルムキャリア方式で導体リードを接合し、前記
メモリＬＳＩチノプをプリン１〜配線板に平面的に並べ
て実装する方法が効果的とされていた。
ては、メモリ Ｌ Ｓ Ｉのベアチノプの電極に、いわ
ゆるフィルムキャリア方式で導体リードを接合し、前記
メモリＬＳＩチノプをプリン１〜配線板に平面的に並べ
て実装する方法が効果的とされていた。
た。
３ ペ−ノ
以下図面を参照しながらフィルムキャリア方式により、
多数のメモリ Ｌ Ｓ Ｉをプリント配線板に実装した
従来のＩＣメモリカードの構造について説明する。
多数のメモリ Ｌ Ｓ Ｉをプリント配線板に実装した
従来のＩＣメモリカードの構造について説明する。
第６図は従来のＩＣメモリカードを示す断面図である。
第６図に』夕いて、３１はケースで、プリント配線板３
２を収納している。プリント配線板３２には導体配線３
３が形或されている。３４，３４′はメモリＬＳＩチノ
プで、プリント配線板３２に平面的に配置されている。
２を収納している。プリント配線板３２には導体配線３
３が形或されている。３４，３４′はメモリＬＳＩチノ
プで、プリント配線板３２に平面的に配置されている。
メモリ Ｌ Ｓ Ｉチソプ３４の電極３５には、フイノ
レムキャリア方式により金属突起３６を介して導体リー
ド３７の一端部３了ａが接合されている。導体リード３
７の他端部３７．ｂぱ、プリント配線板３２の導体配線
３３に接合されている。このようにベアチップを使用し
ているので、プリント配線板でのメモリＬＳＩの占有面
積は比較的小さいものである。
レムキャリア方式により金属突起３６を介して導体リー
ド３７の一端部３了ａが接合されている。導体リード３
７の他端部３７．ｂぱ、プリント配線板３２の導体配線
３３に接合されている。このようにベアチップを使用し
ているので、プリント配線板でのメモリＬＳＩの占有面
積は比較的小さいものである。
発明が解決しようとする課題
しかしながら上記従来の構戎では、メモ＋ＪＬＳＩチノ
ブがプリント配線板に平面的に配置されているので、メ
モリ Ｌ Ｓ Ｉチップの数が多くなると、その占有面
積も拡大する。従って一定の面積を有するプリント配線
板に対し、実装できるメモリＬＳＩチップの数には自ず
と限界があった。１た、メモリＩ，ＳＩテップの数が増
えると、メモリＬＳＩチップの電極に接合された導体リ
ード間を接続する、プリント配線板の導体配線の距離が
長くなり、従って配線スペースが増えるので、ブリンｌ
・配線板がコスト高になるとともに、信号の伝達速度も
遅〈なるという課題があった。
ブがプリント配線板に平面的に配置されているので、メ
モリ Ｌ Ｓ Ｉチップの数が多くなると、その占有面
積も拡大する。従って一定の面積を有するプリント配線
板に対し、実装できるメモリＬＳＩチップの数には自ず
と限界があった。１た、メモリＩ，ＳＩテップの数が増
えると、メモリＬＳＩチップの電極に接合された導体リ
ード間を接続する、プリント配線板の導体配線の距離が
長くなり、従って配線スペースが増えるので、ブリンｌ
・配線板がコスト高になるとともに、信号の伝達速度も
遅〈なるという課題があった。
本発明は、上記従来の課題を解決するもので、一定の面
積を有するプリント配線板に、多数のメモリＬ Ｓ Ｉ
チップを搭載して大容量化を実現し、１た配線スペース
を減少して、プリント配線板のコス１・ダウンを図り、
信号伝達の高速化をも実現できるＩＣメモリカードを提
供するとともに、積層したメモリ Ｌ Ｓ Ｉチップ間
の絶縁性を確保し、信頼性を高めることを目的としてい
る。
積を有するプリント配線板に、多数のメモリＬ Ｓ Ｉ
チップを搭載して大容量化を実現し、１た配線スペース
を減少して、プリント配線板のコス１・ダウンを図り、
信号伝達の高速化をも実現できるＩＣメモリカードを提
供するとともに、積層したメモリ Ｌ Ｓ Ｉチップ間
の絶縁性を確保し、信頼性を高めることを目的としてい
る。
課題を解決するための手段
この目的を達或するために本発明のＩＣメモリ５ベーノ
カードは、電極にフィルムキャリア方式によってインナ
リードが接合されたメモリＬＳＩチップが、プリント配
紳板に複数個積層され、チップの共通電極に接続してい
るアウタリードが積層順に重ね合わされて、プリント配
線板の導体配線に接合された構成である。そして、アウ
タリードは、絶縁フィルムの端部からチップの積層段ご
とに、異なった形状に折わ曲げ成型されてあ・り、１た
積層された隣接する上下のメモＩ） Ｌ Ｓ Ｉチップ
間の距離を、０．０４ｆｆ７’ｌ以上０．５ ｍＷ以下
とし、このチップ間に絶縁材を挿入した構戊である。
リードが接合されたメモリＬＳＩチップが、プリント配
紳板に複数個積層され、チップの共通電極に接続してい
るアウタリードが積層順に重ね合わされて、プリント配
線板の導体配線に接合された構成である。そして、アウ
タリードは、絶縁フィルムの端部からチップの積層段ご
とに、異なった形状に折わ曲げ成型されてあ・り、１た
積層された隣接する上下のメモＩ） Ｌ Ｓ Ｉチップ
間の距離を、０．０４ｆｆ７’ｌ以上０．５ ｍＷ以下
とし、このチップ間に絶縁材を挿入した構戊である。
作用
との構成によって、メモリＬＳＩチップの占有面積が大
巾に縮小されるので、限られた面積のプリント配線板に
多数のメモリ Ｌ Ｓ Ｉチソプを搭載できるとともに
、積層した各チノプ間の共通電極のアウタ！Ｊ − Ｆ
同志を直接接合しているので、配線スペースが減少し、
プリン１一配線板のコス１・ダウンと信号伝達の高速化
を実現できる。さらに、積層した隣接する上下のメモリ
Ｌ Ｓ Ｉチップ間の６ノ＼一−／ 距離を適正な値に保ち、チップ間に絶縁材を挿入するこ
とによシ、チップと他チップの電極に接合されたインナ
リードとの接触を防止できる等、信頼性の高いＩＣメモ
リカードを実現できる。
巾に縮小されるので、限られた面積のプリント配線板に
多数のメモリ Ｌ Ｓ Ｉチソプを搭載できるとともに
、積層した各チノプ間の共通電極のアウタ！Ｊ − Ｆ
同志を直接接合しているので、配線スペースが減少し、
プリン１一配線板のコス１・ダウンと信号伝達の高速化
を実現できる。さらに、積層した隣接する上下のメモリ
Ｌ Ｓ Ｉチップ間の６ノ＼一−／ 距離を適正な値に保ち、チップ間に絶縁材を挿入するこ
とによシ、チップと他チップの電極に接合されたインナ
リードとの接触を防止できる等、信頼性の高いＩＣメモ
リカードを実現できる。
実施例
以下本発明の一実施例について、図面を参照しながら説
明する。
明する。
第１図は本発明の一実施例におけるＩＣメモリカードの
一部を切欠いた斜視図であり、第２図はその部分断面図
、第３図は同じく部分平面図、第４図は同じ〈アウタリ
ードの折わ曲げ状態の断面図であシ、第５図は同じく電
気回路のプロソク図である。第１図から第５図において
、１ぱケースでプリント配線板２を収納している。プリ
ンｌ・配線板２は、メモリ回路部３、コン１・ローノレ
回路部４、外部インクフェイス回路部５で構成されてい
る。メモリ回路部３ぱ、複数のメモリＬ Ｓ Ｉチップ
６で構威され、同一種類のＲＡＭチップを３層に積層し
たものを多数組プリント配線板２に搭載している。コン
Ｉ一ローノレ回ｉ 部４は、デコーダ７ベ−ノ Ｉ１７等で構成され、メモリ回路部３を制御している。
一部を切欠いた斜視図であり、第２図はその部分断面図
、第３図は同じく部分平面図、第４図は同じ〈アウタリ
ードの折わ曲げ状態の断面図であシ、第５図は同じく電
気回路のプロソク図である。第１図から第５図において
、１ぱケースでプリント配線板２を収納している。プリ
ンｌ・配線板２は、メモリ回路部３、コン１・ローノレ
回路部４、外部インクフェイス回路部５で構成されてい
る。メモリ回路部３ぱ、複数のメモリＬ Ｓ Ｉチップ
６で構威され、同一種類のＲＡＭチップを３層に積層し
たものを多数組プリント配線板２に搭載している。コン
Ｉ一ローノレ回ｉ 部４は、デコーダ７ベ−ノ Ｉ１７等で構成され、メモリ回路部３を制御している。
外部インタフェイス回路部５は、接続コネクタ８等で構
戊される。接続コネクタ８は他の機器や装置に取付けら
れた接続部（図示せず）に結合され、プリント配線板２
に対して電源の供給と信号の授受を行なう役目をする。
戊される。接続コネクタ８は他の機器や装置に取付けら
れた接続部（図示せず）に結合され、プリント配線板２
に対して電源の供給と信号の授受を行なう役目をする。
９ぱメモリ回路部３をバノクアップする電池で、ボタン
型リチウム電池等を使用し、ケース１に収納されている
。
型リチウム電池等を使用し、ケース１に収納されている
。
電池９ぱメモリ回路部３に対して接続コネクタ８から電
源が供給されない時に、バックアップ電源を供給する。
源が供給されない時に、バックアップ電源を供給する。
次に・メモリ Ｌ Ｓ Ｉチップ６の積層状態について
述べる。メモリ Ｌ Ｓ Ｉチップ６は、他のメモリＬ
ＳＩテップｅ／ ． ６／／の上に積層されている。メ
モリ Ｌ Ｓ Ｉチップ６の電極１０には、金属突起１
１を介して導体リ一ド１２のインナリード１２＆が接合
されている。導体リード１２は絶縁フィルム１３に接着
等の方法で支持され、アウタリード１２ｂがプリン１一
配線板２へ接合されている。絶縁フィルム１３ぱメモリ
Ｌ Ｓ Ｉチソプ６の他の導体リード１４．１５等を
連結して支持しているので、導体リード１２ ，１４．
１５等の変形による隣同志の接触を防ぐ役目をする。前
記の構成は他のメモリＬＳエチノプ６’，６″も同様で
ある。アウタリ−１・’１ ２ ｂ ， １ ２’ｂ
，１ ２”ｂは絶縁フィルムの端部１ ３ａ， １ ３
’ａ ， １ ３”ａ から、第４図の折わ曲げ高さＨ
、折わ曲げ角度人がそれぞれ異なって成型されている。
述べる。メモリ Ｌ Ｓ Ｉチップ６は、他のメモリＬ
ＳＩテップｅ／ ． ６／／の上に積層されている。メ
モリ Ｌ Ｓ Ｉチップ６の電極１０には、金属突起１
１を介して導体リ一ド１２のインナリード１２＆が接合
されている。導体リード１２は絶縁フィルム１３に接着
等の方法で支持され、アウタリード１２ｂがプリン１一
配線板２へ接合されている。絶縁フィルム１３ぱメモリ
Ｌ Ｓ Ｉチソプ６の他の導体リード１４．１５等を
連結して支持しているので、導体リード１２ ，１４．
１５等の変形による隣同志の接触を防ぐ役目をする。前
記の構成は他のメモリＬＳエチノプ６’，６″も同様で
ある。アウタリ−１・’１ ２ ｂ ， １ ２’ｂ
，１ ２”ｂは絶縁フィルムの端部１ ３ａ， １ ３
’ａ ， １ ３”ａ から、第４図の折わ曲げ高さＨ
、折わ曲げ角度人がそれぞれ異なって成型されている。
そして電極１０，１０′１０″はメモリＬＳＩチップ６
． ６’ ， ６″の共通電極であるので、アウタリ
ード１２ｂ，１２’ｂ，１２″ｂぱ積層順に重ね合わさ
れてプリント配線板２の導体配線１６に、はんだ付け等
の方法で接合されている。１ ７ ． １ ７’は絶縁
材である。絶縁材１７は、メモリＬＳＩチップ６と６′
の間に介在し、 １種類もしくは２種類以上の樹脂で構成され、電極１０
，金属突起１１ ．インナリード１２１Ｌを保護すると
ともに、インナリード１２？ＬとメモリＬＳＩチップ６
′との接触を防止する役目をしている。絶縁材１７′も
同様である。
． ６’ ， ６″の共通電極であるので、アウタリ
ード１２ｂ，１２’ｂ，１２″ｂぱ積層順に重ね合わさ
れてプリント配線板２の導体配線１６に、はんだ付け等
の方法で接合されている。１ ７ ． １ ７’は絶縁
材である。絶縁材１７は、メモリＬＳＩチップ６と６′
の間に介在し、 １種類もしくは２種類以上の樹脂で構成され、電極１０
，金属突起１１ ．インナリード１２１Ｌを保護すると
ともに、インナリード１２？ＬとメモリＬＳＩチップ６
′との接触を防止する役目をしている。絶縁材１７′も
同様である。
次に、積層された隣接する上下のメモリ Ｌ Ｓ Ｉ９
ペーノ チップ６とｅ／ ， ６／と６″の間の距離ｓ，ｓ’（
第２図参照）は、アウタリード１ ２ ｂ １ ２’
ｂ １２″ｂの折わ曲げ成型される形状によってほぼ
決定される。このチノプ間の距離１８ｌ１８′は、ｏ，
ｏ４ｍｍ以上０．５７ｆｆπ以下が良い。この理由をメ
モリ Ｌ Ｓ Ｉチップ６と６′の間の距離Ｓについて
説明する。
ペーノ チップ６とｅ／ ， ６／と６″の間の距離ｓ，ｓ’（
第２図参照）は、アウタリード１ ２ ｂ １ ２’
ｂ １２″ｂの折わ曲げ成型される形状によってほぼ
決定される。このチノプ間の距離１８ｌ１８′は、ｏ，
ｏ４ｍｍ以上０．５７ｆｆπ以下が良い。この理由をメ
モリ Ｌ Ｓ Ｉチップ６と６′の間の距離Ｓについて
説明する。
ＩＣメモリカードとして厚さを薄くする必要がある等の
場合には、チノプ間の距離Ｓぱ小さい方がよいが、イン
ナリード１２＆とメモリＬＳＩチップ６′とが接触する
恐れがある。インナリード１２ａの厚さは通常０．０２
ｍＭ〜０．０３問くらいあるので、インナリード１２ａ
の変形などを考慮すると、チップ間の距離Ｓは０．０４
７＃７ｆｆ以上が良い。寸た、前記したようなインナリ
ード１２ａとメモリＬＳＩチップ６′との接触を防ぐた
めには、チップ間の距離Ｓぱ広いほど良いが、ＩＣメモ
リカードとしての厚さが増大し、アウクリード１２ｂが
長くなって折わ曲げ成型が困難となる。従って０．５π
ｍ以下が良い。メモリＬＳＩチップ６′と６″の距Ｉ４
Ｓも同様である。
場合には、チノプ間の距離Ｓぱ小さい方がよいが、イン
ナリード１２＆とメモリＬＳＩチップ６′とが接触する
恐れがある。インナリード１２ａの厚さは通常０．０２
ｍＭ〜０．０３問くらいあるので、インナリード１２ａ
の変形などを考慮すると、チップ間の距離Ｓは０．０４
７＃７ｆｆ以上が良い。寸た、前記したようなインナリ
ード１２ａとメモリＬＳＩチップ６′との接触を防ぐた
めには、チップ間の距離Ｓぱ広いほど良いが、ＩＣメモ
リカードとしての厚さが増大し、アウクリード１２ｂが
長くなって折わ曲げ成型が困難となる。従って０．５π
ｍ以下が良い。メモリＬＳＩチップ６′と６″の距Ｉ４
Ｓも同様である。
１０ １ ７
以上のように本実施例によれば、ブリン１一配線板２に
メモリ Ｌ Ｓ Ｉチノプ６等が複数個積層されるとと
もに、共通電極１ｏ等に接続されているアウタリード１
２ ｂ ， １２’ｂ ，１２’へは積層順に重ね合
わされて、プリント配線板２の導体配線１６に接合され
ている。従って一定面積のプリント配線板２に多数のメ
モリ Ｌ Ｓ Ｉチソプ６等を搭叔できるので、大容」
辻のＩＣメモリノｙ一ドを実現でき、１た配線スペース
が小さくなり、プリン１〜配線板２のコストダウンが図
れるとともに、信号の伝達速度の速いＩＣメモリカード
を実現できる。さらに、アウタリード１ ２ ｂ ，
１２’ｂ ，１２″ｂはそれぞれ異なった形状に折わ曲
げ成型されることにより、メモリＬｓエチップ６とｅ／
， ６／と６″の間の矩離を適正な値に保ち、これら
の間に絶縁材１了１τを挿入してあるので、インナリー
ド１２＆とメモ１，Ｉ Ｌ Ｓ Ｉチソプ６′との接触
を防止できる等、信頼性の高いＩＣメモリカードを実現
できる。
メモリ Ｌ Ｓ Ｉチノプ６等が複数個積層されるとと
もに、共通電極１ｏ等に接続されているアウタリード１
２ ｂ ， １２’ｂ ，１２’へは積層順に重ね合
わされて、プリント配線板２の導体配線１６に接合され
ている。従って一定面積のプリント配線板２に多数のメ
モリ Ｌ Ｓ Ｉチソプ６等を搭叔できるので、大容」
辻のＩＣメモリノｙ一ドを実現でき、１た配線スペース
が小さくなり、プリン１〜配線板２のコストダウンが図
れるとともに、信号の伝達速度の速いＩＣメモリカード
を実現できる。さらに、アウタリード１ ２ ｂ ，
１２’ｂ ，１２″ｂはそれぞれ異なった形状に折わ曲
げ成型されることにより、メモリＬｓエチップ６とｅ／
， ６／と６″の間の矩離を適正な値に保ち、これら
の間に絶縁材１了１τを挿入してあるので、インナリー
ド１２＆とメモ１，Ｉ Ｌ Ｓ Ｉチソプ６′との接触
を防止できる等、信頼性の高いＩＣメモリカードを実現
できる。
発明の効果
本発明は、電極にインナリードが接合されたノ１１ ７
＜−ジ モリＬ Ｓ Ｉチップが、プリント配線板に複数個積層
され、チノプの共通電極に接続されているアウタリード
が、積層順に重ね合わされてプリント配線板の導体配線
に接合されるとともに、アウタリードを絶縁フィルムの
端部から、メモリＬＳＩチップの積層段ごとに異なった
形状に折わ曲げ成型されており、曾た積層された隣接す
る上下のメモリ Ｌ Ｓ Ｉチップ間の距離を、０．０
４問以上ｏ，５ｍｍ以下とし、チップ間に絶縁材を挿入
した構成である。
＜−ジ モリＬ Ｓ Ｉチップが、プリント配線板に複数個積層
され、チノプの共通電極に接続されているアウタリード
が、積層順に重ね合わされてプリント配線板の導体配線
に接合されるとともに、アウタリードを絶縁フィルムの
端部から、メモリＬＳＩチップの積層段ごとに異なった
形状に折わ曲げ成型されており、曾た積層された隣接す
る上下のメモリ Ｌ Ｓ Ｉチップ間の距離を、０．０
４問以上ｏ，５ｍｍ以下とし、チップ間に絶縁材を挿入
した構成である。
従って、一定面積のプリント配線板に多数のメモリＬＳ
Ｉチップを搭載でき、大容量のＩＣメモリカードを実現
できる。咬た、配線スペースが小さくなるため、プリン
ト配線板のコストダウンが図れるとともに、信号の伝達
速度も速くなり、高速の情報処理ができるＩＣメモリカ
ードを実現できる。さらに、メモリＬＳＩチップと他の
メモリ Ｌ Ｓ Ｉチノプの電極に接合されたインナリ
ードとの接触を防止できる等、積層した隣接する上下の
メモリ Ｌ Ｓ Ｉチップ間の絶縁性が確保でき、信頼
性の高いＩＣメモリカードを実現できるという優れた効
果を奏する。
Ｉチップを搭載でき、大容量のＩＣメモリカードを実現
できる。咬た、配線スペースが小さくなるため、プリン
ト配線板のコストダウンが図れるとともに、信号の伝達
速度も速くなり、高速の情報処理ができるＩＣメモリカ
ードを実現できる。さらに、メモリＬＳＩチップと他の
メモリ Ｌ Ｓ Ｉチノプの電極に接合されたインナリ
ードとの接触を防止できる等、積層した隣接する上下の
メモリ Ｌ Ｓ Ｉチップ間の絶縁性が確保でき、信頼
性の高いＩＣメモリカードを実現できるという優れた効
果を奏する。
第１図は本発明の一実施例に訟けるＩＣメモリカードの
一部を切欠いた斜視図、第２図はその部分断面部、第３
図は同じく部分平面部、第４図は２・・・・プリント配
線板、６ ・ メモリＬＳＩチノプ、１ｏ ・・・電極
、１２・・・・導体り−１−゛、１２ａ・・・・・イン
ナリード、１２ｂ ・・・・アウタリード、１３ ・・
絶縁フィルム、１３ａ−・ 絶縁フィルムの端部、１６
・・・・・導体配線、１７・・絶縁拐。
一部を切欠いた斜視図、第２図はその部分断面部、第３
図は同じく部分平面部、第４図は２・・・・プリント配
線板、６ ・ メモリＬＳＩチノプ、１ｏ ・・・電極
、１２・・・・導体り−１−゛、１２ａ・・・・・イン
ナリード、１２ｂ ・・・・アウタリード、１３ ・・
絶縁フィルム、１３ａ−・ 絶縁フィルムの端部、１６
・・・・・導体配線、１７・・絶縁拐。
Claims (2)
- （１）プリント配線板と、このプリント配線板に複数個
積層されるメモリＬＳＩチップと、絶縁フィルム上に形
成され、前記メモリＬＳＩチップの電極に接合されるイ
ンナリード、及び前記プリント配線板の導体配線に接合
されるアウタリードとから成る導体リードとを有し、前
記メモリＬＳＩチップの共通電極に接続されているアウ
タリードが、積層順に重ね合わされて前記プリント配線
板の導体配線に接合された構成であって、前記アウタリ
ードが前記絶縁フィルムの端部から、前記メモリＬＳＩ
チップの積層段ごとに異なった形状に折わ曲げ成型され
ていることを特徴とするＩＣメモリカード。 - （２）積層された隣接する上下のメモリＬＳＩチップ間
の距離を、０．０４ｍｍ以上０．５ｍｍ以下とし、前記
メモリＬＳＩチップ間に絶縁材を挿入した特許請求の範
囲第１項記載のＩＣメモリカード。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1157828A JP2811757B2 (ja) | 1989-06-20 | 1989-06-20 | Ｉｃメモリカード |
| PCT/JP1989/000643 WO1990000117A1 (en) | 1988-06-29 | 1989-06-28 | Ic memory card |
| EP19890907813 EP0379592A4 (en) | 1988-06-29 | 1989-06-28 | Ic memory card |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1157828A JP2811757B2 (ja) | 1989-06-20 | 1989-06-20 | Ｉｃメモリカード |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0323995A true JPH0323995A (ja) | 1991-01-31 |
| JP2811757B2 JP2811757B2 (ja) | 1998-10-15 |
Family
ID=15658210
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1157828A Expired - Lifetime JP2811757B2 (ja) | 1988-06-29 | 1989-06-20 | Ｉｃメモリカード |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2811757B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0581850A (ja) * | 1991-07-19 | 1993-04-02 | Mitsubishi Electric Corp | メモリｉｃ及びメモリ装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59138355A (ja) * | 1983-01-27 | 1984-08-08 | Sanyo Electric Co Ltd | 記憶装置の多層実装構造 |
| JPS63317394A (ja) * | 1987-06-22 | 1988-12-26 | 大日本印刷株式会社 | Ｉｃカ−ド用ｉｃモジュ−ル |
| JPS6481348A (en) * | 1987-09-24 | 1989-03-27 | Hitachi Maxell | Manufacture of semiconductor device |
-
1989
- 1989-06-20 JP JP1157828A patent/JP2811757B2/ja not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59138355A (ja) * | 1983-01-27 | 1984-08-08 | Sanyo Electric Co Ltd | 記憶装置の多層実装構造 |
| JPS63317394A (ja) * | 1987-06-22 | 1988-12-26 | 大日本印刷株式会社 | Ｉｃカ−ド用ｉｃモジュ−ル |
| JPS6481348A (en) * | 1987-09-24 | 1989-03-27 | Hitachi Maxell | Manufacture of semiconductor device |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0581850A (ja) * | 1991-07-19 | 1993-04-02 | Mitsubishi Electric Corp | メモリｉｃ及びメモリ装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2811757B2 (ja) | 1998-10-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5804874A (en) | Stacked chip package device employing a plurality of lead on chip type semiconductor chips | |
| JP5193837B2 (ja) | 半導体メモリカード | |
| JPH04284661A (ja) | 半導体装置 | |
| JPH0744239B2 (ja) | チツプ・キヤリアと集積半導体チツプを有するモジユール | |
| EP0379592A1 (en) | Ic memory card | |
| JPH0323995A (ja) | Ｉｃメモリカード | |
| JP2737322B2 (ja) | メモリモジュール | |
| JP2811759B2 (ja) | Ｉｃメモリカード | |
| JP2834676B2 (ja) | 半導体アセンブリ | |
| JPS58134456A (ja) | Ｉｃカ−ド | |
| JP3151825B2 (ja) | Ｉｃメモリカード | |
| JP2865102B2 (ja) | マルチチップモジュール | |
| JPH02217296A (ja) | Ｉｃメモリカード | |
| JPH081110Y2 (ja) | Ｉｃメモリーカード | |
| JP2682152B2 (ja) | Ｉｃメモリカード | |
| JPH0439026Y2 (ja) | ||
| JP3021691B2 (ja) | Ｉｃメモリカード | |
| JPH077187Y2 (ja) | Ｉｃメモリカード | |
| JPS6283196A (ja) | Ｉｃカ−ド | |
| JP2811758B2 (ja) | Ｉｃメモリカード | |
| JP3064438B2 (ja) | Ｉｃメモリカード | |
| JP3146487B2 (ja) | Ｉｃメモリカード | |
| JP3030879B2 (ja) | Ｉｃメモリカード | |
| JPS60142489A (ja) | Ｉｃカ−ド | |
| JP3070191B2 (ja) | Ｉｃメモリカード |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070807 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080807 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080807 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090807 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term |