JP2001118986A - 半導体装置、ならびに電子機器 - Google Patents
半導体装置、ならびに電子機器Info
- Publication number
- JP2001118986A JP2001118986A JP29854099A JP29854099A JP2001118986A JP 2001118986 A JP2001118986 A JP 2001118986A JP 29854099 A JP29854099 A JP 29854099A JP 29854099 A JP29854099 A JP 29854099A JP 2001118986 A JP2001118986 A JP 2001118986A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- semiconductor chip
- carrier tape
- semiconductor chips
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5387—Flexible insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
Abstract
(57)【要約】
【課題】 キャリアテープを谷曲げ形状で螺旋状に巻い
て製造よく多層化を行なうとともに、小型で、放熱性の
良い半導体装置、ならびにこれを用いた電子機器を提供
する。 【解決手段】 キャリアテープ上に形成した配線に電気
的に接続した複数の半導体チップを並置する。このキャ
リアテープを谷曲げ形状で順次螺旋状に巻いて半導体チ
ップを重ねて多層化した後、モールド樹脂で覆った構成
とするものである。
て製造よく多層化を行なうとともに、小型で、放熱性の
良い半導体装置、ならびにこれを用いた電子機器を提供
する。 【解決手段】 キャリアテープ上に形成した配線に電気
的に接続した複数の半導体チップを並置する。このキャ
リアテープを谷曲げ形状で順次螺旋状に巻いて半導体チ
ップを重ねて多層化した後、モールド樹脂で覆った構成
とするものである。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置、なら
びに電子機器に係り、小型で放熱性を向上させることが
できるような半導体装置、ならびに電子機器に関する。
びに電子機器に係り、小型で放熱性を向上させることが
できるような半導体装置、ならびに電子機器に関する。
【０００２】
【従来の技術】近年、電子機器の高性能化、小型化に伴
って一つのパッケージ内に複数の半導体チップを配置し
てマルチチップパッケージ（Multi Chip Package）と
することにより、半導体装置の高機能化と小型化とが図
られている。そして、マルチチップパッケージ(ＭＣＰ)
には、複数の半導体チップが平面的に並べられた平面型
ＭＣＰと、複数の半導体チップを厚み方向に積層した積
層型（スタックド）ＭＣＰとがある。半導体チップを平
面的に並べられた平面型ＭＣＰは、広い実装面積を必要
とするため、電子機器の小型化への寄与率が小さい。こ
のため、半導体チップを積層した積層型ＭＣＰの開発が
盛んに行われている。この例として、特開平６−２０４
３９９号公報や特開平８−１６７６３０号公報記載の、
半導体チップをパッケージに封止した後に垂直に積み重
ね、ビアホールやスルーホールを用いてパッケージ間の
電気的接続を行うことによりモジュールを形成する技
術、などがある。
って一つのパッケージ内に複数の半導体チップを配置し
てマルチチップパッケージ（Multi Chip Package）と
することにより、半導体装置の高機能化と小型化とが図
られている。そして、マルチチップパッケージ(ＭＣＰ)
には、複数の半導体チップが平面的に並べられた平面型
ＭＣＰと、複数の半導体チップを厚み方向に積層した積
層型（スタックド）ＭＣＰとがある。半導体チップを平
面的に並べられた平面型ＭＣＰは、広い実装面積を必要
とするため、電子機器の小型化への寄与率が小さい。こ
のため、半導体チップを積層した積層型ＭＣＰの開発が
盛んに行われている。この例として、特開平６−２０４
３９９号公報や特開平８−１６７６３０号公報記載の、
半導体チップをパッケージに封止した後に垂直に積み重
ね、ビアホールやスルーホールを用いてパッケージ間の
電気的接続を行うことによりモジュールを形成する技
術、などがある。
【０００３】
【発明が解決しようとする課題】しかしながら、この従
来の積層型ＭＣＰでは、層間接続を行うために、ビアホ
ールやスルーホールを形成する必要があるので次のよう
に行うため製造プロセスが複雑になるという問題があ
る。すなわち、積層型ＭＣＰは、半導体チップと配線基
板とを電気的に接続し、積層型ＭＣＰを作る際に積層単
位となるチップキャリアを複数枚作成し、このチップキ
ャリアとコンデンサフィルムと熱伝導基板とパッケージ
ベースとを接着フィルムに接着する。そしてスルーホー
ルを形成し、積層し接着した部品間の電気的接続を行
う。このとき、ビアホールやスルーホールの加工には、
層間の位置合わせ、穴あけ加工、穴への導体の充填もし
くは鍍金加工などの製造プロセスが困難である。このた
めに、ビアホールやスルーホール等の製造困難な製造プ
ロセスを用いずに、銅配線を施した絶縁フィルムテープ
に半導体チップを載置するとともに、積層した半導体チ
ップを電気的に接続したもの、例えば、特開平８−１６
７６３０号公報が提案されている。少なくとも一つの半
導体チップと、それらを搭載するための基板と、その基
板上に形成された前記半導体チップと電気的に接続され
た配線からなる半導体モジュールにおいて、前記基板を
折り畳むことにより多層化を行い、前記基板の層間を接
着手段により接着する。また、折り畳んだ層間に、熱拡
散用基板を配置し熱を拡散することを行う。また、折り
畳んだ層間に、剛性確保用基板を配置し、半導体モジュ
ールの剛性を上げ、反り等の変形により半田ボールが浮
き上がるのを防止し、半導体モジュールと配線基板との
電気的接続を確実にすることが記載されている。しかし
ながら、同公報の場合には、基板が山折り線と谷折り線
の部分から折り畳まれて多層化が行われるとともに、谷
折り線の部分の同一空間内に半導体チップが配設されて
おり、かつ、その空間内に半導体チップの能動面が対向
して配置されている。対向する半導体チップから発生す
る熱が互いに作用し、更に、温度を向上させて半導体チ
ップに異常動作を起こし、延いては、それを元にして半
導体モジュールに異常を生じさせる。特に、半導体チッ
プの能動面が対向した位置に配置されている場合には、
この熱が互いに作用して異常動作を起こし易い。このた
めに同公報では、半導体チップの間に熱拡散用基板が配
置され熱を拡散することを行っているが、能動面に接し
て配設されているために熱拡散用基板を介して半導体チ
ップの発生する熱が互いに作用することに変化がなく、
温度は余り少なくならないために、温度を上昇させて半
導体チップに異常動作を起こすことが生ずるという問題
がまだ残っている。このために、熱拡散用基板を厚くし
たり、あるいは、対向する半導体チップの間隔を広くす
る必要が生じ、半導体チップが大きく（厚く）なる。ま
た、半導体チップは絶縁フィルムテープに搭載されてい
るため、半導体チップから絶縁フィルムテープを経て接
着手段（モールド樹脂）への熱の放熱性が悪く半導体チ
ップの温度が上昇する。また、基板が山折り線と谷折り
線で製作するため、製造が複雑になっている。
来の積層型ＭＣＰでは、層間接続を行うために、ビアホ
ールやスルーホールを形成する必要があるので次のよう
に行うため製造プロセスが複雑になるという問題があ
る。すなわち、積層型ＭＣＰは、半導体チップと配線基
板とを電気的に接続し、積層型ＭＣＰを作る際に積層単
位となるチップキャリアを複数枚作成し、このチップキ
ャリアとコンデンサフィルムと熱伝導基板とパッケージ
ベースとを接着フィルムに接着する。そしてスルーホー
ルを形成し、積層し接着した部品間の電気的接続を行
う。このとき、ビアホールやスルーホールの加工には、
層間の位置合わせ、穴あけ加工、穴への導体の充填もし
くは鍍金加工などの製造プロセスが困難である。このた
めに、ビアホールやスルーホール等の製造困難な製造プ
ロセスを用いずに、銅配線を施した絶縁フィルムテープ
に半導体チップを載置するとともに、積層した半導体チ
ップを電気的に接続したもの、例えば、特開平８−１６
７６３０号公報が提案されている。少なくとも一つの半
導体チップと、それらを搭載するための基板と、その基
板上に形成された前記半導体チップと電気的に接続され
た配線からなる半導体モジュールにおいて、前記基板を
折り畳むことにより多層化を行い、前記基板の層間を接
着手段により接着する。また、折り畳んだ層間に、熱拡
散用基板を配置し熱を拡散することを行う。また、折り
畳んだ層間に、剛性確保用基板を配置し、半導体モジュ
ールの剛性を上げ、反り等の変形により半田ボールが浮
き上がるのを防止し、半導体モジュールと配線基板との
電気的接続を確実にすることが記載されている。しかし
ながら、同公報の場合には、基板が山折り線と谷折り線
の部分から折り畳まれて多層化が行われるとともに、谷
折り線の部分の同一空間内に半導体チップが配設されて
おり、かつ、その空間内に半導体チップの能動面が対向
して配置されている。対向する半導体チップから発生す
る熱が互いに作用し、更に、温度を向上させて半導体チ
ップに異常動作を起こし、延いては、それを元にして半
導体モジュールに異常を生じさせる。特に、半導体チッ
プの能動面が対向した位置に配置されている場合には、
この熱が互いに作用して異常動作を起こし易い。このた
めに同公報では、半導体チップの間に熱拡散用基板が配
置され熱を拡散することを行っているが、能動面に接し
て配設されているために熱拡散用基板を介して半導体チ
ップの発生する熱が互いに作用することに変化がなく、
温度は余り少なくならないために、温度を上昇させて半
導体チップに異常動作を起こすことが生ずるという問題
がまだ残っている。このために、熱拡散用基板を厚くし
たり、あるいは、対向する半導体チップの間隔を広くす
る必要が生じ、半導体チップが大きく（厚く）なる。ま
た、半導体チップは絶縁フィルムテープに搭載されてい
るため、半導体チップから絶縁フィルムテープを経て接
着手段（モールド樹脂）への熱の放熱性が悪く半導体チ
ップの温度が上昇する。また、基板が山折り線と谷折り
線で製作するため、製造が複雑になっている。
【０００４】本発明は、上記従来の問題点に着目し、キ
ャリアテープを谷曲げ形状で螺旋状に巻いて製造よく多
層化を行なうとともに、小型で、放熱性の良い半導体装
置、ならびにこれを用いた電子機器を提供することを目
的としている。また、第２には、半導体チップの能動面
を対向することなく配置して熱拡散を確実に行い正常に
作動することを目的とする。
ャリアテープを谷曲げ形状で螺旋状に巻いて製造よく多
層化を行なうとともに、小型で、放熱性の良い半導体装
置、ならびにこれを用いた電子機器を提供することを目
的としている。また、第２には、半導体チップの能動面
を対向することなく配置して熱拡散を確実に行い正常に
作動することを目的とする。
【０００５】
【課題を解決するための手段】上記目的を達成するため
に、本発明に係る半導体装置は、キャリアテープ上に形
成した配線に電気的に接続した複数の半導体チップを並
置するとともに、キャリアテープを谷曲げ形状で順次螺
旋状に巻いて半導体チップを重ねて多層化しモールド樹
脂で覆ったことを特徴としている。
に、本発明に係る半導体装置は、キャリアテープ上に形
成した配線に電気的に接続した複数の半導体チップを並
置するとともに、キャリアテープを谷曲げ形状で順次螺
旋状に巻いて半導体チップを重ねて多層化しモールド樹
脂で覆ったことを特徴としている。
【０００６】このように構成した本発明は、キャリアテ
ープは谷曲げ形状のみで形成されるとともに、順次螺旋
状に拡大しながら巻いて半導体チップを重ねて多層化し
ているために、小型で製造が容易にできる。
ープは谷曲げ形状のみで形成されるとともに、順次螺旋
状に拡大しながら巻いて半導体チップを重ねて多層化し
ているために、小型で製造が容易にできる。
【０００７】また、本発明に係る半導体装置は、キャリ
アテープ上に隣接する半導体チップの間隔を順次拡大し
て配置し、前記半導体チップの能動面を非対向にしなが
ら前記キャリアテープを順次螺旋状に巻いて半導体チッ
プを重ねて多層化しモールド樹脂で覆った構成にするこ
ともできる。
アテープ上に隣接する半導体チップの間隔を順次拡大し
て配置し、前記半導体チップの能動面を非対向にしなが
ら前記キャリアテープを順次螺旋状に巻いて半導体チッ
プを重ねて多層化しモールド樹脂で覆った構成にするこ
ともできる。
【０００８】このように構成した本発明は、半導体チッ
プは、能動面が互いに対向する面に配置されることがな
くなり、能動面から発生する熱が互いに作用して熱を上
昇させることがなくなり、半導体チップの温度が上昇す
ることが少なくなる。このため、半導体チップに異常動
作が発生することがなくなり、半導体モジュールは正常
に動作する。
プは、能動面が互いに対向する面に配置されることがな
くなり、能動面から発生する熱が互いに作用して熱を上
昇させることがなくなり、半導体チップの温度が上昇す
ることが少なくなる。このため、半導体チップに異常動
作が発生することがなくなり、半導体モジュールは正常
に動作する。
【０００９】また、本発明に係る半導体装置は、重ねら
れた半導体チップ間は非キャリアテープとすることが望
ましい。
れた半導体チップ間は非キャリアテープとすることが望
ましい。
【００１０】このように構成した本発明は、重ねられた
半導体チップ間はキャリアテープを省いた分だけ半導体
チップ間の隙間を小さくできるので半導体モジュールの
厚さを薄くことができる。また、熱伝導率の良くないキ
ャリアテープが配設されていないため、半導体チップの
放熱性が良くなり、温度が余り上昇することがなくな
り、異常動作の発生を防止できる。
半導体チップ間はキャリアテープを省いた分だけ半導体
チップ間の隙間を小さくできるので半導体モジュールの
厚さを薄くことができる。また、熱伝導率の良くないキ
ャリアテープが配設されていないため、半導体チップの
放熱性が良くなり、温度が余り上昇することがなくな
り、異常動作の発生を防止できる。
【００１１】また、本発明に係る半導体装置は、並置し
た半導体チップに隣接してテープ材のインタポーザをキ
ャリアテープ上に配置し、かつ、インタポーザに外部接
続端子を配設することが望ましい。
た半導体チップに隣接してテープ材のインタポーザをキ
ャリアテープ上に配置し、かつ、インタポーザに外部接
続端子を配設することが望ましい。
【００１２】このように構成した本発明は、並置した半
導体チップに隣接してテープ材のインタポーザをキャリ
アテープ上に配置しており、インタポーザに外部接続端
子を配設しているため、インタポーザにより外部接続端
子部が補強されるとともに、単層の配線で良くなりコス
トが安価になる。
導体チップに隣接してテープ材のインタポーザをキャリ
アテープ上に配置しており、インタポーザに外部接続端
子を配設しているため、インタポーザにより外部接続端
子部が補強されるとともに、単層の配線で良くなりコス
トが安価になる。
【００１３】また、本発明に係る電子機器は、上記構成
の半導体装置を備えることが望ましい。
の半導体装置を備えることが望ましい。
【００１４】このように構成した本発明は、熱の発生が
少なくなり、熱の上昇を防止する装置が小さく出来ると
ともに、熱による異常動作の少ない電子機器を得ること
が出来る。
少なくなり、熱の上昇を防止する装置が小さく出来ると
ともに、熱による異常動作の少ない電子機器を得ること
が出来る。
【００１５】
【発明の実施の形態】以下に、本発明に係る半導体装
置、ならびに電子機器の好ましい実施の形態を添付図面
に従って詳細に説明する。
置、ならびに電子機器の好ましい実施の形態を添付図面
に従って詳細に説明する。
【００１６】図１は本発明の第１実施形態に係る半導体
装置の展開平面図、図２は半導体装置の側面断面図であ
る。
装置の展開平面図、図２は半導体装置の側面断面図であ
る。
【００１７】図１において、半導体装置１は、キャリア
テープ材３の上に複数（本実施形態の場合は４個）の半
導体チップ５（実線で示す）と、テープ材料からなるイ
ンタポーザ７（３点鎖線で示す）が載置されている。本
実施形態の場合に、半導体チップ５は、図示の右側より
順次、第１半導体チップ５ａ、第２半導体チップ５ｂ、
第３半導体チップ５ｃ、および、第４半導体チップ５ｄ
とする。また、インタポーザ７は、第４半導体チップ５
ｄに隣接されて配置されるとともに、電気的に接続され
ている。この半導体チップ５は、トランジスタや抵抗、
コンデンサ等の素子が形成された能動面（図２のＡｃ）
を図示の上側に配置した状態でキャリアテープ材３の上
に載置されている。また、シリコンチップ等からなる半
導体チップ５の裏面の非能動面には、シリコン酸化膜
（ＳｉＯ２膜）等の絶縁膜が形成されている。
テープ材３の上に複数（本実施形態の場合は４個）の半
導体チップ５（実線で示す）と、テープ材料からなるイ
ンタポーザ７（３点鎖線で示す）が載置されている。本
実施形態の場合に、半導体チップ５は、図示の右側より
順次、第１半導体チップ５ａ、第２半導体チップ５ｂ、
第３半導体チップ５ｃ、および、第４半導体チップ５ｄ
とする。また、インタポーザ７は、第４半導体チップ５
ｄに隣接されて配置されるとともに、電気的に接続され
ている。この半導体チップ５は、トランジスタや抵抗、
コンデンサ等の素子が形成された能動面（図２のＡｃ）
を図示の上側に配置した状態でキャリアテープ材３の上
に載置されている。また、シリコンチップ等からなる半
導体チップ５の裏面の非能動面には、シリコン酸化膜
（ＳｉＯ２膜）等の絶縁膜が形成されている。
【００１８】キャリアテープ材３には、各半導体チップ
５の載置されているそれぞれの個所に複数（本実施形態
の場合は４個）のデバイスホール９があけられている。
本実施形態の場合に、このデバイスホール９は、図示の
右側より順次、第１デバイスホール９ａ、第２デバイス
ホール９ｂ、第３デバイスホール９ｃ、および、第４デ
バイスホール９ｄとする。このデバイスホール９は、半
導体チップ５の外形寸法よりも大きく形成されており、
本実施形態では、図１に示すように、所定の寸法Ｌａの
隙間を有している。すなわち、第１半導体チップ５ａの
横には、所定の寸法Ｔａを隔てて第２半導体チップ５ｂ
が、キャリアテープ材３に設けられた第２デバイスホー
ル９ｂの位置に配設されている。ここで、第１半導体チ
ップ５ａと第２半導体チップ５ｂの外形寸法が同一の場
合には、第１デバイスホール９ａと第２デバイスホール
９ｂとは同一寸法の孔があけられている。また、第１半
導体チップ５ａと第２半導体チップ５ｂの外形寸法が異
なる場合には、第１デバイスホール９ａと第２デバイス
ホール９ｂとは隙間をほぼ同一にして、寸法が異なる孔
があけられている。他のデバイスホール９については、
以下において説明は省略するが同様に構成されている。
また、第２半導体チップ５ｂの横には、前記所定の寸法
Ｔａよりも大きい距離Ｔｂを隔てて第３半導体チップ５
ｃが、キャリアテープ材３に設けられた第３デバイスホ
ール９ｃの位置に載置されている。また、前記と同様
に、第３半導体チップ５ｃの横には、前記所定の寸法Ｔ
ｂよりも更に大きい距離Ｔｃを隔てて第４半導体チップ
５ｄが、キャリアテープ材３に設けられた第４デバイス
ホール９ｄの位置に載置されている。本実施形態では、
前記のように４個の半導体チップ５で形成されている
が、これに限定されることなく２個、３個、あるいは、
４個以上でも良い。また、他の実施形態として、デバイ
スホール９は、半導体チップ５の外形寸法よりも小さく
形成して、所定の図示しない寸法で重ね合わせるように
して半導体チップ５を載置しても良い。上記のように、
デバイスホール９は、キャリアテープ材３の後述する絶
縁フィルムテープ３ａが除去されているため、半導体チ
ップ５からの放熱性を良くしている。
５の載置されているそれぞれの個所に複数（本実施形態
の場合は４個）のデバイスホール９があけられている。
本実施形態の場合に、このデバイスホール９は、図示の
右側より順次、第１デバイスホール９ａ、第２デバイス
ホール９ｂ、第３デバイスホール９ｃ、および、第４デ
バイスホール９ｄとする。このデバイスホール９は、半
導体チップ５の外形寸法よりも大きく形成されており、
本実施形態では、図１に示すように、所定の寸法Ｌａの
隙間を有している。すなわち、第１半導体チップ５ａの
横には、所定の寸法Ｔａを隔てて第２半導体チップ５ｂ
が、キャリアテープ材３に設けられた第２デバイスホー
ル９ｂの位置に配設されている。ここで、第１半導体チ
ップ５ａと第２半導体チップ５ｂの外形寸法が同一の場
合には、第１デバイスホール９ａと第２デバイスホール
９ｂとは同一寸法の孔があけられている。また、第１半
導体チップ５ａと第２半導体チップ５ｂの外形寸法が異
なる場合には、第１デバイスホール９ａと第２デバイス
ホール９ｂとは隙間をほぼ同一にして、寸法が異なる孔
があけられている。他のデバイスホール９については、
以下において説明は省略するが同様に構成されている。
また、第２半導体チップ５ｂの横には、前記所定の寸法
Ｔａよりも大きい距離Ｔｂを隔てて第３半導体チップ５
ｃが、キャリアテープ材３に設けられた第３デバイスホ
ール９ｃの位置に載置されている。また、前記と同様
に、第３半導体チップ５ｃの横には、前記所定の寸法Ｔ
ｂよりも更に大きい距離Ｔｃを隔てて第４半導体チップ
５ｄが、キャリアテープ材３に設けられた第４デバイス
ホール９ｄの位置に載置されている。本実施形態では、
前記のように４個の半導体チップ５で形成されている
が、これに限定されることなく２個、３個、あるいは、
４個以上でも良い。また、他の実施形態として、デバイ
スホール９は、半導体チップ５の外形寸法よりも小さく
形成して、所定の図示しない寸法で重ね合わせるように
して半導体チップ５を載置しても良い。上記のように、
デバイスホール９は、キャリアテープ材３の後述する絶
縁フィルムテープ３ａが除去されているため、半導体チ
ップ５からの放熱性を良くしている。
【００１９】第４半導体チップ５ｄに隣接されて配置さ
れているインタポーザ７には、外部と電気的に接続する
半田ボール等からなる外部接続端子１１が付設されてい
る。この外部接続端子はピン構造で形成しても良い。
れているインタポーザ７には、外部と電気的に接続する
半田ボール等からなる外部接続端子１１が付設されてい
る。この外部接続端子はピン構造で形成しても良い。
【００２０】上記のように、半導体チップ５は、第１半
導体チップ５ａから第２半導体チップ５ｂへ、第２半導
体チップ５ｂから第３半導体チップ５ｃへと、および、
第４半導体チップ５ｄから外部接続端子１１へと、順次
図示の左側に行くほど所定の距離Ｔａが距離Ｔｂより、
また、所定の距離Ｔｂが距離Ｔｃよりも広く形成されて
いる。例えば、この所定の距離は、Ｔｂ＝１．５×Ｔ
ａ、Ｔｃ＝２．０×Ｔａ、Ｔｄ＝２．５×Ｔａ、Ｔｄ＝
３．０×Ｔａ、のごとく設定している。この隣接した各
半導体チップ５間のキャリアテープ材３の距離Ｔ部に
は、折り曲げ部１３（２点鎖線で示す）が形成されてい
る。この折り曲げ部１３は、図示の左側より順次、第１
半導体チップ５ａと第２半導体チップ５ｂとの間を第１
折り曲げ部１３ａ、第２半導体チップ５ｂと第３半導体
チップ５ｃとの間を第２折り曲げ部１３ｂ、…のごとく
形成されている。この折り曲げ部１３は、後述する絶縁
フィルムテープ３ａを除去して空間により形成した場合
には、半導体チップ５からの放熱性を良くしている。
導体チップ５ａから第２半導体チップ５ｂへ、第２半導
体チップ５ｂから第３半導体チップ５ｃへと、および、
第４半導体チップ５ｄから外部接続端子１１へと、順次
図示の左側に行くほど所定の距離Ｔａが距離Ｔｂより、
また、所定の距離Ｔｂが距離Ｔｃよりも広く形成されて
いる。例えば、この所定の距離は、Ｔｂ＝１．５×Ｔ
ａ、Ｔｃ＝２．０×Ｔａ、Ｔｄ＝２．５×Ｔａ、Ｔｄ＝
３．０×Ｔａ、のごとく設定している。この隣接した各
半導体チップ５間のキャリアテープ材３の距離Ｔ部に
は、折り曲げ部１３（２点鎖線で示す）が形成されてい
る。この折り曲げ部１３は、図示の左側より順次、第１
半導体チップ５ａと第２半導体チップ５ｂとの間を第１
折り曲げ部１３ａ、第２半導体チップ５ｂと第３半導体
チップ５ｃとの間を第２折り曲げ部１３ｂ、…のごとく
形成されている。この折り曲げ部１３は、後述する絶縁
フィルムテープ３ａを除去して空間により形成した場合
には、半導体チップ５からの放熱性を良くしている。
【００２１】上記のキャリアテープ材３は、耐熱性を有
するポリイミド系材料等からなるフレキシブルで、か
つ、絶縁フィルムテープ３ａが用いられており、曲げ自
在に構成されている。このキャリアテープ材３の上に
は、予め銅配線１５およびインタポーザ７に付設された
外部接続端子１１が形成されている。この銅配線１５
は、ＴＡＢ（Tape Automated Bonding）技術により、各
半導体チップ５（５ａ、５ｂ、５ｃ、および５ｄ）の電
極１７および外部接続端子１１と電気的に接続される。
次に、キャリアテープ材３は、パーフォレーション１９
の部分を切取り線２１で切断した後に、折り曲げ部１３
で谷曲げ、すなわち、内側に向けて折り曲げられて順次
螺旋状に巻いて拡大されている。これにより、各半導体
チップ５が図示の上下に多層化され、かつ、所定の間隔
Ｍａを隔てて重ねられて配置される。
するポリイミド系材料等からなるフレキシブルで、か
つ、絶縁フィルムテープ３ａが用いられており、曲げ自
在に構成されている。このキャリアテープ材３の上に
は、予め銅配線１５およびインタポーザ７に付設された
外部接続端子１１が形成されている。この銅配線１５
は、ＴＡＢ（Tape Automated Bonding）技術により、各
半導体チップ５（５ａ、５ｂ、５ｃ、および５ｄ）の電
極１７および外部接続端子１１と電気的に接続される。
次に、キャリアテープ材３は、パーフォレーション１９
の部分を切取り線２１で切断した後に、折り曲げ部１３
で谷曲げ、すなわち、内側に向けて折り曲げられて順次
螺旋状に巻いて拡大されている。これにより、各半導体
チップ５が図示の上下に多層化され、かつ、所定の間隔
Ｍａを隔てて重ねられて配置される。
【００２２】上記のごとく展開された半導体装置１は、
次のように螺旋形状に順次拡大して巻かれている。例え
ば、第１半導体チップ５ａの能動面を下側にして水平に
置き、次に、第１折り曲げ部１３ａを反時計方向に折り
曲げて、第２半導体チップ５ｂの能動面を上側にして水
平に置き、第１半導体チップ５ａと第２半導体チップ５
ｂとは能動面が対向することなく、かつ所定間隔（Ｍ
ａ）離間して重ねられて配置される。すなわち、第１半
導体チップ５ａと第２半導体チップ５ｂとは非能動面が
対向して配置されている。さらに、第２折り曲げ部１３
ｂを反時計方向に折り曲げて、第３半導体チップ５ｃの
能動面を下側にして水平に置き、第１半導体チップ５ａ
の能動面と第３半導体チップ５ｃの非能動面とが対向し
て配置される。同様に、第３折り曲げ部１３ｃを反時計
方向に折り曲げて、第４半導体チップ５ｄの能動面を上
側にして水平に置き、第２半導体チップ５ｂの能動面と
第４半導体チップ５ｄの非能動面とが対向して配置され
る。さらに、第４折り曲げ部１３ｄを反時計方向に折り
曲げて、外部接続端子１１を下側にして水平に置き、第
３半導体チップ５ｃの能動面と外部接続端子１１とがキ
ャリアテープ材３を挟んで対向して配置される。これに
より、展開された半導体装置１は、各半導体チップ５が
能動面を対向することなく積層される。また、このと
き、各半導体チップ５は、キャリアテープ材３が挟まれ
ていない状態で積層されている。この積層された半導体
チップ５とキャリアテープ材３との空間、および、その
外方には、所定の大きさにモールド樹脂２３を流し込む
ことにより半導体装置１が形成される。上記実態例で
は、螺旋形状に順次拡大して巻くとき、反時計方向に曲
げたが、時計方向に曲げても同様に半導体装置１が得ら
れる。
次のように螺旋形状に順次拡大して巻かれている。例え
ば、第１半導体チップ５ａの能動面を下側にして水平に
置き、次に、第１折り曲げ部１３ａを反時計方向に折り
曲げて、第２半導体チップ５ｂの能動面を上側にして水
平に置き、第１半導体チップ５ａと第２半導体チップ５
ｂとは能動面が対向することなく、かつ所定間隔（Ｍ
ａ）離間して重ねられて配置される。すなわち、第１半
導体チップ５ａと第２半導体チップ５ｂとは非能動面が
対向して配置されている。さらに、第２折り曲げ部１３
ｂを反時計方向に折り曲げて、第３半導体チップ５ｃの
能動面を下側にして水平に置き、第１半導体チップ５ａ
の能動面と第３半導体チップ５ｃの非能動面とが対向し
て配置される。同様に、第３折り曲げ部１３ｃを反時計
方向に折り曲げて、第４半導体チップ５ｄの能動面を上
側にして水平に置き、第２半導体チップ５ｂの能動面と
第４半導体チップ５ｄの非能動面とが対向して配置され
る。さらに、第４折り曲げ部１３ｄを反時計方向に折り
曲げて、外部接続端子１１を下側にして水平に置き、第
３半導体チップ５ｃの能動面と外部接続端子１１とがキ
ャリアテープ材３を挟んで対向して配置される。これに
より、展開された半導体装置１は、各半導体チップ５が
能動面を対向することなく積層される。また、このと
き、各半導体チップ５は、キャリアテープ材３が挟まれ
ていない状態で積層されている。この積層された半導体
チップ５とキャリアテープ材３との空間、および、その
外方には、所定の大きさにモールド樹脂２３を流し込む
ことにより半導体装置１が形成される。上記実態例で
は、螺旋形状に順次拡大して巻くとき、反時計方向に曲
げたが、時計方向に曲げても同様に半導体装置１が得ら
れる。
【００２３】以上により構成された半導体装置１は、能
動面を対向することなく積層されているため、半導体チ
ップ５の温度が相互に作用することがなくなり、正常に
動作し、異常動作の発生を防止できる。また、半導体チ
ップ５は、キャリアテープ材３が挟まれていない状態で
積層されているため、小型化されるとともに、キャリア
テープ材３の熱伝導率が悪い絶縁フィルムテープ３ａが
ないため放熱性が良くなり、異常動作の発生を防ぐこと
ができる。
動面を対向することなく積層されているため、半導体チ
ップ５の温度が相互に作用することがなくなり、正常に
動作し、異常動作の発生を防止できる。また、半導体チ
ップ５は、キャリアテープ材３が挟まれていない状態で
積層されているため、小型化されるとともに、キャリア
テープ材３の熱伝導率が悪い絶縁フィルムテープ３ａが
ないため放熱性が良くなり、異常動作の発生を防ぐこと
ができる。
【００２４】上記第１実施形態では、キャリアテープ材
３の上に複数の半導体チップ５の能動面（Ａｃ）が図示
の上側に配置された状態でキャリアテープ材３の上に載
置していたが、能動面を図示の下側に配置した状態でキ
ャリアテープ材３の上に載置しても良い。この第２実施
形態の場合にも、半導体装置１Ａは、図３の側面図に示
すように、この場合にも前記と同様に、第１半導体チッ
プ５ａと第２半導体チップ５ｂとは、能動面が対向する
ことなく配置できる。この場合には、外部接続端子１１
はキャリアテープ材３を介してインタポーザ７に取着さ
れている。
３の上に複数の半導体チップ５の能動面（Ａｃ）が図示
の上側に配置された状態でキャリアテープ材３の上に載
置していたが、能動面を図示の下側に配置した状態でキ
ャリアテープ材３の上に載置しても良い。この第２実施
形態の場合にも、半導体装置１Ａは、図３の側面図に示
すように、この場合にも前記と同様に、第１半導体チッ
プ５ａと第２半導体チップ５ｂとは、能動面が対向する
ことなく配置できる。この場合には、外部接続端子１１
はキャリアテープ材３を介してインタポーザ７に取着さ
れている。
【００２５】そして、この半導体装置１を備える電子機
器として、図４にノート型パーソナルコンピュータ５０
を示している。このノート型パーソナルコンピュータ５
０は、熱放熱性の良い半導体装置１を備えているため、
小型化できる。
器として、図４にノート型パーソナルコンピュータ５０
を示している。このノート型パーソナルコンピュータ５
０は、熱放熱性の良い半導体装置１を備えているため、
小型化できる。
【００２６】
【発明の効果】以上説明したように本発明によれば、キ
ャリアテープを谷折り曲げ形状のみとし、順次拡大しな
がら螺旋状に巻いて半導体チップを多層化しているた
め、小型で製造が容易にできる。また、半導体チップ
は、重ねた間にキャリアテープを配設していないため、
放熱性が良くなり、半導体チップの温度の上昇を防ぐこ
とができる。また、重ねられた半導体チップ間はキャリ
アテープを省いた分だけ半導体チップ間の隙間を小さく
できるので半導体モジュールの厚さを薄くことができ
る。さらに、半導体チップは、能動面が互いに対向する
面に配置されることがなくなり、能動面から発生する熱
が互いに作用して熱を上昇させることがなくなり、半導
体チップの温度が上昇することが少なくなる。このた
め、半導体チップに異常動作が発生することがなくな
り、半導体モジュールは正常に動作する。
ャリアテープを谷折り曲げ形状のみとし、順次拡大しな
がら螺旋状に巻いて半導体チップを多層化しているた
め、小型で製造が容易にできる。また、半導体チップ
は、重ねた間にキャリアテープを配設していないため、
放熱性が良くなり、半導体チップの温度の上昇を防ぐこ
とができる。また、重ねられた半導体チップ間はキャリ
アテープを省いた分だけ半導体チップ間の隙間を小さく
できるので半導体モジュールの厚さを薄くことができ
る。さらに、半導体チップは、能動面が互いに対向する
面に配置されることがなくなり、能動面から発生する熱
が互いに作用して熱を上昇させることがなくなり、半導
体チップの温度が上昇することが少なくなる。このた
め、半導体チップに異常動作が発生することがなくな
り、半導体モジュールは正常に動作する。
【図１】本発明の第１実施形態に係る半導体装置の展開
平面図である。
平面図である。
【図２】本発明の第１実施形態に係る半導体装置の側面
断面図である。
断面図である。
【図３】本発明の第２実施形態に係る他の半導体装置の
側面断面図である。
側面断面図である。
【図４】本発明の実施形態に係る半導体装置の電子機器
への適用例の説明図である。
への適用例の説明図である。
１ 半導体装置 ３ キャリアテープ材 ５ 半導体チップ ７ インタポーザ ９ デバイスホール １１ 外部接続端子 １３ 折り曲げ部 １５ 銅配線 １７ 電極 ２３ モールド樹脂
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０５Ｋ 1/18
Claims (5)
- 【請求項１】キャリアテープ上に形成した配線に電気的
に接続した複数の半導体チップを並置するとともに、キ
ャリアテープを谷曲げ形状で順次螺旋状に巻いて半導体
チップを重ねて多層化しモールド樹脂で覆ったことを特
徴する半導体装置。 - 【請求項２】キャリアテープ上に隣接する半導体チップ
の間隔を順次拡大して配置し、前記半導体チップの能動
面を非対向にしながら前記キャリアテープを順次螺旋状
に巻いて半導体チップを重ねて多層化しモールド樹脂で
覆ったことを特徴する半導体装置。 - 【請求項３】重ねられた半導体チップ間は非キャリアテ
ープとしたことを特徴とする請求項１あるいは請求項２
に記載の半導体装置。 - 【請求項４】並置した半導体チップに隣接してテープ材
のインタポーザをキャリアテープ上に配置し、かつ、イ
ンタポーザに外部接続端子を配設したことを特徴とする
請求項１乃至請求項３のいずれかに記載の半導体装置。 - 【請求項５】請求項１乃至４のいずれかに記載の半導体
装置を備えたことを特徴とする電子機器。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29854099A JP3721893B2 (ja) | 1999-10-20 | 1999-10-20 | 半導体装置、ならびに電子機器 |
| US09/688,964 US6717250B1 (en) | 1999-10-20 | 2000-10-17 | Stacked semiconductor apparatus and electronic device including stacked semiconductor apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29854099A JP3721893B2 (ja) | 1999-10-20 | 1999-10-20 | 半導体装置、ならびに電子機器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001118986A true JP2001118986A (ja) | 2001-04-27 |
| JP3721893B2 JP3721893B2 (ja) | 2005-11-30 |
Family
ID=17861061
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29854099A Expired - Fee Related JP3721893B2 (ja) | 1999-10-20 | 1999-10-20 | 半導体装置、ならびに電子機器 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6717250B1 (ja) |
| JP (1) | JP3721893B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007103554A (ja) * | 2005-10-03 | 2007-04-19 | Rohm Co Ltd | ハイブリッド集積回路装置とその製造方法 |
| JP2007521636A (ja) * | 2003-09-30 | 2007-08-02 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 可撓性の重ねられたチップ・アセンブリとその形成方法 |
| CN107768315A (zh) * | 2016-08-23 | 2018-03-06 | 亚德诺半导体集团 | 紧凑集成器件封装 |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7071547B2 (en) * | 2002-09-11 | 2006-07-04 | Tessera, Inc. | Assemblies having stacked semiconductor chips and methods of making same |
| FI119583B (fi) | 2003-02-26 | 2008-12-31 | Imbera Electronics Oy | Menetelmä elektroniikkamoduulin valmistamiseksi |
| US7167373B1 (en) * | 2004-03-08 | 2007-01-23 | Virtium Technology, Inc. | Stacking multiple devices using flexible circuit |
| JP2006108431A (ja) * | 2004-10-06 | 2006-04-20 | Sharp Corp | 半導体装置 |
| JP4602208B2 (ja) * | 2004-12-15 | 2010-12-22 | 新光電気工業株式会社 | 電子部品実装構造体及びその製造方法 |
| US7888185B2 (en) * | 2006-08-17 | 2011-02-15 | Micron Technology, Inc. | Semiconductor device assemblies and systems including at least one conductive pathway extending around a side of at least one semiconductor device |
| US20090109636A1 (en) * | 2007-10-25 | 2009-04-30 | Chipstack, Inc. | Multiple package module using a rigid flex printed circuit board |
| US8498125B2 (en) * | 2008-06-09 | 2013-07-30 | Schlumberger Technology Corporation | Instrumentation package in a downhole tool string component |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5371654A (en) | 1992-10-19 | 1994-12-06 | International Business Machines Corporation | Three dimensional high performance interconnection package |
| JPH08167630A (ja) | 1994-12-15 | 1996-06-25 | Hitachi Ltd | チップ接続構造 |
| US5646446A (en) * | 1995-12-22 | 1997-07-08 | Fairchild Space And Defense Corporation | Three-dimensional flexible assembly of integrated circuits |
| US6121676A (en) * | 1996-12-13 | 2000-09-19 | Tessera, Inc. | Stacked microelectronic assembly and method therefor |
| US6225688B1 (en) * | 1997-12-11 | 2001-05-01 | Tessera, Inc. | Stacked microelectronic assembly and method therefor |
-
1999
- 1999-10-20 JP JP29854099A patent/JP3721893B2/ja not_active Expired - Fee Related
-
2000
- 2000-10-17 US US09/688,964 patent/US6717250B1/en not_active Expired - Lifetime
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007521636A (ja) * | 2003-09-30 | 2007-08-02 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 可撓性の重ねられたチップ・アセンブリとその形成方法 |
| JP2007103554A (ja) * | 2005-10-03 | 2007-04-19 | Rohm Co Ltd | ハイブリッド集積回路装置とその製造方法 |
| CN107768315A (zh) * | 2016-08-23 | 2018-03-06 | 亚德诺半导体集团 | 紧凑集成器件封装 |
| CN107768315B (zh) * | 2016-08-23 | 2021-06-25 | 亚德诺半导体集团 | 紧凑集成器件封装 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3721893B2 (ja) | 2005-11-30 |
| US6717250B1 (en) | 2004-04-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6441476B1 (en) | Flexible tape carrier with external terminals formed on interposers | |
| JP3186700B2 (ja) | 半導体装置及びその製造方法 | |
| KR101653856B1 (ko) | 반도체 장치 및 그 제조방법 | |
| JP2960276B2 (ja) | 多層配線基板、この基板を用いた半導体装置及び多層配線基板の製造方法 | |
| JPS6355213B2 (ja) | ||
| JP2953899B2 (ja) | 半導体装置 | |
| JP4704800B2 (ja) | 積層型半導体装置及びその製造方法 | |
| JP3119630B2 (ja) | 半導体チップモジュール用多層回路基板およびその製造方法 | |
| JP2005033201A (ja) | 半導体パッケージ | |
| JP3721893B2 (ja) | 半導体装置、ならびに電子機器 | |
| US20130307145A1 (en) | Semiconductor package and method of fabricating the same | |
| JP3731420B2 (ja) | 半導体装置の製造方法 | |
| JP2002217354A (ja) | 半導体装置 | |
| JP2001077228A (ja) | 半導体パッケージ用プリント配線板およびその製造方法 | |
| JP3757766B2 (ja) | 半導体装置及びその製造方法、並びに電子機器 | |
| KR100498470B1 (ko) | 적층형 반도체 패키지 및 그 제조방법 | |
| JPH10242379A (ja) | 半導体モジュール | |
| JP2006339293A (ja) | 回路モジュール | |
| JP2003273321A (ja) | 半導体モジュール | |
| JP4090348B2 (ja) | 部品内蔵モジュール | |
| JP2001102516A (ja) | 半導体装置およびその製造方法 | |
| JP2002033443A (ja) | 半導体モジュール | |
| JP3855627B2 (ja) | 半導体装置及び電子装置ならびにその製造方法 | |
| JP2848346B2 (ja) | 電子部品の実装方法 | |
| KR100256306B1 (ko) | 적층형 멀티 칩 모듈 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050519 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050524 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050715 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050823 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050905 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080922 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090922 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090922 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100922 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100922 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110922 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120922 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130922 Year of fee payment: 8 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |