DE3520003A1 - Elektrisch programmierbare verknuepfungsmatrix - Google Patents

Elektrisch programmierbare verknuepfungsmatrix

Info

Publication number
DE3520003A1
DE3520003A1 DE19853520003 DE3520003A DE3520003A1 DE 3520003 A1 DE3520003 A1 DE 3520003A1 DE 19853520003 DE19853520003 DE 19853520003 DE 3520003 A DE3520003 A DE 3520003A DE 3520003 A1 DE3520003 A1 DE 3520003A1
Authority
DE
Germany
Prior art keywords
signal
row
value
inputs
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19853520003
Other languages
English (en)
Other versions
DE3520003C2 (de
Inventor
Werner 8052 Moosburg Elmer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Deutschland GmbH
Original Assignee
Texas Instruments Deutschland GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Deutschland GmbH filed Critical Texas Instruments Deutschland GmbH
Priority to DE19853520003 priority Critical patent/DE3520003A1/de
Priority to US06/846,329 priority patent/US4740919A/en
Priority to EP86105726A priority patent/EP0207249A3/de
Priority to JP61129051A priority patent/JPS61288518A/ja
Publication of DE3520003A1 publication Critical patent/DE3520003A1/de
Application granted granted Critical
Publication of DE3520003C2 publication Critical patent/DE3520003C2/de
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/3185Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318516Test of programmable logic devices [PLDs]
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52Protection of memory contents; Detection of errors in memory contents

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Logic Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Description

PRINZ, LEISEFt, B1JNKE & PARTNER
Patentanwälte European Patent Attorneys 3 5 20
München 3 Stuttgart
4. Juni 1985 TEXAS INSTRUMENTS
DEUTSCHLAND GMBH
Haggertystraße 1
8050 Freising
Unser Zeichen: T 3694
Elektrisch programmierbare Verknüpfungsmatrxx
Die Erfindung bezieht sich auf eine elektrisch programmierbare Verknüpfungsmatrxx für binäre Signale mit Signaleingängen und Signalausgängen, zwei Zeilenleitungen für jeden Signaleingang, wobei das dem Signaleingang zugeführte Signal an der einen Zeilenleitung in nicht negierter Form und an der anderen Zeilenleitung in negierter Form erzeugbar ist, einer Spaltenleitung für jeden Signalausgang und einer im nicht programmierten Zustand elektrisch leitenden, zum Zweck der Programmierung unterbrechbaren Verbindung zwisehen jeder Zeilenleitung und jeder Spaltenleitung.
Eine elektrisch programmierbare Verknüpfungsmatrxx der eingangs angegebenen Art ist beispielsweise in der von der Firma Texas Instruments hergestellten integrierten Schaltung des Typs SN54TL16R4 enthalten. Eine Beschreibung dieser integrierten Schaltung befindet sich in dem von dieser Firma herausgegebenen Handbuch "ALS/AS Logic Circuit Data Book 1983"auf S. 3/10. In der englischsprachxgen Literatur wird eine Verknüpfungsmatrxx dieser Art in der Regel als "Programmable Logic Array" (abgekürzt PLA) bezeichnet. In
einem Anwendungsfall wird eine solche Verknüpfungsmatrix bei der Adressierung eines Speichers zur Erzielung einer 1-aus-N-Decodierung eingesetzt, aus deren Ergebnis jeweils an eine einzelne Speicheradressierungsleitung ein Ansteuersignal angelegt wird, wenn an einem an die Verknüpfungsmatrix angeschlossenen Adreßbus eine bestimmte, dieser Adressierungsleitung zugeordnete Speicheradresse erscheint.
IQ Damit die bekannte Verknüpfungsmatrix möglichst universell eingesetzt werden kann, sind jedem Signaleingang zwei Zeilenleitungen zugeordnet, wobei durch geeignete Schaltungsmaßnamen dafür gesorgt ist, daß an der einen Zeilenleitung der dem Binärwert am Signaleingang entspre-
chende Binärwert auftritt, während an der anderen Zeilenlei tung der negierte Binärwert auftritt. Über die elektrisch leitenden, zu Programmierungszwecken unterbrechbaren Verbindungen zwischen dem Zeilenleiter und den Spaltenleitern kann somit jedem Spaltenleiter ein Eingangssignal in nicht negierter Form oder auch in negierter Form zugeführt werden. Im programmierten Zustand, wenn also einige der ursprünglich elektrisch leitenden Verbindungen zwischen den Zeilenleitern und den Spaltenleitern entsprechend der gewünschten Dekodierfunktion unterbrochen worden sind, verhalten sich die Spaltenleiter wie UND-Schaltungen, was bedeutet, daß an dem mit dem Spaltenleiter verbundenen Ausgang nur dann ein Signal mit dem Binärwert "H" erscheint, wenn an allen mit diesem Spaltenleiter verbundenen Zeilenleitern dieser Binärwert "H" vorhanden ist. Sobald an einem mit diesem Spaltenleiter verbundenen Zeilenleiter der Binärwert "L" auftritt, nimmt auch das Signal an dem mit diesem Spaltenleiter verbundenen Ausgang den Wert "L" an.
Sowohl auf Seiten des Herstellers als auch auf seiten des
Anwenders ist es erwünscht, eine programmierbare Verknüpfungsmatrix vor der Durchführung einer Programmierung daraufhin zu überprüfen, ob die elektrisch leitenden Verbindungen zwischen den Zeilenleitern und den Spaltenleitern alle einwandfrei, also nicht unterbrochen sind. Nur wenn im nicht programmierten Zustand zwischen jedem Signaleingang und jedem Signalausgang eine elektrisch leitende Verbindung vorhanden ist, ist gewährleistet, daß die Verknüpfungsmatrix in jeder beliebigen Weise zur Erzielung gewünschter Decodierfunktionen programmiert werden kann. Bei der bekannten Verknüpfungsmatrix ist es nicht möglich, die elektrischen Verbindungen zwischen den Zeilenleitern und den Spaltenleitern einzeln zu überprüfen, da, sobald an die Singaleingänge binäre Signale angelegt werden, an jeden Spaltenleiter von den zwei jeweils einem Signaleingang zugeordneten Zeilenleitern sowohl der Binärwert "H" als auch der Binärwert "L" angelegt wird. Da die Schaltungen, die die Signaleingänge mit den Zeilenleitern verbinden, so ausgebildet sind, daß ihr Ausgangssignal unabhängig von ihrem Eingangssignal stets den Binärwert "L" annimmt, wenn ein solcher Binärwert von einer anderen Schaltung her zu ihrem Ausgang gelangt, treten an allen Signalausgängen stets die Binärwerte "L" auf, welche Binärwerte den Signaleingängen auch zugeführt werden. Die selektive Überprüfung einer elektrischen Verbindung zwischen einem ausgewählten Zeilenleiter und einem ausgewählten Spaltenleiter ist. somit nicht möglich.
Der Erfindung liegt die Aufgabe zugrunde, eine Verknüpfungsmatrix der geschilderten Art so auszugestalten, daß die im nicht programmierten Zustand bestehenden elektrischen Verbindungen zwischen den Zeilenleitern und den Spaltenleitern vor der Programmierung einzeln geprüft werden können.
Erfindungsgemäß wird diese Aufgabe dadurch gelöst, daß in die Verbindung zwischen den Signaleingängen und jedem der diesen zugeordneten Zeilenleitern ein steuerbares Schaltglied eingefügt ist, das durch ein ihm zugeführtes Steuersignal derart steuerbar ist, daß sein Ausgangssignal sich mit dem am zugehörigen Signaleingang anliegenden Signal ändert oder unabhängig von diesem Signal stets einen vorbestimmten Signalwert beibehält.
In der erfindungsgemäßen Verknüpfungsmatrix wird mit Hilfe der steuerbaren Schaltglieder die Möglichkeit geschaffen, durch Anlegen vorgewählter Signalwerte an die Signaleingänge an allen Zeilenleitern den gleichen ausgewählten Signalwert zu erzeugen. Eines der beiden jeweils einem Signaleingang zugeordneten Schaltglieder befindet sich dabei in dem Zustand, in dem sein Ausgangssignal sich abhängig von dem dem zugehörigen Signaleingang zugeführten Signal ändert. Eine Änderung des einem Signaleingang zugeführten Signalwerts kann somit an den Signalausgängen festgestellt werden, die über die Spaltenleiter und die elektrisch leitenden Verbindungen mit dem Zeilenleiter verbunden sind, an dem der sich ändernde Signalwert auftritt. Nacheinander können dadurch alle elektrischen Verbindungen zwischen' den Zeilenleitern und den Spaltenleitern auf ihre Funktionsfähigkeit überprüft werden. Auch die Signalwege zwischen den Signaleingängen und den zugehörigen Signalausgängen können sowohl bezüglich ihrer Funktionsfähigkeit als auch bezüglich ihrer Schaltgeschwindigkeit überprüft werden.
Die Erfindung wird nun anhand der Zeichnung beispielshalber erläutert, deren einzige Figur ein schematisches Schaltbild des für die Erfindung wesentlichen Teils einer elektrisch programmierbaren Verküpfungsmatrix zeigt.
Die in der Zeichnung dargestellte Verknüpfungsmatrix 10 weist Signaleingänge A„ bis A und Signalausgänge Qn bis Q. auf. Jedem Signaleingang sind zwei Zeilenleiter aQ und a ', a1 und a ' ..a und a ' zugeordnet. Ihr Signalaus-
Ul IX X
gang ist mit einem Spaltenleiter qQ, q. ..q^ verbunden.
Im nicht programmierten Zustand der Verknüpfungsmatrix 10 befindet sich zwischen jedem Spaltenleiter a , a · . .a , a ' und jedem Spaltenleiter qQ bis q^ eine elektrisch leitende Ver-
!5 bindung, die jeweils von einer Schmelzbrücke F und einer DiodeD gebildet ist. Unter Verwendung von in der Zeichnung nicht dargestellten Schaltungen, die an die Spaltenleiter angeschlossen sind, und durch Anlegen spezieller Programmierungssignale können die Schmelzbrücken zum Programmieren der Verknüpfungsmatrix 10 in ausgewählter Weise zerstört werden, damit die Verbindung zwischen einem ausgewählten Zeilenleiter und einem ausgewählten Spaltenleiter unterbrochen wird. Wie der Programmiervorgang durchgeführt wird, ist bekannt, so daß hier keine näheren Ausführungen darüber gemacht werden. Die Dioden D dienen der Entkopplung der "L"- und "H"-Signale an den Spaltenleitern q , q.. . . . q.
Jeder Signaleingang A. bis A ist über einen Negator Nn bis N an einen Eingang eines von einer NAND-Schaltung gebildeten Schaltglieds Sn, S1 ..Sx angeschlossen. Ferner ist jeder Signaleingang An bis A direkt an einen Eingang eines weiteren, ebenfalls von einer NAND-Schaltung gebildeten Schaltglieds Sn 1, S1' ... Sx' angeschlossen. Die zweiten Eingänge der Schaltglieder Sn, S1 ... S sind di-
U I X
rekt an einen Steuereingang Cj angeschlossen, und die zweiten Eingänge der Schaltglieder Sn 1, S1 1 ... S · sind gemeinsam an einen Steuereingang C„ angeschlossen.
Wenn in der beschriebenen Verknüpfungsmatrix 10 geprüft werden soll, ob die Schmelzbrücken F, die jeweils einen Zeilenleiter und einen Spaltenleiter miteinander verbinden sollen, die gewünschte Verbindung auch tatsächlich herstellen, wird wie folgt vorgegangen:
An den Steuereingang C1 wird ein Signal mit dem Wert "H" angelegt, und an den Steuereingang C~ wird ein Signal mit dem Wert "L" angelegt. Gleichzeitig werden an alle Signaleingänge An bis* A Signale mit dem Wert "H" angelegt.
Für die weitere Erläuterung seien zunächst die Signale an den dem Signaleingang An zugeordneten Baueinheiten NQ, Sn und Sn 1 sowie an den Zeilenleitern aQ und a' näher betrachtet. Das Signal mit dem Wert "H" am Signaleingang An hat zur Folge, daß infolge der Negierung durch den Negator Nn an dem in der Zeichnung oben liegenden ersten Eingang des Schaltglieds Sn der Signalwert "L" auftritt. Am zweiten Eingang dieses Schaltglieds Sn liegt das bereits erwähnte Steuersignal vom Steuereingang C1 mit dem Wert "H". Da das Schaltglied Sn wie erwähnt eine NAND-Schaltung ist, erscheint an seinem mit dem Zeilenleiter a_ verbundenen Ausgang ein Signal mit dem Wert "H". An beiden Eingängen des Schaltglieds S ' liegen Signale mit dem Wert "L", so daß auch dieses Schaltglied an seinem Ausgang ein Signal mit dem Wert "H" abgibt und an den Zeilenleiter an' anlegt. Durch Anlegen des Signals mit dem Wert "L" an den zweiten Eingang des Schaltglieds Sn 1 gibt dieses Schaltglied an seinem Ausgang den Signalwert "H" ab, unabhängig davon, welches Signal seinem ersten Eingang vom Signaleingang An zugeführt wird. Dies bedeutet, daß am Zeilenleiter aQ' stets der Signalwert "H" vorhanden ist, unabhängig vom Signal am Signaleingang An. Am zweiten Eingang des Schaltglieds Sn liegt dagegen der Signalwert "H", was zur Folge hat, daß an seinem Ausgang und damit auch am Zeilenleiter aQ der Signalwert "H" oder der Signalwert "L" erzeugt werden kann, je nachdem, ob am Signaleingang An der Signalwert "H" oder "L" anliegt. Die
bisher geschilderten Verhältnisse liegen auch an den den weiteren Signaleingängen A1 bis A zugeordneten Bauein-
I X
hexten und an den entsprechenden Zeilenleitern vor.
Wie aus dem Schaltbild hervorgeht, sind die Ausgänge aller Schaltglieder Sn, S · bis S , S ' über die Schmelzbrücken
U U X X
F00' F00 bis Fx0' Fx0 Parallel an den Signalausgang Qn angeschlossen. An diesem Ausgang Qn erscheint der Signalwert "H" solange an allen Zeilenleitern ebenfalls der Signalwert "H" vorhanden ist. Sobald jedoch an einem Zeilenleiter der Signalwert "L" auftritt, nimmt auch das Signal am Signalausgang Qn den Wert "L" an. Vom Standpunkt der logischen Funktion aus betrachtet sind die Ausgänge der Schaltglieder Sn, Sn 1 bis S , S · jeweils über eine UND-
(J U XX
Verknüpfung mit den Signalausgängen Qn bis Q. verbunden.
Zum Prüfen des Funktionszustandes der Schmelzbrücke Fnn wird das Signal am Signaleingang A_ vom Signalwert "H" auf den Signalwert "L" umgeschaltet. Wenn das Signal am Signalausgang Qn diesem Wechsel von "H" auf "L" folgt, ist die Schmelzbrücke Fnn in Ordnung, d.h. sie stellt eine Verbindung zwischen dem Zeilenleiter an und dem Spaltenleiter qn her. Nacheinander kann nun festgestellt werden, ob der gleiche Wechsel von "H" auf "L" auch an den Signalausgängen Q1 bis Q. auftritt, wodurch nacheinander die Schmelzbrücken FQ1 bis F . geprüft werden können. Zum Prüfen der zwischen dem Zeilenleiter a1 und den Spaltenleitern qn bis q. vorhandenen Schmelzbrücken wird nur an den Signaleingang A1 ein Signal mit dem Wert "L" gelegt, und es wird festgestellt, ob der damit verbundene Wechsel von "H" auf "L" auch an den Ausgängen Qn bis Q. auftritt. Auf diese Weise können nacheinander alle zwischen den Zeilenleitern an bis a und den Spaltenleitern qn bis q.
UX UX
vorhandenen Schmelzbrücken auf ihren einwandfreien Zustand geprüft werden.
Zur überprüfung der Schmelzbrücken zwischen den Zeilenleitern an ' bis a ' und den Spaltenleitern qn bis q. wird
an den Steuereingang C1 der Signalwert "L" und an den Signaleingang Cy der Signalwert "H" angelegt. Wie bei der vorher beschriebenen Prüfung werden an alle Signaleingänge An bis A wieder Signale mit dem Wert "H" angelegt.
U X
Dies hat zur Folge, daß an allen Zeilenleitern Signale mit dem Wert "H" anliegen. Allerdings sind in diesem Fall die Schaltglieder Sn bis S durch das Steuersignal mit dem
U X
Wert "L" an ihrem zweiten Eingang in einen Zustand versetzt, in dem ihr Ausgangssignal unabhängig vom Wert des ihrem ersten Eingang zugeführten Signals stets den Wert "H" beibehält. Die Schaltglieder Sn 1 bis S ' reagieren
U X
dagegen bei einem Wechsel des Signalwerts an ihrem ersten Eingang von "H" auf "L" mit einem entsprechenden Wechsel ihres Ausgangssignals. Wie in der oben geschilderten Weise können nun nacheinander die zwischen den Zeilenleitern a ' bis a ' und den Spaltenleitern qn bis q. vorhandenen Schmelzbrücken durch Umschalten der Signalwerte an den Signaleingängen An bis A von "H" auf "L" durch Feststel-
U X
len einer entsprechenden Signalwertänderung an den Signalausgängen Qn bis Q. geprüft werden.
Durch Einfügen der Schaltglieder Sn, Sn' bis S , S ' in die Verbindungen zwischen den Signaleingangen An bis A
U X
und den Zeilenleitern a_, a ' bis a , a ' können in der
Ul/ XX geschilderten Weise alle zwischen den Zeilenleitern und den Spaltenleitern q0 bis q. im unprogrammierten Zustand vorhandenen Schmelzbrücken auf ihren leitenden Zustand überprüft werden. Diese Funktionsprüfung gibt dem Anwender die Sicherheit, daß er vor der Programmierung eine einwandfreie Verknüpfungsmatrix 10 zur Verfügung hat, so daß durch die durch gezieltes Unterbrechen von Schmelzbrücken durchgeführte Programmierung auch tatsächlich die gewünschte Funktion der Verknüpfungsmatrix erzielt werden kann. Bei der Anwendung der Verknüpfungsmatrix im programmierten Zustand werden an die Steuereingänge C., C~ Signale mit dem Wert "H" angelegt, durch die die Schalt-
glieder SQ, S ' bis S , S ' in den Zustand versetzt werden, in dem sie ihr Ausgangssignal in Abhängigkeit von dem ihrem ersten Eingang zugeführten Signal ändern
- Leerseite -

Claims (4)

  1. PRINZ, LEIS€R, BUNKE & FARTNER
  2. Patentanwälte Euiopaan Patent Attorneys O C O Q Π Q
  3. München Stuttgart
  4. 4. Juni 1985
    TEXAS INSTRUMENTS
    DEUTSCHLAND GMBH
    Haggertystraße 1
    8050 Freising
    Unser Zeichen: T 3694
    Patentansprüche
    (1./ Elektrisch programmierbare Verknüpfungsmatrix für binäre Signale mit Signaleingängen und Signalausgängen, zwei Zeilenleitungen für jeden Signaleingang, wobei das dem Signaleingang zugeführte Signal an der einen Zeilenleitung in nicht negierter Form und an der anderen Zeilenleitung in negierter Form erzeugbar ist, einer Spaltenleitung für jeden Signalausgang und einer im nich't programmierten Zustand elektrisch leitenden, zum Zweck der Programmierung unterbrechbaren Verbindung zwischen jeder Zeilenleitung und jeder Spaltenleitung, dadurch gekennzeichnet, daß in die Verbindung zwischen den Signaleingängen (An bis A ) und jedem der diesen zugeord-
    U X
    neten Zeilenleitern (a_, a_ bis a , a ) ein steuer-
    0 0 χ χ
    bares Schaltglied (Sn, Sn bis S , s' ) eingefügt ist,
    U U * X X
    das durch ein ihm zugeführtes Steuersignal derart steuerbar ist, daß sein Ausgangssignal sich mit dem am zugehörigen Signaleingang (An bis A ) anliegenden Si-
    U X
    gnal ändert oder unabhängig von diesem Signal stets einen vorbestimmten Signalwert beibehält. 20
    2. Verknüpfungsmatrix nach Anspruch 1, dadurch gekennzeichnet, daß die Schaltglieder (Sn, Sn bis S , S )
    U U X X
    NAND-Schaltungen sind, die zwei Eingänge aufweisen, von denen jeweils einer mit dem zugehörigen Signaleingang in Verbindung steht und der andere an jeweils einen von zwei Steuereingängen (Cw C«) angeschlossen ist.
DE19853520003 1985-06-04 1985-06-04 Elektrisch programmierbare verknuepfungsmatrix Granted DE3520003A1 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE19853520003 DE3520003A1 (de) 1985-06-04 1985-06-04 Elektrisch programmierbare verknuepfungsmatrix
US06/846,329 US4740919A (en) 1985-06-04 1986-03-31 Electrically programmable logic array
EP86105726A EP0207249A3 (de) 1985-06-04 1986-04-25 Elektrisch programmierbare logische Anordnung
JP61129051A JPS61288518A (ja) 1985-06-04 1986-06-03 電気的にプログラム可能な論理アレ−

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19853520003 DE3520003A1 (de) 1985-06-04 1985-06-04 Elektrisch programmierbare verknuepfungsmatrix

Publications (2)

Publication Number Publication Date
DE3520003A1 true DE3520003A1 (de) 1986-12-04
DE3520003C2 DE3520003C2 (de) 1987-11-12

Family

ID=6272411

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19853520003 Granted DE3520003A1 (de) 1985-06-04 1985-06-04 Elektrisch programmierbare verknuepfungsmatrix

Country Status (4)

Country Link
US (1) US4740919A (de)
EP (1) EP0207249A3 (de)
JP (1) JPS61288518A (de)
DE (1) DE3520003A1 (de)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3718915A1 (de) * 1987-06-05 1988-12-15 Siemens Ag Programmierbare schaltungsanordnung
DE3718916A1 (de) * 1987-06-05 1988-12-15 Siemens Ag Verbindungsnetzwerk zur einstellbaren verbindung von schaltungsanordnungen, insbesondere programmierbaren schaltungsanordnungen
US4897836A (en) * 1987-10-20 1990-01-30 Gazelle Microcircuits, Inc. Programmable connection path circuit
JPH01109921A (ja) * 1987-10-23 1989-04-26 Ricoh Co Ltd プログラマブルロジックアレイ
JPH01191227A (ja) * 1988-01-26 1989-08-01 Toyota Central Res & Dev Lab Inc 故障診断機能付cmos型pla回路
US5452231A (en) * 1988-10-05 1995-09-19 Quickturn Design Systems, Inc. Hierarchically connected reconfigurable logic assembly
US5329470A (en) * 1988-12-02 1994-07-12 Quickturn Systems, Inc. Reconfigurable hardware emulation system
US5109353A (en) 1988-12-02 1992-04-28 Quickturn Systems, Incorporated Apparatus for emulation of electronic hardware system
US5353243A (en) * 1989-05-31 1994-10-04 Synopsys Inc. Hardware modeling system and method of use
US5369593A (en) * 1989-05-31 1994-11-29 Synopsys Inc. System for and method of connecting a hardware modeling element to a hardware modeling system
US5023485A (en) * 1989-12-04 1991-06-11 Texas Instruments Incorporated Method and circuitry for testing a programmable logic device
US5680583A (en) * 1994-02-16 1997-10-21 Arkos Design, Inc. Method and apparatus for a trace buffer in an emulation system
US5777489A (en) * 1995-10-13 1998-07-07 Mentor Graphics Corporation Field programmable gate array with integrated debugging facilities
US5841967A (en) * 1996-10-17 1998-11-24 Quickturn Design Systems, Inc. Method and apparatus for design verification using emulation and simulation
US6009256A (en) * 1997-05-02 1999-12-28 Axis Systems, Inc. Simulation/emulation system and method
US6026230A (en) * 1997-05-02 2000-02-15 Axis Systems, Inc. Memory simulation system and method
US6134516A (en) * 1997-05-02 2000-10-17 Axis Systems, Inc. Simulation server system and method
US6389379B1 (en) 1997-05-02 2002-05-14 Axis Systems, Inc. Converification system and method
US6421251B1 (en) 1997-05-02 2002-07-16 Axis Systems Inc Array board interconnect system and method
US6321366B1 (en) 1997-05-02 2001-11-20 Axis Systems, Inc. Timing-insensitive glitch-free logic system and method
US5960191A (en) 1997-05-30 1999-09-28 Quickturn Design Systems, Inc. Emulation system with time-multiplexed interconnect
US5970240A (en) * 1997-06-25 1999-10-19 Quickturn Design Systems, Inc. Method and apparatus for configurable memory emulation
US6407576B1 (en) * 1999-03-04 2002-06-18 Altera Corporation Interconnection and input/output resources for programmable logic integrated circuit devices
US20130085302A1 (en) 2011-10-03 2013-04-04 Celanese International Corporation Processes for Producing Acrylic Acids and Acrylates
BR112014014610A2 (pt) 2011-12-16 2017-06-13 Celanese Int Corp produção de ácido acético com estabilidade de catalisador aprimorada

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2328976C2 (de) * 1972-06-26 1982-06-03 Burroughs Corp., 48232 Detroit, Mich. Schaltwerk mit einem kapazitiven, änderbaren Festwertspeicher

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3721964A (en) * 1970-02-18 1973-03-20 Hewlett Packard Co Integrated circuit read only memory bit organized in coincident select structure
US4237547A (en) * 1979-09-17 1980-12-02 Motorola, Inc. Program decoder for shared contact eprom

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2328976C2 (de) * 1972-06-26 1982-06-03 Burroughs Corp., 48232 Detroit, Mich. Schaltwerk mit einem kapazitiven, änderbaren Festwertspeicher

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
E-269 Sept.28, 1984, Vol. 8/No.213 *
Patents Abstracts of Japan E-278, Nov.13, 1984, Vol.8/No.247 *

Also Published As

Publication number Publication date
US4740919A (en) 1988-04-26
EP0207249A2 (de) 1987-01-07
DE3520003C2 (de) 1987-11-12
EP0207249A3 (de) 1989-12-13
JPS61288518A (ja) 1986-12-18

Similar Documents

Publication Publication Date Title
DE3520003A1 (de) Elektrisch programmierbare verknuepfungsmatrix
DE3130714C2 (de)
DE68918040T2 (de) Integrierte Halbleiterschaltung mit Ein- und Ausgangsanschlüssen, die einen unabhängigen Verbindungstest erlauben.
DE3884037T2 (de) Programmierungsschaltung für Eingabe-/Ausgabezelle eines programmierbaren Logikarrays.
DE3709032C2 (de)
EP0010173A1 (de) Halbleiterplättchen mit verbesserter Prüfbarkeit der monolithisch hochintegrierten Schaltungen
DE3015992A1 (de) Programmierbare logische anordnung
DE3215671C2 (de) Programmierbare Logikanordnung
DE2335785B2 (de) Schaltungsanordnung zum Prüfen einer Matrixverdrahtung
CH671837A5 (de)
EP0074417B1 (de) Verfahren und Schaltungsanordnung zum Prüfen des mit einer Tristate-Treiberschaltung integrierten Schaltnetzes, das diese in den Zustand hoher Ausgangsimpedanz steuert
EP0778673B1 (de) Integrierte Schaltung mit programmierbarem Pad-Treiber
DE10322246A1 (de) Für Energieversorgung bestimmtes internes Spannungs-Steuergerät mit zwei Schaltkreisen zur Erzeugung von zwei Referenzspannungen für interne Energiezufuhr
DE4420988A1 (de) Verfahren zum Testen einer integrierten Schaltung sowie integrierte Schaltungsanordnung mit einer Testschaltung
EP0214508B1 (de) Integrierter Halbleiterspeicher
EP0247502B1 (de) Programmierbare Schaltungsanordnung
DE4321211C2 (de) Halbleiterwafer und Verfahren zu seiner Herstellung, sowie Halbleitervorrichtung und Prüfeinrichtung hierfür mit Voralterungsmöglichkeit ("burn-in")
DE69128603T2 (de) Integrierte Schaltung mit einem Widerstandsnetz teilenden Datenausgang
EP1088311B1 (de) Elektronische prüfungsspeichereinrichtung
EP0729034A2 (de) Prüfschaltung und Prüfverfahren zur Funktionsprüfung von elektronischen Schaltungen
DE10154614C1 (de) Integrierte Schaltung mit einer Testschaltung und Verfahren zum Entkoppeln einer Testschaltung
EP0368859B1 (de) Programmierbare schaltungsanordnung
EP0757254A2 (de) Integrierte Schaltung
DE69433618T2 (de) Gerät zur prüfung der verbindung zwischen dem ausgang einer schaltung mit fester logischer ausgabe und dem eingang eines weiteren schaltkreises
DE3418364C2 (de)

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8330 Complete disclaimer