JPS61288518A - 電気的にプログラム可能な論理アレ− - Google Patents
電気的にプログラム可能な論理アレ−Info
- Publication number
- JPS61288518A JPS61288518A JP61129051A JP12905186A JPS61288518A JP S61288518 A JPS61288518 A JP S61288518A JP 61129051 A JP61129051 A JP 61129051A JP 12905186 A JP12905186 A JP 12905186A JP S61288518 A JPS61288518 A JP S61288518A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- row
- value
- input
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318516—Test of programmable logic devices [PLDs]
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/52—Protection of memory contents; Detection of errors in memory contents
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Logic Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は信号入力、信号出力、各々の信号入力に対する
２本の行線、各々の信号出力に対する列線、及び各々の
行線と各々の列線の間にあって、プログラムされていな
い状態では導電性であって、プログラミングの為に遮断
可能である接続部を持ち、信号入力に印加される信号が
一方の行線では非否定形式で、そして他方の行線では否
定形式で発生し得る様な、２進信号に対する電気的にプ
ログラム可能な論理アレーに関する。
２本の行線、各々の信号出力に対する列線、及び各々の
行線と各々の列線の間にあって、プログラムされていな
い状態では導電性であって、プログラミングの為に遮断
可能である接続部を持ち、信号入力に印加される信号が
一方の行線では非否定形式で、そして他方の行線では否
定形式で発生し得る様な、２進信号に対する電気的にプ
ログラム可能な論理アレーに関する。
従来の技術及び問題
上に述べた様な形式の電気的にプログラム可能な論理ア
レーは、例えばテキサス・インスツルメンツ社によって
製造される５Ｎ５４ＴＬ１６Ｒ４形式の集積回路に入っ
ている。この集積回路は、同社から出版されたマニュア
ルｒＡＬＳ／Ａｓ論理回路データ・ブック１９８３年」
のページ３／１０に記載されている。英語の文献では、
この形式の論理マトリクスは一般的に「プログラム可能
な論理アレー」と呼ばれ、ＰＬＡと略称されている。１
つの用途として、こういう論理アレーは、Ｎ名訳１のデ
コーディングを行なう為に、メモリをアドレスするのに
使われる。このデコーディングの結果から、夫々の場合
、個別のメモリ・アドレス線に関連する特定のメモリ・
アドレスが論理アレーに接続されたアドレス・バスに現
われる時、選択信号がこのメモリ・アドレス線に印加さ
れる。
レーは、例えばテキサス・インスツルメンツ社によって
製造される５Ｎ５４ＴＬ１６Ｒ４形式の集積回路に入っ
ている。この集積回路は、同社から出版されたマニュア
ルｒＡＬＳ／Ａｓ論理回路データ・ブック１９８３年」
のページ３／１０に記載されている。英語の文献では、
この形式の論理マトリクスは一般的に「プログラム可能
な論理アレー」と呼ばれ、ＰＬＡと略称されている。１
つの用途として、こういう論理アレーは、Ｎ名訳１のデ
コーディングを行なう為に、メモリをアドレスするのに
使われる。このデコーディングの結果から、夫々の場合
、個別のメモリ・アドレス線に関連する特定のメモリ・
アドレスが論理アレーに接続されたアドレス・バスに現
われる時、選択信号がこのメモリ・アドレス線に印加さ
れる。
公知の論理アレーを出来るだけ万能的に使える様にする
為、各々の信号入力には２本の行線が付設されており、
適当な回路手段により、一方の行線には、信号入力にあ
る２進値に対応する２進値が現われ、他方の行線には否
定の２進値が現われる様に保証されている。この為、行
導体と列導体の間にある、プログラミング用に遮断可能
な導電性の接続部により、各々の列導体に非否定形式又
は否定形式の入力信号を印加することが出来る。
為、各々の信号入力には２本の行線が付設されており、
適当な回路手段により、一方の行線には、信号入力にあ
る２進値に対応する２進値が現われ、他方の行線には否
定の２進値が現われる様に保証されている。この為、行
導体と列導体の間にある、プログラミング用に遮断可能
な導電性の接続部により、各々の列導体に非否定形式又
は否定形式の入力信号を印加することが出来る。
プログラムされた状態では、即ち行導体と列導体の間の
初めは導電性であった成る接続部を所望のデコーディン
グ機能に従って遮断した時、列導体はアンド回路の様に
撮舞う。つまり、この列導体に接続された出力には、こ
の列導体に接続された全ての行導体に２進値ｔｔ Ｈｎ
が存在する時だけ、２進値“ＨＩＩを持つ信号が現われ
る。この列導体に接続された１つの行導体に２進値゛Ｌ
″が現われるや否や、この列導体に接続された出力の信
号も値’Ｌ“になる。
初めは導電性であった成る接続部を所望のデコーディン
グ機能に従って遮断した時、列導体はアンド回路の様に
撮舞う。つまり、この列導体に接続された出力には、こ
の列導体に接続された全ての行導体に２進値ｔｔ Ｈｎ
が存在する時だけ、２進値“ＨＩＩを持つ信号が現われ
る。この列導体に接続された１つの行導体に２進値゛Ｌ
″が現われるや否や、この列導体に接続された出力の信
号も値’Ｌ“になる。
製造業者の観点からも利用者の観点からも、行導体と列
導体の間の導電性接続部が全部完全であるかどうか、即
ち遮断されていないかどうかを、プログラムを実行する
前に、判定する為に、プログラム可能な論理アレーを検
査することが望ましい。各々の信号入力と各々の信号出
力の間にプログラムされていない状態で導電性の接続部
が存在する時にだけ、論理アレーを任意の所望゛の形で
プログラムして、所望のデコーディング機能を達成する
ことが出来ることが保証される。公知の論理アレーでは
、行導体と列導体の間の電気接続部を個別に検査するこ
とが出来ない。これは、２進信号が信号入力に印加され
るや否や、夫々信号入力に付設された２本の行導体によ
り、２進値Ｉｌｌ ＨＩｔ及び２進値″″Ｌ ＩＩの両
方が各々の列導体に印加されるからである。信号入力を
行導体に接続する回路は、２進値が別の回路か″らその
出力に到達する時に、その回路の出力信号が入力信号に
関係なく、２進値゛ゝＬ １′を持つ様に形成されてい
るので、常に２進値ｖｔ Ｌ ｎが全ての信号出力に発
生し、こういう２進値が信号入力にも印加される。従っ
て、選ばれた行導体と選ばれた列導体の間の電気接続部
を選択的に検査することが出来ない。
導体の間の導電性接続部が全部完全であるかどうか、即
ち遮断されていないかどうかを、プログラムを実行する
前に、判定する為に、プログラム可能な論理アレーを検
査することが望ましい。各々の信号入力と各々の信号出
力の間にプログラムされていない状態で導電性の接続部
が存在する時にだけ、論理アレーを任意の所望゛の形で
プログラムして、所望のデコーディング機能を達成する
ことが出来ることが保証される。公知の論理アレーでは
、行導体と列導体の間の電気接続部を個別に検査するこ
とが出来ない。これは、２進信号が信号入力に印加され
るや否や、夫々信号入力に付設された２本の行導体によ
り、２進値Ｉｌｌ ＨＩｔ及び２進値″″Ｌ ＩＩの両
方が各々の列導体に印加されるからである。信号入力を
行導体に接続する回路は、２進値が別の回路か″らその
出力に到達する時に、その回路の出力信号が入力信号に
関係なく、２進値゛ゝＬ １′を持つ様に形成されてい
るので、常に２進値ｖｔ Ｌ ｎが全ての信号出力に発
生し、こういう２進値が信号入力にも印加される。従っ
て、選ばれた行導体と選ばれた列導体の間の電気接続部
を選択的に検査することが出来ない。
問題点を解決する為の 段 び
本発明の課題は、プログラムされていない状態で、行導
体と列導体の間に存在する電気接続部を、プログラミン
グの前に個別に検査することが出来る様な、前述の形式
の論理アレーを開発することである。
体と列導体の間に存在する電気接続部を、プログラミン
グの前に個別に検査することが出来る様な、前述の形式
の論理アレーを開発することである。
本発明では、信号入力と該入力に付設された各各の行導
体との間の接続部に制御可能な切換え部材を装入し、そ
の出力信号が関連する信号入力に印加された信号と共に
変化するか、又はこの信号とは無関係に、常に予定の信
号の値を保持する様に、この制御可能な切換え部材がそ
れに対して印加された制御信号によって制御可能である
様にすることにより、上に述べた課題が解決される。
体との間の接続部に制御可能な切換え部材を装入し、そ
の出力信号が関連する信号入力に印加された信号と共に
変化するか、又はこの信号とは無関係に、常に予定の信
号の値を保持する様に、この制御可能な切換え部材がそ
れに対して印加された制御信号によって制御可能である
様にすることにより、上に述べた課題が解決される。
本発明の論理アレーでは、制御可能な切換え部材の助け
を借りることにより、予め選ばれた信号の値を信号入力
に印加することにより、全ての行導体に同じ選ばれた信
号の値を発生することが出来る。夫々の信号入力に付設
された２つの切換え部材の内の一方は、その出力信号が
関連する信号入力に印加された信号に応じて変化する状
態にある。従って、信号入力に印加された信号の値の変
化を、この変化する信号の値が発生した行導体に、列導
体及び導電性接続部を介して接続された信号出力で検出
することが出来る。こうして、行導体と列導体の間にあ
る全ての電気接続部が機能しているかどうか、次々と検
査することが出来る。信号入力と関連した信号出力の間
の信号通路も、その機能並びにスイッチング速度の両方
を検査することが出来る。次に本発明を図面について説
明する。
を借りることにより、予め選ばれた信号の値を信号入力
に印加することにより、全ての行導体に同じ選ばれた信
号の値を発生することが出来る。夫々の信号入力に付設
された２つの切換え部材の内の一方は、その出力信号が
関連する信号入力に印加された信号に応じて変化する状
態にある。従って、信号入力に印加された信号の値の変
化を、この変化する信号の値が発生した行導体に、列導
体及び導電性接続部を介して接続された信号出力で検出
することが出来る。こうして、行導体と列導体の間にあ
る全ての電気接続部が機能しているかどうか、次々と検
査することが出来る。信号入力と関連した信号出力の間
の信号通路も、その機能並びにスイッチング速度の両方
を検査することが出来る。次に本発明を図面について説
明する。
実施例
図面に示す論理アレー１０は信号人力Ａ。乃至Ａ 及び
信号出力Ｑｏ乃至Ｑ１を持っている。各各の信号入力に
２本の行導体ａ とａ、ａｌとＯ ａｌ・・・・・・ａｘとａｘが付設されている。その信
号出力が列導体ｑ、Ｑ ・・・・・・Ｑｉに接続され
てい０す る。
信号出力Ｑｏ乃至Ｑ１を持っている。各各の信号入力に
２本の行導体ａ とａ、ａｌとＯ ａｌ・・・・・・ａｘとａｘが付設されている。その信
号出力が列導体ｑ、Ｑ ・・・・・・Ｑｉに接続され
てい０す る。
論理アレー１０のプログラムされていない状態名々の列
導体ｑ 乃至ｑ１の間に、夫々ヒユーズ・ブリッジＦ及
びダイオードＤで形成された導電性接続部がある。図面
に示してない回路を列導体に接続し、特定のプログラミ
ング信号を印加することにより、ヒユーズ・ブリッジを
選ばれた形で破壊して、論理アレー１０をプログラミン
グし、選ばれた行導体と選ばれた列導体の間の接続部を
遮断することが出来る。このプログラミング動作を行な
うやり方は公知であり、従ってそれについては詳しく説
明しない。ダイオードＤは列導体ｑ□、ｑ１・・・・・
・ｑｌのＩＩ Ｌ“及び”Ｈ“信号を減結合するのに役
立つ。
導体ｑ 乃至ｑ１の間に、夫々ヒユーズ・ブリッジＦ及
びダイオードＤで形成された導電性接続部がある。図面
に示してない回路を列導体に接続し、特定のプログラミ
ング信号を印加することにより、ヒユーズ・ブリッジを
選ばれた形で破壊して、論理アレー１０をプログラミン
グし、選ばれた行導体と選ばれた列導体の間の接続部を
遮断することが出来る。このプログラミング動作を行な
うやり方は公知であり、従ってそれについては詳しく説
明しない。ダイオードＤは列導体ｑ□、ｑ１・・・・・
・ｑｌのＩＩ Ｌ“及び”Ｈ“信号を減結合するのに役
立つ。
各々の信号人力Ａ 乃至Ａ が否定器Ｎ。乃至ｘ
Ｎ を介して、ナンド回路によって形成された切換え部
材Ｓ、Ｓ１・・・・・・Ｓｘの入力に接続されている。
材Ｓ、Ｓ１・・・・・・Ｓｘの入力に接続されている。
更に、各々の信号人力Ａ。乃至ＡＸが、やはりナンド回
路によって形成された別の切換え部材Ｓｏ、Ｓ１・・・
・・・Ｓｘの入力に直結になっている。
路によって形成された別の切換え部材Ｓｏ、Ｓ１・・・
・・・Ｓｘの入力に直結になっている。
切換え部材Ｓ Ｓ ・・・・・・Ｓｘの２番目の入力
が制御人力Ｃ１に直結であり、切換え部材Ｓ。。
が制御人力Ｃ１に直結であり、切換え部材Ｓ。。
ｓ’ ｓ’の２番目の入力が制御人力Ｃ２に−１°
””” ｘ 緒に接続されている。
””” ｘ 緒に接続されている。
以上説明した論理アレー１０を検査して、夫々行導体及
び列導体を接続しているヒユーズ・ブリッジＦが実際に
所望の接続を設定しているかどうかを検査する為に、次
の手順を用いる。
び列導体を接続しているヒユーズ・ブリッジＦが実際に
所望の接続を設定しているかどうかを検査する為に、次
の手順を用いる。
値ｔｔ Ｈｎを持つ信号を制御人力Ｃ１に印加し、値シ
“を持つ信号を制御人力Ｃ２に印加する。
“を持つ信号を制御人力Ｃ２に印加する。
同時に、全ての信号人力Ａ。乃至Ａｘに値１％ ＨＩＩ
を持つ信号を印加する。
を持つ信号を印加する。
以下の説明では、最初に、信号入力ＡＱと行導体ａ 及
びａ に関連する部品Ｎ、Ｓｏ及びＳｏの信号を詳しく
説明する。信号人力Ａ。の値ｔｔ Ｈｔｒを持つ信号は
、否定器Ｎ。による否定の為、切換え部材Ｓ。の図面で
は上側に示した第１の入力に現われる信号値ゞ゛Ｌ“ど
なる。切換え部材Ｓ の第２の入力には、制御人力Ｃ１
からの値ｔｔ Ｈｕを持つ前述の制御信号が加えられる
。前に述べた様に、切換え部材Ｓ。がナンド回路である
から、行導体ａ。に接続された出力には、値１１ ＨＩ
Ｉを持つ信号が現われる。切換え部材Ｓ。の両方の入力
には、値ｔｔ Ｌ ｌｌを持つ信号があり、この為この
切換え部材も出力に値ｔｔ Ｈｎを持つ出力を供給し、
それを行導体ａ。に印加する。値ｕ Ｌ“を持つ信号が
切換え部材Ｓ。の第２の入力に印加されることにより、
切換え部材Ｓ。は、信号入力Ａ。か、らその第１の入力
にどんな信号が印加されたかに関係なく、その出力に信
号値′Ｈ″を発生する。つまり、行導体ａ。には、信号
入力Ａｏの信号に関係なく、常に信号値゛Ｈ″がある。
びａ に関連する部品Ｎ、Ｓｏ及びＳｏの信号を詳しく
説明する。信号人力Ａ。の値ｔｔ Ｈｔｒを持つ信号は
、否定器Ｎ。による否定の為、切換え部材Ｓ。の図面で
は上側に示した第１の入力に現われる信号値ゞ゛Ｌ“ど
なる。切換え部材Ｓ の第２の入力には、制御人力Ｃ１
からの値ｔｔ Ｈｕを持つ前述の制御信号が加えられる
。前に述べた様に、切換え部材Ｓ。がナンド回路である
から、行導体ａ。に接続された出力には、値１１ ＨＩ
Ｉを持つ信号が現われる。切換え部材Ｓ。の両方の入力
には、値ｔｔ Ｌ ｌｌを持つ信号があり、この為この
切換え部材も出力に値ｔｔ Ｈｎを持つ出力を供給し、
それを行導体ａ。に印加する。値ｕ Ｌ“を持つ信号が
切換え部材Ｓ。の第２の入力に印加されることにより、
切換え部材Ｓ。は、信号入力Ａ。か、らその第１の入力
にどんな信号が印加されたかに関係なく、その出力に信
号値′Ｈ″を発生する。つまり、行導体ａ。には、信号
入力Ａｏの信号に関係なく、常に信号値゛Ｈ″がある。
他方、切換え部材Ｓｏの第２の入力には、信号値”ＨＩ
Ｉがあり、従って、その出力並びに行導体ａ には、信
号人力Ａ。に信号値゛Ｈ″又はゝゝし″のどちらが印加
されたかに応じて、信号値 。
Ｉがあり、従って、その出力並びに行導体ａ には、信
号人力Ａ。に信号値゛Ｈ″又はゝゝし″のどちらが印加
されたかに応じて、信号値 。
′Ｈ“又は信号値″Ｌ″を発生することが出来る。
上に述べた状態が、他の信号人力Ａ１乃至Ａｘ及び対応
する行導体に１１１達する部品にも存在する。
する行導体に１１１達する部品にも存在する。
回路図から判る様に、全ての切換え部材Ｓｏ。
Ｓ３乃至Ｓｘ、Ｓ；、の出力が、ヒユーズ・ブリッジＦ
、Ｆ 乃至ＦＦ を介して信号出力ｏｏ
ｏｏ ｘｏｏ ｘＯ Ｑｏに並列に接続されている。全ての行導体に信号値′
Ｈ“が存在する限り、この出力Ｑ。に信号値゛１Ｈ＃が
現われる。然し、１つの行導体に信号値“Ｌ“が現われ
る否や、信号出力Ｑ０の信号も値″Ｌ Ｉｔになる。論
理関数の観点から見れば、切換え部材Ｓ、Ｓｏ乃至Ｓｘ
、Ｓｘの出力が夫々アンド回路を介して信号出力Ｑｏ乃
至Ｑ、に接続される。
、Ｆ 乃至ＦＦ を介して信号出力ｏｏ
ｏｏ ｘｏｏ ｘＯ Ｑｏに並列に接続されている。全ての行導体に信号値′
Ｈ“が存在する限り、この出力Ｑ。に信号値゛１Ｈ＃が
現われる。然し、１つの行導体に信号値“Ｌ“が現われ
る否や、信号出力Ｑ０の信号も値″Ｌ Ｉｔになる。論
理関数の観点から見れば、切換え部材Ｓ、Ｓｏ乃至Ｓｘ
、Ｓｘの出力が夫々アンド回路を介して信号出力Ｑｏ乃
至Ｑ、に接続される。
ヒユーズ・ブリッジＦ。。の機能状態を検査する為、信
号入力Ａ０の信号を信号値′Ｈ“から信号値″Ｌ“に切
換える。信号出力Ｑ。の信号が′Ｈ“からＬ“へのこの
変化に追従すれば、ヒユーズ・ブリッジＦ。０は正常で
ある、即ち、行導体ａ０と列導体ｑ０の間の接続部を構
成している。
号入力Ａ０の信号を信号値′Ｈ“から信号値″Ｌ“に切
換える。信号出力Ｑ。の信号が′Ｈ“からＬ“へのこの
変化に追従すれば、ヒユーズ・ブリッジＦ。０は正常で
ある、即ち、行導体ａ０と列導体ｑ０の間の接続部を構
成している。
次に、信号出力Ｑｌ乃至Ｑｉで”）（Ｉｔから＊ Ｌ
ＩＩへの同じ変化が起るかどうかを相次いで判定するこ
とが出来、こうしてヒユーズ・ブリッジＦｏ、乃至Ｆ０
ｉを相次いで検査することが出来る。行導体ａ１及び列
導体ｑ。乃至Ｑｉの間に存在するヒユーズ・ブリッジを
検査する為、値″し＃を持っ信号を信号人力Ａまたけに
印加し、出力Ｑｏ乃至Ｑ１にｖ′Ｈｎから１１ Ｌ Ｈ
への変化がやはり起るかどうかを判定する。こうして、
行導体ａ□乃至ａ と列導体ｑｏ乃至Ｑｉの間に存在す
る全てのヒユーズ・ブリッジが満足し得る状態にあるか
どうかを相次いで検査することが出来る。
ＩＩへの同じ変化が起るかどうかを相次いで判定するこ
とが出来、こうしてヒユーズ・ブリッジＦｏ、乃至Ｆ０
ｉを相次いで検査することが出来る。行導体ａ１及び列
導体ｑ。乃至Ｑｉの間に存在するヒユーズ・ブリッジを
検査する為、値″し＃を持っ信号を信号人力Ａまたけに
印加し、出力Ｑｏ乃至Ｑ１にｖ′Ｈｎから１１ Ｌ Ｈ
への変化がやはり起るかどうかを判定する。こうして、
行導体ａ□乃至ａ と列導体ｑｏ乃至Ｑｉの間に存在す
る全てのヒユーズ・ブリッジが満足し得る状態にあるか
どうかを相次いで検査することが出来る。
にあるヒユーズニブリッジを検査するには、制御人力Ｃ
１に信号値″Ｌ ＩＩを印加し、信号入力Ｃ２に信号値
′Ｈ″を印加する。前に述べた試験と同じく、全ての信
号入力に値″ＩＨ″を持つ信号を再び印加する。その結
果、全ての行導体には、値’Ｈ“を持つ信号が印加され
る。然し、この場合、切換え部材Ｓ０乃至Ｓｘは、その
第２の入力に値“し“を持つ制御信号が印加されること
により、その出力信号が、その第゛１の入力に印加され
た信号の値に関係な（、常に値”Ｈ“を保持する状態に
ある。これと対照的に、切換え部材Ｓ。乃至Ｓｘは、そ
の第１の入力の信号値が′Ｈ″から”Ｌ“に変化したこ
とに反応し、その出力信号がそれに対応して変化する。
１に信号値″Ｌ ＩＩを印加し、信号入力Ｃ２に信号値
′Ｈ″を印加する。前に述べた試験と同じく、全ての信
号入力に値″ＩＨ″を持つ信号を再び印加する。その結
果、全ての行導体には、値’Ｈ“を持つ信号が印加され
る。然し、この場合、切換え部材Ｓ０乃至Ｓｘは、その
第２の入力に値“し“を持つ制御信号が印加されること
により、その出力信号が、その第゛１の入力に印加され
た信号の値に関係な（、常に値”Ｈ“を保持する状態に
ある。これと対照的に、切換え部材Ｓ。乃至Ｓｘは、そ
の第１の入力の信号値が′Ｈ″から”Ｌ“に変化したこ
とに反応し、その出力信号がそれに対応して変化する。
上に述べた様にして、信号人力Ａ。乃至Ａ８の信号値を
１％ Ｈ“から″し”に切換え、信号出力Ｑｏ乃至Ｑ、
の対応する信号値の変化を検出することにより、行導体
るヒユーズ・ブリッジを相次いで検査することが出来る
。
１％ Ｈ“から″し”に切換え、信号出力Ｑｏ乃至Ｑ、
の対応する信号値の変化を検出することにより、行導体
るヒユーズ・ブリッジを相次いで検査することが出来る
。
乃至Ｓ、Ｓｘを挿入することにより、上に概略的に説明
した様に、プログラムされていない状態で、行導体と列
導体ｑ。乃至Ｑｉの間に存在する全てのヒユーズ・ブリ
ッジの導電状態を検査することが出来る。この機能試験
は、プログラミングをする前に、完全な論理アレー１０
を持っているという確実さを利用者に提供し、こうして
、ヒユーズ・ブリッジを選択的に遮断することによって
行なわれるプログラミングにより、論理アレーの所望の
機能を実際に達成し得る。プログラムされた状態にある
論理アレーを使う時、制御入力Ｃ１゜Ｃ２には値％＊
８１１を持つ信号を印加し、こうして切換え部材Ｓ。、
Ｓｏ乃至Ｓｘ乃至Ｓｘは、その第１の入力に印加された
信号に応じて、その出力信号を変える状態になる。
した様に、プログラムされていない状態で、行導体と列
導体ｑ。乃至Ｑｉの間に存在する全てのヒユーズ・ブリ
ッジの導電状態を検査することが出来る。この機能試験
は、プログラミングをする前に、完全な論理アレー１０
を持っているという確実さを利用者に提供し、こうして
、ヒユーズ・ブリッジを選択的に遮断することによって
行なわれるプログラミングにより、論理アレーの所望の
機能を実際に達成し得る。プログラムされた状態にある
論理アレーを使う時、制御入力Ｃ１゜Ｃ２には値％＊
８１１を持つ信号を印加し、こうして切換え部材Ｓ。、
Ｓｏ乃至Ｓｘ乃至Ｓｘは、その第１の入力に印加された
信号に応じて、その出力信号を変える状態になる。
図面は本発明の電気的にプログラム可能な論理アレーの
主な部分を示す回路図である。 主な符号の説明 Ａｏ乃至Ａｘ：信号入力 Ｑｏ乃至Ｑｉ ：信号出力 ａ□、ａ６乃至ａ、ａｘ：行導体 Ｃ６乃至ｑｉ ：列導体 Ｎｏ乃至Ｎｘ：否定器
主な部分を示す回路図である。 主な符号の説明 Ａｏ乃至Ａｘ：信号入力 Ｑｏ乃至Ｑｉ ：信号出力 ａ□、ａ６乃至ａ、ａｘ：行導体 Ｃ６乃至ｑｉ ：列導体 Ｎｏ乃至Ｎｘ：否定器
Claims (2)
- （１）信号入力、信号出力、各々の信号入力に対する２
本の行線、各々の信号出力に対する列線、及び各々の行
線と各々の列線の間にあつて、プログラムされていない
状態では導電性であり、プログラミングの為に遮断する
ことが可能な接続部を持つていて、信号入力に印加され
る信号が一方の行線では非否定形式で且つ他方の行線で
は否定形式で発生し得る様な２進信号に対する電気的に
プログラム可能な論理アレーに於て、信号入力（Ａ＿０
乃至Ａ＿ｘ）と該入力に関連する各々の行導体（ａ、ａ
＿０′乃至ａ＿ｘ、ａ＿ｘ′）との間の接続部に制御可
能な切換え部材（Ｓ＿０、Ｓ＿０′乃至Ｓ＿ｘ、Ｓ＿ｘ
′）を挿入し、該制御可能な切換え部材は、その出力信
号が、関連する信号入力（Ａ＿０乃至Ａ＿ｘ）に印加さ
れた信号と共に変化するか、又は該信号とは無関係に常
に予定の信号の値を保持する様に、それに対して印加さ
れた制御信号によつて制御可能である電気的にプログラ
ム可能な論理アレー。 - （２）特許請求の範囲第１項に記載した電気的にプログ
ラム可能な論理アレーに於て、前記切換え部材（Ｓ＿０
、Ｓ＿０′乃至Ｓ＿ｘ、Ｓ＿ｘ′）が２つの入力を持つ
ナンド回路であり、夫々その一方の入力が関連した信号
入力に接続され、他方の入力が２つの制御入力（Ｃ＿１
、Ｃ＿２）の内の一方に接続されている電気的にプログ
ラム可能な論理アレー。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE3520003.0 | 1985-06-04 | ||
| DE19853520003 DE3520003A1 (de) | 1985-06-04 | 1985-06-04 | Elektrisch programmierbare verknuepfungsmatrix |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61288518A true JPS61288518A (ja) | 1986-12-18 |
Family
ID=6272411
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61129051A Pending JPS61288518A (ja) | 1985-06-04 | 1986-06-03 | 電気的にプログラム可能な論理アレ− |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4740919A (ja) |
| EP (1) | EP0207249A3 (ja) |
| JP (1) | JPS61288518A (ja) |
| DE (1) | DE3520003A1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01109921A (ja) * | 1987-10-23 | 1989-04-26 | Ricoh Co Ltd | プログラマブルロジックアレイ |
| JPH01191227A (ja) * | 1988-01-26 | 1989-08-01 | Toyota Central Res & Dev Lab Inc | 故障診断機能付ｃｍｏｓ型ｐｌａ回路 |
Families Citing this family (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3718916A1 (de) * | 1987-06-05 | 1988-12-15 | Siemens Ag | Verbindungsnetzwerk zur einstellbaren verbindung von schaltungsanordnungen, insbesondere programmierbaren schaltungsanordnungen |
| DE3718915A1 (de) * | 1987-06-05 | 1988-12-15 | Siemens Ag | Programmierbare schaltungsanordnung |
| US4897836A (en) * | 1987-10-20 | 1990-01-30 | Gazelle Microcircuits, Inc. | Programmable connection path circuit |
| US5452231A (en) * | 1988-10-05 | 1995-09-19 | Quickturn Design Systems, Inc. | Hierarchically connected reconfigurable logic assembly |
| US5109353A (en) * | 1988-12-02 | 1992-04-28 | Quickturn Systems, Incorporated | Apparatus for emulation of electronic hardware system |
| US5329470A (en) * | 1988-12-02 | 1994-07-12 | Quickturn Systems, Inc. | Reconfigurable hardware emulation system |
| US5353243A (en) * | 1989-05-31 | 1994-10-04 | Synopsys Inc. | Hardware modeling system and method of use |
| US5369593A (en) * | 1989-05-31 | 1994-11-29 | Synopsys Inc. | System for and method of connecting a hardware modeling element to a hardware modeling system |
| US5023485A (en) * | 1989-12-04 | 1991-06-11 | Texas Instruments Incorporated | Method and circuitry for testing a programmable logic device |
| US5680583A (en) * | 1994-02-16 | 1997-10-21 | Arkos Design, Inc. | Method and apparatus for a trace buffer in an emulation system |
| US5777489A (en) | 1995-10-13 | 1998-07-07 | Mentor Graphics Corporation | Field programmable gate array with integrated debugging facilities |
| US5841967A (en) * | 1996-10-17 | 1998-11-24 | Quickturn Design Systems, Inc. | Method and apparatus for design verification using emulation and simulation |
| US6134516A (en) * | 1997-05-02 | 2000-10-17 | Axis Systems, Inc. | Simulation server system and method |
| US6321366B1 (en) | 1997-05-02 | 2001-11-20 | Axis Systems, Inc. | Timing-insensitive glitch-free logic system and method |
| US6026230A (en) * | 1997-05-02 | 2000-02-15 | Axis Systems, Inc. | Memory simulation system and method |
| US6421251B1 (en) | 1997-05-02 | 2002-07-16 | Axis Systems Inc | Array board interconnect system and method |
| US6009256A (en) * | 1997-05-02 | 1999-12-28 | Axis Systems, Inc. | Simulation/emulation system and method |
| US6389379B1 (en) | 1997-05-02 | 2002-05-14 | Axis Systems, Inc. | Converification system and method |
| US5960191A (en) | 1997-05-30 | 1999-09-28 | Quickturn Design Systems, Inc. | Emulation system with time-multiplexed interconnect |
| US5970240A (en) * | 1997-06-25 | 1999-10-19 | Quickturn Design Systems, Inc. | Method and apparatus for configurable memory emulation |
| US6407576B1 (en) * | 1999-03-04 | 2002-06-18 | Altera Corporation | Interconnection and input/output resources for programmable logic integrated circuit devices |
| US20130085302A1 (en) | 2011-10-03 | 2013-04-04 | Celanese International Corporation | Processes for Producing Acrylic Acids and Acrylates |
| SG11201403174RA (en) | 2011-12-16 | 2014-09-26 | Celanese Int Corp | Production of acetic acid with enhanced catalyst stability |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3721964A (en) * | 1970-02-18 | 1973-03-20 | Hewlett Packard Co | Integrated circuit read only memory bit organized in coincident select structure |
| US3790959A (en) * | 1972-06-26 | 1974-02-05 | Burroughs Corp | Capacitive read only memory |
| US4237547A (en) * | 1979-09-17 | 1980-12-02 | Motorola, Inc. | Program decoder for shared contact eprom |
-
1985
- 1985-06-04 DE DE19853520003 patent/DE3520003A1/de active Granted
-
1986
- 1986-03-31 US US06/846,329 patent/US4740919A/en not_active Expired - Lifetime
- 1986-04-25 EP EP86105726A patent/EP0207249A3/en not_active Withdrawn
- 1986-06-03 JP JP61129051A patent/JPS61288518A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01109921A (ja) * | 1987-10-23 | 1989-04-26 | Ricoh Co Ltd | プログラマブルロジックアレイ |
| JPH01191227A (ja) * | 1988-01-26 | 1989-08-01 | Toyota Central Res & Dev Lab Inc | 故障診断機能付ｃｍｏｓ型ｐｌａ回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE3520003A1 (de) | 1986-12-04 |
| US4740919A (en) | 1988-04-26 |
| EP0207249A3 (en) | 1989-12-13 |
| DE3520003C2 (ja) | 1987-11-12 |
| EP0207249A2 (en) | 1987-01-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61288518A (ja) | 電気的にプログラム可能な論理アレ− | |
| JP3865789B2 (ja) | インタリーブされた入力回路を備えるプログラマブル論理装置のための冗長回路 | |
| US6201404B1 (en) | Programmable logic device with redundant circuitry | |
| JP2520422B2 (ja) | 多重ステ―ジ信号処理装置及びデ―タ処理方法 | |
| JPH04212796A (ja) | 欠陥を許容できるシリアルメモリ | |
| US5945841A (en) | Block segmentation of configuration lines for fault tolerant programmable logic device | |
| US4320507A (en) | Field programmable device having test provisions for fault detection | |
| EP0023413A1 (en) | Single Chip Microprocessor having means for selectively outputting instruction decoder control signals | |
| US6578157B1 (en) | Method and apparatus for recovery of useful areas of partially defective direct rambus rimm components | |
| EP0011974B1 (en) | Programmable memory device provided with test means | |
| US5546566A (en) | Emulation system for microcomputer | |
| JP3992683B2 (ja) | 試験を行うための電子回路及び方法 | |
| US6678848B1 (en) | Programming circuitry for configurable FPGA I/O | |
| US6680871B1 (en) | Method and apparatus for testing memory embedded in mask-programmable logic device | |
| KR100314889B1 (ko) | 개별적으로어드레스가능한유니트가결합된메모리셀을갖춘반도체메모리및반도체메모리작동방법 | |
| JP2003077291A (ja) | 半導体集積回路装置 | |
| WO2007102257A1 (ja) | 半導体装置、及び半導体装置の検査方法 | |
| JPS62224836A (ja) | 半導体集積回路装置 | |
| JP2002093199A (ja) | テストモードを備えた集積回路および集積回路のテストのためのテスト装置 | |
| EP0864976A1 (en) | System for automatic fault searching applicable to any electronic digital equipment controlled by a processor | |
| JP2833787B2 (ja) | 半導体集積回路 | |
| JP3250520B2 (ja) | ラインテスト回路およびラインテスト方法 | |
| JPS61248298A (ja) | Ｐｒｏｍ回路 | |
| JP3853448B2 (ja) | 半導体記憶装置 | |
| JPS6058559B2 (ja) | Ｒｏｍの書込装置 |