CH671837A5 - - Google Patents
Download PDFInfo
- Publication number
- CH671837A5 CH671837A5 CH1541/86A CH154186A CH671837A5 CH 671837 A5 CH671837 A5 CH 671837A5 CH 1541/86 A CH1541/86 A CH 1541/86A CH 154186 A CH154186 A CH 154186A CH 671837 A5 CH671837 A5 CH 671837A5
- Authority
- CH
- Switzerland
- Prior art keywords
- write protection
- flop
- flip
- write
- electrically erasable
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/22—Safety or protection circuits preventing unauthorised or accidental access to memory cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/24—Memory cell safety or protection circuits, e.g. arrangements for preventing inadvertent reading or writing; Status cells; Test cells
Description
BESCHREIBUNG
Die Erfindung bezieht sich einmal auf ein Verfahren zum Abspeichern von Daten in einem elektrisch löschbaren Speicher, der mit einem Mikroprozessor verbunden ist. Weiter bezieht sich die Erfindung auf einen elektrisch löschbaren Speicher zur Durchführung dieses Verfahrens. Elektrisch löschbare Speicher dieser Art sind allgemein bekannt; übliche Kurzbezeichnungen sind:
EEPROM = electrical erasible programmable read only memory,
EAROM = electrical alterable read only memory oder
NVRAM = non volatible random access memory.
Im folgenden Text wird für diesen elektrisch löschbaren Speicher immer die Abkürzung EEPROM benutzt.
In Speichern dieser Art besteht die Gefahr, dass der Mikroprozessor durch ungewolltes Überschreiben wichtige abgespeicherte Daten vernichtet. Zum Schutz davor sind verschiedene Schaltungen bekannt, die jedoch alle das einwandfreie Funktionieren des Mikroprozessors zur Voraussetzung haben. Wird dagegen der Mikroprozessor beispielsweise durch äussere elektrische Störungen vollkommen ausser Tritt gebracht, so bieten diese Schaltungen keinen absoluten Schutz vor Datenverlusten.
Aufgabe der Erfindung ist es daher, ein Verfahren und eine Schaltung anzugeben, die zwar das Einschreiben von Daten durch den Mikroprozessor während einer Initialisierungsphase erlauben, das spätere Löschen von abgespeicherten Daten jedoch zuverlässig und unter allen Umständen verhindern.
Dies wird bei dem Verfahren zum Abspeichern von Daten in einem elektrisch löschbaren Speicher, der mit einem Mikroprozessor verbunden ist, erfindungsgemäss nach den kennzeichnenden Merkmalen aus den Ansprüchen 1 oder 2 erreicht.
Der elektrisch löschbare Speicher zur Durchführung dieser beiden Verfahrensvarianten ist dadurch gekennzeichnet, dass mindestens ein Schreibschutz-Flip-Flop vorhanden ist, dessen beide logischen Zustände «mit Schreibschutz» bzw. «ohne Schreibschutz» bedeuten, dass mindestens ein Gate in der Schreibleitung des elektrisch löschbaren Speichers vorhanden ist, das vom Schreibschutz-Flip-Flop angesteuert wird und bei dessen logischen Zustand «mit Schreibschutz» die Weiterleitung von Schreibfehlern zu den einzelnen Speicherzellen verhindert, dass ein mechanisches Schaltelement vorhanden ist und dass das Schreibschutz-Flip-Flop durch den Mikroprozessor nur in den einen logischen Zustand «mit Schreibschutz» gebracht werden kann, während es in den anderen logischen Zustand «ohne Schreibschutz» nur gebracht werden kann, wenn das mechanische Schaltelement betätigt ist.
Bei diesem Verfahren wird der Mikroprozessor also nach Abschluss der Initialisierung und dem damit verbundenen
2
s
10
15
20
25
30
35
40
45
50
55
60
65
Einschreiben von Daten in den EEPROM-Speicher das zusätzliche Speicherelement in den logischen Zustand «mit Schreibschutz» bringen und damit die weitere Abspeicherung von Daten - und das damit verbundene Löschen der alten Daten - verhindern. Eine Aufhebung dieses Schreibschutzes ist nur durch das manuelle Betätigen des Schaltelementes möglich, beispielsweise im Rahmen einer Revision oder Reparatur des Gerätes.
Der Schreibschutz kann sich auf den ganzen EEPROM-Speicher beziehen, der damit praktisch zu einem ROM-Speicher wird, er kann sich aber auch auf einen oder mehrere Teilbereiche beschränken, während die anderen Teilbereiche dem Mikroprozessor als normale EEPROM-Speicher bleiben. Dabei kann entweder jedem zu schützenden Teilbereich ein gesondertes Schreibschutz-Flip-Flop zugeordnet sein, oder es wird ein Haupt-Schreibschutz-Flip-Flop benutzt, das nachgeordnete Teilbereich-Schreibschutz-Flip-Flops ansteuert, die dann die einzelnen Teilbereiche vor dem Überschreiben schützen.
Die Erfindung wird im folgenden anhand der Schaltschemata erläutert. Dabei zeigt:
Fig. 1 ein Blockschaltbild eines ganz geschützten EEPROM Speichers,
Fig. 2 ein Blockschaltbild eines ganz geschützten EEPROM Speichers in einer anderen Ausgestaltung,
Fig. 3 ein Blockschaltbild eines teilweise geschützten EEPROM-Speichers in einer ersten Ausgestaltung und
Fig. 4 ein Blockschaltbild eines teilweise geschützten EEPROM-Speichers in einer zweiten Ausgestaltung.
Das Blockschaltbild in Fig. 1 zeigt einen EEPROM-Speicher 4 mit seinen üblichen AnSteuerelementen 10 für die Auswahl der Zeile und 11 für die Auswahl der Spalte, seinen Datenein- und Ausgängen 12 und dem Schreibeingang 14. Solche EEPROM-Speicher sind allgemein bekannt, weshalb auf eine nähere Erläuterung ihres inneren Aufbaues hier verzichtet werden kann.
In der Schreibleitung ist nun zwischen der Zuleitung 6 vom Mikroprozessor und dem Eingang 14 in den Speicher 4 ein Gate 3 eingebaut. Der zweite Eingang des Gates 3 liegt am Ausgang 8 eines Schreibschutz-Flip-Flops 1. Damit bestimmt das Schreibschutz-Flip-Flop 1, ob Schreibbefehle zum Speicher 4 durchgelassen werden oder nicht. Liegt am Ausgang 8 des Schreibschutz-Flip-Flops 1 eine logische «1», so werden Schreibbefehle durchgelassen, dies ist der logische Zustand «ohne Schreibschutz». In diesem Zustand befindet sich das Schreibschutz-Flip-Flop 1 bei der ersten Initialisierung. Am Dateneingang 9 des Schreibschutz-Flip-Flops 1 ist jedoch bereits die logische «0» fest verdrahtet und kann vom Mikroprozessor durch ein Signal auf der Schreibleitung 6 und der Schreibschutzaktivierungsleitung 7 in das Schreib-schutz-Flip-Flop 1 übernommen werden. Damit wird das Gate 3 gesperrt und es sind keine Schreiboperationen mehr im Speicher 4 möglich; dies ist also der logische Zustand «mit Schreibschutz». Aus diesem Zustand kann das Schreibschutz-Flip-Flop 1 - das als nichtflüchtiges Speicherelement vorausgesetzt wird - vom Mikroprozessor nicht herausgebracht werden, da der Mikroprozessor auf den Dateneingang 9 keinen Zugriff hat. Nur nach Schliessen des mechanischen Schaltelementes 5, beispielsweise durch einen Service-Techniker, kann der Mikroprozessor durch Signale auf den beiden Leitungen 6 und 7 den Urzustand «ohne Schreibschutz» wieder herstellen. Das mechanische Schaltelement 5 kann dabei je nach Erfordernis des speziellen Anwendungsfalles z. B. als mechanischer Taster ausgeführt sein oder als 2polige Buchse, die durch einen Kurzschlussstecker überbrückt werden kann, oder als Lötaugen oder Lötstifte, die
671837
durch ein metallisches Werkzeug elektrisch verbunden werden können.
Die in Fig. 1 dargestellte Schaltung erlaubt es also, dem Mikroprozessor in einer Initialisierungsphase den Speicher 4 mit Daten zu beschreiben und nach Abschluss der Initialisierungsphase diese Daten vor versehentlicher späterer Änderung zu schützen. Dieser Schutz ist für den Mikroprozessor irreversibel und kann nur durch mechanische Eingriffe von aussen bei Bedarf aufgehoben werden.
Die in Fig. 2 gezeigte Ausgestaltung unterscheidet sich von der in Fig. 1 gezeigten nur durch die Beschaltung der Eingänge des Schreibschutz-Flip-Flops 1. Beim Betätigen des mechanischen Schaltelementes 5 wird nicht nur die logische «1» auf den Dateneingang 9 gegeben, sondern gleichzeitig über zwei Oder-Gates 20 und 21 der Schreibbefehl (WR) und der Freigabebefehl (ENA) an das Schreibschutz-Flip-Flop 1 gegeben, so dass das Schreibschutz-Flip-Flop 1 ohne Mitwirkung des Mikroprozessors nur durch das Betätigen des mechanischen Schaltelementes 5 in den logischen Zustand «ohne Schreibschutz» gebracht wird.
In Fig. 1 und 2 wurde jeweils der gesamte Speicher 4 mit oder ohne Schreibschutz benutzt. In Fig. 3 ist gezeigt, wie Teilbereiche mit einem Schreibschutz versehen werden können. Der Teilbereich 4"' des Speichers ist von vornherein als normaler, ungeschützter EEPROM-Speicher vorgesehen. Der Bereich 4' ist durch ein Schreibschutz-Flip-Flop 1 ' in Verbindung mit dem Gate 3' schützbar, der Bereich 4" ist durch ein zweites Schreibschutz-Flip-Flop 1 " in Verbindung mit dem Gate 3" schützbar. Beide Schreibschutz-Flip-Flops 1 ' und 1 " sind wie das Schreibschutz-Flip-Flop 1 in Fig. 1 aufgebaut und daher hier nur schematisch wiedergegeben. Die beiden Schreibschutzaktivierungsleitungen 7' und 7" sind getrennt zum Mikroprozessor herausgeführt, um eine getrennte, vom Programm des Mikroprozessors gesteuerte Auslösung des Schreibschutzes zu ermöglichen. Dadurch können beispielsweise Gerätevarianten, die verschieden viele zu schützende Grunddaten und allgemeine, nicht zu schützende EEPROM-Daten benötigen, mit der gleichen Hardware realisiert werden; in der einen Gerätevariante wird dann am Ende der Initiatisierung für beide Schreib-schutz-Flip-Flops 1 ' und 1 " der Befehl für den Schreibschutz softwaremässig vorgesehen, während in der anderen Gerätevariante nur für das eine Schreibschutz-Flip-Flop 1' der Befehl für den Schreibschutz softwaremässig gegeben wird, so dass der Speicherbereich 4" als normaler, überschreibbarer EEPROM-Speicher bleibt. Die Entriegelung des Schreibschutzes mittels des mechanischen Schaltelementes 5 erfolgt in Fig. 3 für beide Schreibschutz-Flip-Flops 1 ' und 1 " zusammen. Selbstverständlich ist bei Bedarf auch eine getrennte Entriegelung durch zwei mechanische Schaltelemente 5 möglich.
Eine andere Ausgestaltung des Schreibschutzes für Speicher-Teilbereiche ist in Fig. 4 gezeigt. Hier ist für alle Speicherteilbereiche 4', 4", 4"' ein gemeinsames Haupt-Schreibschutz-Flip-Flop 1 vorhanden, die Ansteuerung der Gates 23', 23", 23'" zum Sperren der Schreibimpulse erfolgt jedoch unter Zwischenschaltung von Teilbereich-Schreibschutz-Flip-Flops 2', 2", 2'". Bei der ersten Initialisierung befinden sich das Haupt-Schreibschutz-Flip-Flop 1 und die Teilbereich-Schreibschutz-Flip-Flops 2', 2", 2'" im logischen Zustand «1», so dass die Gates 23', 23", 23'" Schreibimpulse durchlassen. Nach Abschluss der Initialisierung kann dann der Mikroprozessor beim Aktivieren des Schreibschutzes gleichzeitig festlegen, welche Teilbereiche schreibgeschützt werden sollen. Soll z. B. nur der zweite Teilbereich 4" schreibgeschützt werden, so gibt der Mikroprozessor auf dessen Dateneingang 15" eine logische «0» und auf die Dateneingänge 15', 15'" der anderen Teilbereiche 4', 4'"
3
5
10
15
20
25
30
35
40
45
50
55
60
65
671837
eine logische «1». Dadurch wird beim Eintreffen des Schreibsignals auf dem Anschluss 6 und des Schreibschut-zaktivierungssignals auf dem Anschluss 7 von denTeilbe-reich-Schreibschutz-Flip-Flops 2', 2", 2"' nur das eine Teilbereich-Schreibschutz-Flip-Flop 2" in den logischen Zustand «0» gebracht, während die anderen Teilbereich-Schreib-schutz-Flip-Flops 2', 2"' im logischen Zustand «1» bleiben; gleichzeitig übernimmt natürlich das Haupt-Schreibschutz-Flip-Flop 1 die an seinem Eingang fest verdrahtete logische «0» und sperrt damit das Gate 13, so dass an dessen Ausgang
16 keine Freigabesignale für die Teilbereich-Schreibschutz-Flip-Flops 2', 2", 2"' mehr erscheinen können. Dadurch ist der Mikroprozessor nicht mehr in der Lage, die am Ende der Initialisierungsphase festgelegte Unterteilung in schreibge-5 schützte und nichtschreibgeschützte Bereiche zu ändern. Auch die generelle Aufhebung des Schreibschutzes (durch Einspeichern der logischen « 1 » in das Haupt-Schreibschutz-Flip-Flop 1) ist, wie in den anderen Ausgestaltungen, nur nach Betätigen des mechanischen Schaltelementes 5 möglich.
B
2 Blatt Zeichnungen
Claims (7)
1 " ) angesteuert wird und bei dessen logischen Zustand «mit Schreibschutz» die Weiterleitung von Schreibfehlern zu den einzelnen Speicherzellen verhindert,
- dass ein mechanisches Schaltelement (5) vorhanden ist
- und dass das Schreibschutz-Flip-Flop (1,1 ', 1 ") durch den Mikroprozessor nur in den einen logischen Zustand «mit Schreibschutz» gebracht werden kann, während es in den anderen logischen Zustand «ohne Schreibschutz» nur gebracht werden kann, wenn das mechanische Schaltelement (5) betätigt ist.
1. Verfahren zum Abspeichern von Daten in einem elektrisch löschbaren Speicher, der mit einem Mikroprozessor verbunden ist, dadurch gekennzeichnet,
- dass während einer Initialisierungsphase beliebige Daten vom Mikroprozessor in den elektrisch löschbaren Speicher eingeschrieben werden können,
- dass der Mikroprozessor am Ende der Initialisierungsphase zumindest einen Teilbereich des elektrisch löschbaren Speichers durch Setzen mindestens eines Schreibschutz-Flip-Flops als geschützt definiert,
- dass das Schreibschutz-Flip-Flop in seinem logischen Zustand «mit Schreibschutz» die Schreibleitung zum zugehörigen Teilbereich des elektrisch löschbaren Speichers sperrt
- und dass das Schreibschutz-Flip-Flop vom Mikroprozessor nur in den logischen Zustand «mit Schreibschutz» gebracht werden kann, während es in den anderen logischen Zustand «ohne Schreibschutz» nur durch das Betätigen eines mechanischen Schaltelementes gebracht werden kann.
2. Verfahren zum Abspeichern von Daten in einem elektrisch löschbaren Speicher, der mit einem Mikroprozessor verbunden ist, dadurch gekennzeichnet,
- dass während einer Initialisierungsphase beliebige Daten vom Mikroprozessor in den elektrisch löschbaren Speicher eingeschrieben werden können,
- dass der Mikroprozessor am Ende der Initialisierungsphase zumindest einen Teilbereich des elektrisch löschbaren Speichers durch Setzen mindestens eines Schreibschutz-Flip-Flops als geschützt definiert,
- dass das Schreibschutz-Flip-Flop in seinem logischen Zustand «mit Schreibschutz» die Schreibleitung zum zugehörigen Teilbereich des elektrisch löschbaren Speichers sperrt, und
- dass das Schreibschutz-Flip-Flop nur dadurch in den logischen Zustand «ohne Schreibschutz» gebracht werden kann, wenn sowohl ein mechanisches Schaltelement betätigt wird als auch ein entsprechender Mikroprozessor-Befehl vorliegt.
3. Verfahren nach Anspruch 1 oder 2 dadurch gekennzeichnet,
- dass der elektrisch löschbare Speicher in mehrere Teilbereiche unterteilt ist und dass jedem Teilbereich ein Teilbe-reich-Schreibschutz-Flip-Flop zugeordnet ist.
4. Verfahren nach Anspruch 3, dadurch gekennzeichnet,
- dass den Teilbereich-Schreibschutz-Flip-Flops ein Haupt-Schreibschutz-Flip-Flop übergeordnet ist, das die einzelnen Teilbereich-Schreibschutz-Flip-Flops aktiviert.
5. Elektrisch löschbarer Speicher zur Durchführung des Verfahrens nach Anspruch 1 oder 2, dadurch gekennzeichnet,
- dass mindestens ein Schreibschutz-Flip-Flop (1,1', 1") vorhanden ist, dessen beide logischen Zustände «mit Schreibschutz» bzw. «ohne Schreibschutz» bedeuten,
- dass mindestens ein Gate (3,3', 3", 23', 23", 23"') in der Schreibleitung des elektrisch löschbaren Speichers (4,4', 4", 4"') vorhanden ist, das vom Schreibschutz-Flip-Flop (1,1',
6. Elektrisch löschbarer Speicher nach Anspruch 5 zur
Durchführung des Verfahrens nach Anspruch 3, dadurch gekennzeichnet,
- dass jedem Speicher-Teilbereich (4', 4", 4'") ein Schreibschutz-Flip-Flop ( 1 ', 1 ") zugeordnet ist.
7. Elektrisch löschbarer Speicher nach Anspruch 5 oder 6 zur Durchführung des Verfahrens nach Anspruch 4, dadurch gekennzeichnet,
- dass jedem Teilbereich (4', 4", 4'") je ein Teilbereich-Schreibschutz-Flip-Flop-(2', 2", 2'") zugeordnet ist und dass diese Teilbereich-Schreibschutz-Flip-Flops (2', 2", 2"') von einem Haupt-Schreibschutz Flip-Flop (1) angesteuert werden.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19853514430 DE3514430A1 (de) | 1985-04-20 | 1985-04-20 | Verfahren zum abspeichern von daten in einem elektrisch loeschbaren speicher und elektrisch loeschbarer speicher zur durchfuehrung des verfahrens |
Publications (1)
Publication Number | Publication Date |
---|---|
CH671837A5 true CH671837A5 (de) | 1989-09-29 |
Family
ID=6268768
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CH1541/86A CH671837A5 (de) | 1985-04-20 | 1986-04-17 |
Country Status (6)
Country | Link |
---|---|
US (1) | US4811293A (de) |
JP (1) | JPS61242400A (de) |
CH (1) | CH671837A5 (de) |
DE (1) | DE3514430A1 (de) |
FR (1) | FR2580851B1 (de) |
GB (1) | GB2174828B (de) |
Families Citing this family (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3639229C1 (en) * | 1986-11-14 | 1988-03-03 | Licentia Gmbh | Safe set circuit for a safety-oriented RS memory |
US4931997A (en) * | 1987-03-16 | 1990-06-05 | Hitachi Ltd. | Semiconductor memory having storage buffer to save control data during bulk erase |
FR2618004B1 (fr) * | 1987-07-10 | 1992-01-03 | Orega Electro Mecanique | Dispositif de controle des parametres d'un transport |
FR2618238B1 (fr) * | 1987-07-17 | 1992-03-13 | Ricard Claude | Procedes pour corriger la derive de l'horloge electronique d'un appareil electronique et appareils electroniques utilisant ces procedes. |
EP0326053B1 (de) * | 1988-01-28 | 1996-06-26 | National Semiconductor Corporation | Datensicherungsverfahren für einen programmierbaren Speicher |
JPH022435A (ja) * | 1988-06-15 | 1990-01-08 | Seiko Instr Inc | 半導体不揮発性記憶装置 |
GB2222899B (en) * | 1988-08-31 | 1993-04-14 | Anthony Morris Rose | Securing a computer against undesired write operations or from a mass storage device |
DE3901457A1 (de) * | 1989-01-19 | 1990-08-02 | Strahlen Umweltforsch Gmbh | Verfahren zur adressbereichsueberwachung bei datenverarbeitungsgeraeten in echtzeit |
US5278786A (en) * | 1989-04-11 | 1994-01-11 | Mitsubishi Denki Kabushiki Kaisha | Non-volatile semiconductor memory device having an area responsive to writing allowance signal |
US5381366A (en) * | 1989-04-11 | 1995-01-10 | Mitsubishi Denki Kabushiki Kaisha | Non-volatile semiconductor memory device with timer controlled re-write inhibit means |
EP0618535B1 (de) * | 1989-04-13 | 1999-08-25 | SanDisk Corporation | EEPROM-Karte mit Austauch von fehlerhaften Speicherzellen und Zwischenspeicher |
US7447069B1 (en) | 1989-04-13 | 2008-11-04 | Sandisk Corporation | Flash EEprom system |
JP2575434Y2 (ja) * | 1989-09-07 | 1998-06-25 | 株式会社ケンウッド | 無線機のメモリチャンネル設定装置 |
US5546561A (en) * | 1991-02-11 | 1996-08-13 | Intel Corporation | Circuitry and method for selectively protecting the integrity of data stored within a range of addresses within a non-volatile semiconductor memory |
CA2091501C (en) * | 1993-03-11 | 2001-04-24 | Thomas E. Elliott | Hardware protection control for computer storage devices |
US5513136A (en) * | 1993-09-27 | 1996-04-30 | Intel Corporation | Nonvolatile memory with blocks and circuitry for selectively protecting the blocks for memory operations |
US5394367A (en) * | 1994-03-18 | 1995-02-28 | Ramtron International Corporation | System and method for write-protecting predetermined portions of a memory array |
US5749088A (en) * | 1994-09-15 | 1998-05-05 | Intel Corporation | Memory card with erasure blocks and circuitry for selectively protecting the blocks from memory operations |
EP0997280B1 (de) * | 1998-10-27 | 2007-05-02 | Canon Kabushiki Kaisha | Kopfträgerschicht, Druckkopf mit Datenspeicher und Druckvorrichtung |
EP1063589A1 (de) * | 1999-06-25 | 2000-12-27 | TELEFONAKTIEBOLAGET L M ERICSSON (publ) | Gerät zur Datenverarbeitung und entsprechendes Verfahren |
DE19937682C2 (de) * | 1999-08-10 | 2002-03-14 | Kostal Leopold Gmbh & Co Kg | Elektrische Schaltungsanordnung |
US6813682B2 (en) | 2000-09-29 | 2004-11-02 | Steven Bress | Write protection for computer long-term memory devices |
US7308547B2 (en) * | 2003-07-30 | 2007-12-11 | Agilent Technologies, Inc. | Apparatus and method for control of write filter |
US8090904B2 (en) * | 2008-02-01 | 2012-01-03 | Cru Acquisition Group, Llc | Reduced hard-drive-capacity detection device |
US9342254B2 (en) * | 2011-06-04 | 2016-05-17 | Microsoft Technology Licensing, Llc | Sector-based write filtering with selective file and registry exclusions |
US9466385B1 (en) * | 2012-10-17 | 2016-10-11 | Google Inc. | Methods and apparatus related to a write protect fastener |
US10339328B1 (en) | 2014-07-15 | 2019-07-02 | Cru Acquisition Group, Llc | Securing stored computer files from modification |
CN106779025B (zh) * | 2016-12-09 | 2024-04-19 | 杭州佩安科技有限公司 | 一种新型非易失防改写存储器 |
FR3068168A1 (fr) * | 2017-06-22 | 2018-12-28 | Benito Pennella | Memoire permanente comportant un dispositif de securite |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4930578B1 (de) * | 1970-09-30 | 1974-08-14 | ||
DE2733531C3 (de) * | 1977-07-25 | 1980-04-24 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Schaltungsanordnung für den Schutz von Informationen, insbesondere für Fernsprechvermittlungsanlagen |
JPS5713468A (en) * | 1980-06-27 | 1982-01-23 | Ricoh Co Ltd | Transfer-material separator of copying machine |
JPS58130490A (ja) * | 1982-01-29 | 1983-08-03 | Nec Corp | 不揮発性ランダム・アクセス・メモリのストア制御回路 |
US4489380A (en) * | 1982-04-01 | 1984-12-18 | Honeywell Information Systems Inc. | Write protected memory |
US4665506A (en) * | 1983-01-03 | 1987-05-12 | Texas Instruments Incorporated | Memory system with write protection |
JPS6043296A (ja) * | 1983-08-17 | 1985-03-07 | Mitsubishi Electric Corp | 半導体記憶装置 |
US4599707A (en) * | 1984-03-01 | 1986-07-08 | Signetics Corporation | Byte wide EEPROM with individual write circuits and write prevention means |
-
1985
- 1985-04-20 DE DE19853514430 patent/DE3514430A1/de active Granted
-
1986
- 1986-04-15 GB GB08609141A patent/GB2174828B/en not_active Expired
- 1986-04-15 US US06/852,726 patent/US4811293A/en not_active Expired - Lifetime
- 1986-04-17 CH CH1541/86A patent/CH671837A5/de not_active IP Right Cessation
- 1986-04-18 FR FR8605576A patent/FR2580851B1/fr not_active Expired - Fee Related
- 1986-04-21 JP JP61090194A patent/JPS61242400A/ja active Granted
Also Published As
Publication number | Publication date |
---|---|
JPS61242400A (ja) | 1986-10-28 |
DE3514430C2 (de) | 1988-02-04 |
DE3514430A1 (de) | 1986-10-23 |
GB2174828B (en) | 1989-01-25 |
FR2580851B1 (fr) | 1994-05-20 |
JPH0364960B2 (de) | 1991-10-09 |
GB8609141D0 (en) | 1986-05-21 |
US4811293A (en) | 1989-03-07 |
FR2580851A1 (fr) | 1986-10-24 |
GB2174828A (en) | 1986-11-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3514430C2 (de) | ||
EP0038947B1 (de) | Programmierbare logische Anordnung | |
EP0195885B1 (de) | Verfahren und Anordnung zum nichtflüchtigen Speichern des Zählerstandes einer elektronischen Zählschaltung | |
DE3520003A1 (de) | Elektrisch programmierbare verknuepfungsmatrix | |
DE2151472A1 (de) | Mikroprogrammspeicher fuer Elektronenrechner | |
EP0500973B1 (de) | EEPROM und Verfahren zum Ändern einer Initialisierungsroutine im EEPROM | |
DE19645745A1 (de) | Dynamischer Schreib-/Lesespeicher | |
EP0123177A1 (de) | Verfahren zum Betreiben eines als nichtflüchtigen Schreib-Lese-Speichers ausgebildeten Anwendungsspeichers und Anordnung zur Durchführung des Verfahrens | |
DE3903486A1 (de) | Verfahren und schaltung zur wahl einer ersatzspalte | |
DE4340551A1 (de) | Programmspeichererweiterung für einen Mikroprozessor | |
EP0547259B1 (de) | Schaltungsanordnung zum Sichern des Betriebes eines rechnergesteuerten Gerätes | |
EP1774654B1 (de) | Verfahren und vorrichtung zur beschaltung von eingängen bei microcontrollern sowie entsprechender microcontroller | |
DE2242279B2 (de) | Schaltungsanordnung zur Ermittlung von Fehlern in einer Speichereinheit eines programmgesteuerten Datenvermittiungssystems | |
DE10063936A1 (de) | Interrupt Controller für einen Mikroprozessor | |
WO1998036333A1 (de) | Steuergerät, insbesondere für den einsatz in einem kraftfahrzeug | |
EP0214390A1 (de) | Freigabeverfahren für einen zugriffskontrollierten Anwenderspeicher und Anordnung zur Durchführung des Verfahrens | |
DE4340027A1 (de) | Schreibschutz-Verfahren für einen nichtflüchtigen Schreib-/Lesespeicher in einem elektronischen Steuergerät | |
DE102016212956B4 (de) | Verfahren zum Betreiben eines seriellen nicht-flüchtigen Halbleiterspeichers | |
DE102007059142B3 (de) | Verfahren zum Speichern eines Datums in einer Speichereinrichtung und Speichereinrichtung | |
EP0360878B1 (de) | Verfahren zum irreversiblen Unterbinden der Durchführung definierter Speicheroperationen in monolithisch integrierten Mikrocomputerschaltungen | |
DE2616186C3 (de) | Verfahren zur Prüfung des Speicherteiles einer Steuereinrichtung für eine Vermittlungsanlage, insbesondere Fernsprechvermittlungsanlage | |
WO1996019760A1 (de) | Steuervorrichtung mit ablaufprogrammspeicher | |
DE102006021745A1 (de) | Nichtflüchtiger Speicherbaustein | |
DE19830472A1 (de) | Externe Komponente für ein Mikroprozessorsystem und Betriebsverfahren | |
DE4119626A1 (de) | Schaltungsanordnung zum energiesparenden betrieb von mikroprozessoren mit externen speicherbausteinen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PL | Patent ceased |