DE3639229C1 - Safe set circuit for a safety-oriented RS memory - Google Patents

Safe set circuit for a safety-oriented RS memory

Info

Publication number
DE3639229C1
DE3639229C1 DE19863639229 DE3639229A DE3639229C1 DE 3639229 C1 DE3639229 C1 DE 3639229C1 DE 19863639229 DE19863639229 DE 19863639229 DE 3639229 A DE3639229 A DE 3639229A DE 3639229 C1 DE3639229 C1 DE 3639229C1
Authority
DE
Germany
Prior art keywords
relay
output
memory
voltage source
status
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE19863639229
Other languages
German (de)
Inventor
Lutz-Werner Dipl-Ing Schiwek
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Licentia Patent Verwaltungs GmbH
Original Assignee
Licentia Patent Verwaltungs GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Licentia Patent Verwaltungs GmbH filed Critical Licentia Patent Verwaltungs GmbH
Priority to DE19863639229 priority Critical patent/DE3639229C1/en
Application granted granted Critical
Publication of DE3639229C1 publication Critical patent/DE3639229C1/en
Expired legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0796—Safety measures, i.e. ensuring safe condition in the event of error, e.g. for controlling element

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

The invention concerns a safe set circuit for a safety-oriented RS memory, of which the R input is fed from the output of a non-equivalence comparator, the set input is connected both to its own feedback path and to a constant voltage source, and the output supplies a status signal. So that such memories can be set safely even without the help of safe computers, according to the invention it is proposed that the status signal (STATUS) also feeds, directly or indirectly, a relay (X) with positively guided contacts, of which a first normally-open contact, in series with an off key (T), connects the DC voltage source (+UB) to the relay (X), a second normally-open contact is located in the output (B) of the linked data and status signals, and a normally-closed contact is placed in the connection between the DC voltage source (+UB) and the set input (S) of the RS memory. <IMAGE>

Description

Die Erfindung bezieht sich auf eine sichere Setzschaltung für einen sicherheitsgerichteten S-Speicher, dessen -Eingang vom Ausgang eines Antivalenzvergleichers für Date-Signale gespeist wird, dessen Setzeingang sowohl an einen eigenen Rückkopplungspfad als auch an eine Gleichspannungsquelle angeschlossen ist und dessen Ausgang ein Statussignal liefert, das über UND-Glieder mit den Date-Signalen verknüpft wird.The invention relates to a safe setting circuit for a safety-related SMemory whose -Input from the output of an antivalence comparator for date signals, the set input of which is fed to a separate feedback path as well as connected to a DC voltage source and its Output provides a status signal, which is linked with the date signals via AND gates becomes.

Eine Schaltungsanordnung dieser Art ist z. B. der DE-PS 32 43 699 entnehmbar, ohne daß dort auf das Setzen des S-Speichers selbst speziell eingegangen wird. Es wird dabei vorausgesetzt, daß der Setzvorgang erfolgreich verläuft, der in der Regel durch Handbetätigung erfolgt.A circuit arrangement of this type is e.g. B. DE-PS 32 43 699 can be removed without specifically addressing the setting of the S memory itself. It is assumed that the setting process is successful, which is usually done by hand.

Üblicherweise hat das Setzen nur dann Erfolg, wenn das zu überwachende Signal an bereits 1 ist.Setting is usually only successful if the signal to be monitored is on  is already 1.

S-Speicher können zwar mit Signalen von sicheren Rechnern sicher gesetzt werden, es gibt jedoch auch Anwendungen, wo sichere Rechner nicht zur Verfügung stehen. Hier gab es bisher Schwierigkeiten. S memories can be set securely with signals from secure computers, but there are also applications where secure computers are not available. So far there have been difficulties.

Aufgabe der Erfindung ist es, für solche Bedingungen eine Schaltung zu schaffen, mit der Failsafe-S-Speicher einfach und sicherheitsgerichtet gesetzt werden können.The object of the invention is to provide a circuit for such conditions with which the failsafe S memory can be set simply and in a safety-related manner.

Diese Aufgabe wird gemäß den kennzeichnenden Merkmalen des Anspruches 1 gelöst.This object is achieved in accordance with the characterizing features of claim 1.

Vorteilhafte Ausgestaltungen der Erfindung sind den Unteransprüchen entnehmbar.Advantageous embodiments of the invention can be found in the subclaims.

Durch die Erfindung ist es nicht notwendig, daß das zu überwachende Signal an vor dem Setzen bereits 1 ist. Wenn das erstemal auf 1 liegt, wird der S-Speicher automatisch gesetzt. Nach einem Abfallen des Speichers darf dann ein erneutes Setzen nur kontrolliert erfolgen. Dazu dient eine Quittungstaste T, die die Setzschaltung wieder in eine Setzbereitschaft überführt. Derartige "Quittungen" sind in der gesamten industriellen Steuerungstechnik üblich und bekannt (vgl. z. B. DE-PS 35 14 430 für einen Überschreibschutz).The invention does not require that the signal to be monitored is on  is 1 before setting. If  the first time is 1, theS-Storage automatically set. After the memory has dropped off, one may then repeated setting only take place in a controlled manner. An acknowledgment button is used for thisT,  which converts the setting circuit back into a readiness to set. Such "Receipts" are common in all industrial control technology and known (see, for example, DE-PS 35 14 430 for overwrite protection).

Durch die Erfindung wird eine einfache Schaltung realisiert, mit der beim Spannungseinschalten automatisch der S-Speicher gesetzt wird und bei der weitere Setzvorgänge nach Datenungleichheit (Verletzung der Antivalenz) nur kontrolliert über zusätzlichen Handeingriff möglich sind.The invention realizes a simple circuit with which the S memory is automatically set when the voltage is switched on and in which further setting operations after data inequality (violation of antivalence) are only possible in a controlled manner via additional manual intervention.

Anhand von schematischen Ausführungsbeispielen wird die Erfindung im nachstehenden näher verdeutlicht. Es zeigtThe invention is described below with the aid of schematic exemplary embodiments clarified. It shows

Fig. 1 eine sichere Setzschaltung mit einem zwangsgeführten Relais, FIG. 1 is a secure reset circuit with a positive-guided relay

Fig. 2 eine sichere Setzschaltung mit einem Hilfs- und einem zwangsgeführten Relais. Fig. 2 shows a safe setting circuit with an auxiliary and a positively driven relay.

Beide Figuren zeigen die gleiche Struktur eines seriellen Datenvergleichers. Dieser besteht aus einem Antivalenzglied AV, einem S-Speicher, bestehend aus einem UND-Glied &1 und einer Endstufe KLE 1, sowie zwei weiteren UND-Elementen &2 und &3 und einer weiteren Endstufe KLE 2. Alle diese Bausteine sind aus Failsafe-Elementen - z. B. aus "LOGISAFE"-GS-Schaltungen - aufgebaut. Die Failsafe-Funktion ist durch jeweils eine geschwärzte Ecke gekennzeichnet.Both figures show the same structure of a serial data comparator. This consists of an antivalence element AV , an S memory, consisting of an AND element & 1 and an output stage KLE 1 , and two further AND elements & 2 and & 3 and a further output stage KLE 2 . All of these building blocks are made from failsafe elements - e.g. B. from "LOGISAFE" -GS circuits - built. The failsafe function is identified by a blackened corner.

Die zu vergleichenden Daten werden als Date 1 und dem Antivalenzglied AV zugeführt. Dieses wird durch ein dynamisches Hilfssignal H betrieben. Bei intakter Antivalenz sind Date 1 und 180° elektrisch phasenverschoben, was ein dynamisches 1-Signal am Ausgang des Antivalenzgliedes AV ergibt. Dieses Signal liegt am -Eingang des S-Speichers an. Das UND-Glied &1 und die Endstufe KLE 1 sind über eine Entkopplungsdiode 4 miteinander verbunden und bilden den sogenannten S-Speicher (strichpunktiert umrahmt). Am Setzeingang S des S-Speichers liegt der Pluspol einer Gleichspannungsquelle +U B .The data to be compared are calledDate 1 and the counterpart AV fed. This is done by a dynamic auxiliary signalH operated. If the antivalence is intactDate 1 and 180 ° electrical out of phase, which is a dynamic 1 signal at the output of the antivalence element AV results. This signal is on - Entrance of theSMemory. The AND link &1 and the power ampKLE 1 are via a decoupling diode4th  connected with each other and form the so-calledSMemory (dash-dotted framed). At the entranceS ofSMemory is the positive pole a DC voltage source +U B .

Im eingeschwungenen - d. h. gesetzten - Zustand erhält das UND-Glied &1 über Entkopplungsdiode 4 und den Setzeingang S weiter 1-Signal von Endstufe KLE 1 und hält sich damit selbst. Das Signal der Endstufe KLE 1 wird als "STATUS" bezeichnet. Die Funktion des sicherheitsgerichteten S-Speichers besteht nun darin, daß im Falle intakter Antivalenz der Date-Signale Date 1 und der Status =1 ist. Bei einmalig verletzter Antivalenz fällt der Status auf Null und er bleibt Null, auch wenn die Antivalenz wieder ungestört anliegen sollte.In the steady - ie, set - state, the AND gate & 1 is via decoupling diode 4 and the set input S of further 1-signal from output stage KLE 1 and adheres so that even the signal of the output stage KLE 1 is referred to as "STATUS.". The function of the safety-related S memory now consists in the fact that in the event of intact antivalence of the date signals Date 1 and Status = 1. If the antivalence is violated once, the status falls to zero and remains zero, even if the antivalence is again undisturbed.

Um die verglichenen Date-Signale auch sicher auszugeben, wird im vorliegenden seriellen Datenvergleicher eine UND-Verknüpfung zwischen dem Statussignal und dem Date-Signal Date 1 über die UND-Glieder &2 und &3 vorgenommen. Das Verknüpfungsergebnis wird über eine Endstufe KLE 2 auf den Ausgang B, z. B. auf eine Datenleitung, gegeben.In order to reliably output the compared date signals, in the present serial data comparator, an AND link between the status signal and the date signal Date 1 is carried out via the AND gates & 2 and & 3 . The link result is via a power stage KLE 2 to output B , z. B. on a data line.

Im Falle nicht antivalenter Daten geht, wie beschrieben, das Statussignal auf Null, und damit ist auch der Datenstrom an Ausgang B Null. Aufgrund der Failsafe-Eigenschaft der einzelnen Schaltglieder kann ein fehlerhaftes Verbleiben des Statussignals auf dem Highlevel 1 a priori ausgeschlossen werden. In the case of non-equivalent data, as described, the status signal goes to zero, and thus the data stream at output B is also zero. Due to the failsafe property of the individual switching elements, a faulty remaining of the status signal at the high level 1 can be ruled out a priori.

Um in den beschriebenen eingeschwungenen oder Setzzustand zu kommen, muß der S-Speicher gesetzt werden. Dies geschieht in der Schaltung automatisch, sowie die Betriebsspannung +U B eingeschaltet wird und als 1-Signal an das UND-Glied &1 gelangt und wenn die Antivalenz der zu vergleichenden Daten Date 1 und gegeben ist.In order to get into the steady state or set state described, the S memory must be set. This happens automatically in the circuit, and the operating voltage + U B is turned on and as a 1 signal to the AND gate & 1 arrives and when the exclusive OR of the compared data Date 1 and is given.

Unter diesen beiden Bedingungen gibt die Endstufe KLE 1 ein 1-Signal aus und versorgt über die Entkopplungsdiode 4 das UND-Glied &1 mit 1-Signal: der Speicher ist damit gesetzt.Under these two conditions, the output stage KLE 1 outputs a 1 signal and supplies the AND gate & 1 with a 1 signal via the decoupling diode 4 : the memory is thus set.

Mit der Ausgabe von 1-Signal durch Endstufe KLE 1 wird gleichzeitig über eine Entkopplungsdiode 5 ein Relais X mit zwangsgeführten Kontakten x 1, x 2, x 3 erregt. Über seinen Arbeitskontakt x 1 hält sich das Relais X selbst, solange die Betriebsspannung +U B anliegt. Über den Ruhekontakt x 2 (Öffner) wird die Betriebsspannung +U B ( 1-Signal) vom UND-Glied &1 abgeschaltet und über den Arbeitskontakt x 3 wird der Ausgang der Endstufe KLE 2 auf den Ausgang B freigegeben.With the output of 1 signal by output stage KLE 1 , a relay X with positively driven contacts x 1 , x 2 , x 3 is simultaneously excited via a decoupling diode 5 . Relay X holds itself via its normally open contact x 1 as long as the operating voltage + U B is present. The operating voltage + U B (1) signal from the AND gate & 1 is switched off by the normally closed contact X 2 (NC) and the normally open contact X 3, the output of the output stage KLE 2 is released to the output B.

Im eingeschwungenen Zustand ist das zwangsgeführte Relais X ständig angezogen. Erfolgt ein Fehlvergleich der Daten Date 1 und , so geht - wie beschrieben - das Statussignal auf Null. Damit wird die Ausgabe von Daten an die Endstufe KLE 2 gesperrt. Ein selbsttätiges erneutes Setzen nach Korrektur der Antivalenz der Daten ist jedoch nicht möglich, da das Relais X noch erregt ist und über den Ruhekontakt x 2 kein 1-Signal auf das UND-Glied &1 gelangen kann.In the steady state, the positively driven relay X is constantly energized. The status signal to zero - is carried out a miscompare of the data Date 1 and so is - as described. This blocks the output of data to the KLE 2 power amplifier. An automatic resetting after correction of the non-equivalence of the data is not possible, however, since the relay X is still energized and no 1 signal can reach the AND gate & 1 via the normally closed contact x 2 .

Ein erneutes Setzen ist erst nach evtl. Störungsbeseitung und spezielles Drücken des Tasters T möglich, der das Relais X abfallen läßt.A new setting is only possible after the fault has been rectified and the T button has been pressed, which causes the X relay to drop out.

Versagt jedoch das Relais X beim Setzen (d. h. das Relais X zieht nicht an), dann wird zwar der S-Speicher dauernd nachgesetzt, da die Betriebsspannung +U B ( 1-Signal) dauernd an das UND-Glied &1 gelangt, der Arbeitskontakt x 3 zum Ausgang B bleibt jedoch geöffnet und verhindert damit eine Ausgabe. However, if relay X fails when setting (ie relay X does not pick up), then the S memory is constantly being added, since the operating voltage + U B (1 signal) is constantly reaching AND element & 1 , the normally open contact x 3 to output B remains open and prevents output.

Fig. 2 zeigt noch eine Variante der Schaltung nach Fig. 1, und zwar mit zwei Relais. Wenn die Endstufe KLE 1 das zwangsgeführte Relais X nicht treiben kann, dann kann wie hier gezeigt, ein Hilfsrelais A Verwendung finden, das das Relais X erst einschaltet. Der Ablauf der Schaltung und die Sicherheitseigenschaften sind im übrigen gleichartig und brauchen wohl nicht nochmals erläutert zu werden. Fig. 2 shows another variant of the circuit of Fig. 1, with two relays. If the output stage KLE 1 cannot drive the positively driven relay X , then an auxiliary relay A can be used as shown here, which only switches on the relay X. The sequence of the circuit and the safety properties are otherwise the same and need not be explained again.

Claims (4)

1. Sichere Setzschaltung für einen sicherheitsgerichteten S-Speicher, dessen -Eingang vom Ausgang eines Antivalenzvergleichers für Date-Signale gespeist wird, dessen Setzeingang sowohl an einen eigenen Rückkopplungspfad als auch an eine Gleichspannungsquelle angeschlossen ist und dessen Ausgang ein Statussignal liefert, das über UND-Glieder mit den Date-Signalen verknüpft wird, dadurch gekennzeichnet, daß das Statussignal (STATUS) zusätzlich, direkt oder indirekt, ein Relais (X) mit zwangsgeführten Kontakten speist, von denen ein erster Arbeitskontakt (x₁) in Reihe mit einem Aus-Taster (T) die Gleichspannungsquelle (+U B ) mit dem Relais (X) verbindet, ein zweiter Arbeitskontakt (x₃) im Ausgang (B) der verknüpften Date/Statussignale liegt und ein Ruhekontakt (x₂) in die Verbindung zwischen der Gleichspannungsquelle (+U B ) und den Setzeingang (S) des S-Speichers gelegt ist.1. Safe setting circuit for a safety-related oneSMemory whose -Input fed from the output of an antivalency comparator for date signals is, its set input both on its own feedback path as well as connected to a DC voltage source and its output delivers a status signal, which is linked with the date signals via AND gates becomes,characterized, that the status signal (STATUS) additionally, directly or indirectly, a relay(X) with positively driven Contacts, of which a first work contact (x₁) in series with an off button(T) the DC voltage source (+U B ) with the relay(X) connects, a second work contact (x₃) in the exit(B) the linked date / status signals lies and a break contact (x₂) in the connection between the DC voltage source (+U B ) and the setting input(S) ofSStorage. 2. Sichere Setzschaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Speisung des zwangsgeführten Relais (X) vom Ausgang des S-Speichers über eine Sperrdiode (5) erfolgt.2. Safe setting circuit according to claim 1, characterized in that the supply of the positively driven relay (X) from the output of the S memory via a blocking diode ( 5 ). 3. Sichere Setzschaltung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß an den Ausgang des S-Speichers ein Hilfsrelais (A) angeschlossen ist, über dessen Arbeitskontakt (a) das zwangsgeführte Relais (X) an die Gleichspannungsquelle (+U B ) schaltbar ist.3. Safe setting circuit according to claim 1 or 2, characterized in that an auxiliary relay (A) is connected to the output of the S memory, via its normally open contact (a) the positively driven relay (X) can be switched to the DC voltage source (+ U B ) is. 4. Sichere Setzschaltung nach Anspruch 3, dadurch gekennzeichnet, daß dem Arbeitskontakt (a) des Hilfsrelais (A) der Arbeitskontakt (x₁) des zwangsgeführten Relais (X) parallelgeschaltet ist.4. Safe setting circuit according to claim 3, characterized in that the normally open contact (a) of the auxiliary relay (A), the normally open contact ( x ₁) of the positively driven relay (X) is connected in parallel.
DE19863639229 1986-11-14 1986-11-14 Safe set circuit for a safety-oriented RS memory Expired DE3639229C1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19863639229 DE3639229C1 (en) 1986-11-14 1986-11-14 Safe set circuit for a safety-oriented RS memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19863639229 DE3639229C1 (en) 1986-11-14 1986-11-14 Safe set circuit for a safety-oriented RS memory

Publications (1)

Publication Number Publication Date
DE3639229C1 true DE3639229C1 (en) 1988-03-03

Family

ID=6314131

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19863639229 Expired DE3639229C1 (en) 1986-11-14 1986-11-14 Safe set circuit for a safety-oriented RS memory

Country Status (1)

Country Link
DE (1) DE3639229C1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3243699C2 (en) * 1982-11-23 1985-04-04 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Signal-technically safe parallel output comparator
DE3514430A1 (en) * 1985-04-20 1986-10-23 Sartorius GmbH, 3400 Göttingen METHOD FOR STORING DATA IN AN ELECTRICALLY CLEARABLE STORAGE AND ELECTRICALLY CLEARABLE STORAGE FOR CARRYING OUT THE METHOD

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3243699C2 (en) * 1982-11-23 1985-04-04 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Signal-technically safe parallel output comparator
DE3514430A1 (en) * 1985-04-20 1986-10-23 Sartorius GmbH, 3400 Göttingen METHOD FOR STORING DATA IN AN ELECTRICALLY CLEARABLE STORAGE AND ELECTRICALLY CLEARABLE STORAGE FOR CARRYING OUT THE METHOD

Similar Documents

Publication Publication Date Title
EP1869687B1 (en) Safety switch for the safe disconnection of an electric consumer
DE3222692A1 (en) ELECTRICAL POWER SUPPLY SYSTEM
DE2318437A1 (en) ARRANGEMENT FOR CONTROLLING AN OPERATING SYSTEM IN THE EVENT OF VOLTAGE FAILURES OF THE ASSOCIATED PRIMARY VOLTAGE SOURCE
DE2908363A1 (en) DEVICE FOR CONTROLLING THE SWITCH-ON AND SWITCH-OFF OF VOLTAGES
DE2729362C2 (en) Digital data processing arrangement, especially for railway safety technology, with switchgear that processes the same information in two channels
DE2453011A1 (en) PROCEDURE AND CIRCUIT ARRANGEMENT FOR SELECTING A SIGNAL FROM AT LEAST THREE REDUNDANT SIGNAL CHANNELS
DE3432165A1 (en) DEVICE FOR AUTOMATIC RECONFIGURATION OF AN INTACT DEVICE COMBINATION
EP0524330A1 (en) Process for fault recognition and location in redundant signal generating devices used in a automation system
DE3639229C1 (en) Safe set circuit for a safety-oriented RS memory
DE2135683B1 (en) Clock power supply for a two-channel circuit system
DE2647367B2 (en) Redundant process control arrangement
DE2745745A1 (en) PROCESS CONTROL SYSTEM
EP0077450B1 (en) Security output circuit for a data processing equipment emitting binary signal pairs
DE2854779A1 (en) CIRCUIT ARRANGEMENT
DE3625318C2 (en)
AT395358B (en) DATA PROCESSING SYSTEM WITH COMPUTERS PROCESSING IN SEVERAL CHANNELS
CH565407A5 (en) Monitoring system for control data processor - needs only one failsafe element for dynamic functional control
DE3239434C1 (en) Device for monitoring the operability of a multi-processor system
DE3012159C2 (en) Arrangement for secure data output
DE3114230C2 (en) Circuit arrangement for the safe operation of a two-channel switchgear
DE2642163C3 (en) System for anodic corrosion protection of metallic objects in contact with electrically conductive media
DE1126938B (en) Circuit arrangement for the central control of switching devices by means of two similar, parallel-acting control devices in centralized telecommunication switching systems, in particular telephone switching systems
DE2758776C2 (en) Electrical transmission system, in particular exchange, counter or loudspeaker system
DE2504511A1 (en) Under-voltage signalling device - has a circuit for generation and temporary maintenance of an alarm signal
DE3339070A1 (en) Circuit arrangement for monitoring and for the sequence-controlled switching on and off of power supply units

Legal Events

Date Code Title Description
8100 Publication of the examined application without publication of unexamined application
D1 Grant (no unexamined application published) patent law 81
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee