DE3514430C2 - - Google Patents
Info
- Publication number
- DE3514430C2 DE3514430C2 DE3514430A DE3514430A DE3514430C2 DE 3514430 C2 DE3514430 C2 DE 3514430C2 DE 3514430 A DE3514430 A DE 3514430A DE 3514430 A DE3514430 A DE 3514430A DE 3514430 C2 DE3514430 C2 DE 3514430C2
- Authority
- DE
- Germany
- Prior art keywords
- write protection
- write
- flop
- flip
- microprocessor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/22—Safety or protection circuits preventing unauthorised or accidental access to memory cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/24—Memory cell safety or protection circuits, e.g. arrangements for preventing inadvertent reading or writing; Status cells; Test cells
Landscapes
- Engineering & Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Storage Device Security (AREA)
- Read Only Memory (AREA)
Description
Die Erfindung bezieht sich auf eine Schreibschutzeinrich
tung für einen elektrisch löschbaren Speicher, der mit
einem Mikroprozessor verbunden ist, mit mindestens einem
Schreibschutz-Flip-Flop, dessen beide logischen Zustände
"mit Schreibschutz" bzw. "ohne Schreibschutz" bedeuten, und
mit mindestens einem Gate in der Schreibleitung des
elektrisch löschbaren Speichers, das vom Schreibschutz-
Flip-Flop angesteuert wird und bei dessen logischem Zustand
"mit Schreibschutz" die Weiterleitung von Schreibbefehlen
zu den einzelnen Speicherzellen verhindert.
Elektrisch löschbare Speicher sind allgemein bekannt;
übliche Kurzbezeichnungen sind:
EEPROM = electrical erasible programmable read only memory,
EAROM = electrical alterrible read only memory oder
NVRAM = non volatible random access memory.
Im folgenden Text wird für diesen elektrisch löschbaren Speicher immer die Abkürzung EEPROM benutzt.
EEPROM = electrical erasible programmable read only memory,
EAROM = electrical alterrible read only memory oder
NVRAM = non volatible random access memory.
Im folgenden Text wird für diesen elektrisch löschbaren Speicher immer die Abkürzung EEPROM benutzt.
In Speichern dieser Art besteht die Gefahr, daß der Mikro
prozessor durch ungewolltes Überschreiben wichtige
abgespeicherte Daten vernichtet. Zum Schutz davor sind
verschiedene Schaltungen bekannt, die jedoch alle das
einwandfreie Funktionieren des Mikroprozessors zur
Voraussetzung haben. Wird dagegen der Mikroprozessor
beispielsweise durch äußere elektrische Störungen voll
kommen außer Tritt gebracht, so bieten diese Schaltungen
keinen absoluten Schutz vor Datenverlusten. Beispielsweise
ist in der US-Patentschrift 44 89 380 eine Schaltung der
eben angegebenen Art beschrieben. Der Mikroprozessor kann
dort das Schreibschutz-Flip-Flop sowohl in den Zustand "mit
Schreibschutz" als auch in den Zustand "ohne Schreib
schutz" bringen. Im Störungsfall ist es also nicht auszu
schließen, daß der Mikroprozessor den Schreibschutz aufhebt
und falsche Daten einschreibt.
Aufgabe der Erfindung ist es daher, eine Schaltung anzu
geben, die zwar das Einschreiben von Daten durch den
Mikroprozessor während einer Programmierungsphase erlaubt,
das spätere Löschen von abgespeicherten Daten jedoch
zuverlässig und unter allen Umständen verhindert.
Dies wird erfindungsgemäß dadurch erreicht, daß ein
mechanisches Schaltelement vorhanden ist und daß das
Schreibschutz-Flip-Flop durch den Mikroprozessor nur in den
einen logischen Zustand "mit Schreibschutz" gebracht werden
kann, während es in den anderen logischen Zustand "ohne
Schreibschutz" nur gebracht werden kann, wenn das mecha
nische Schaltelement betätigt ist.
Bei dieser Schaltung wird der Mikroprozessor also nach
Abschluß der Programmierungsphase und dem damit verbundenen
Einschreiben von Daten in den EEPROM-Speicher das zusätz
liche Speicherelement in den logischen Zustand "mit
Schreibschutz" bringen und damit die weitere Abspeicherung
von Daten - und das damit verbundene Löschen der alten
Daten - verhindern. Eine Aufhebung dieses Schreibschutzes
ist nur durch das manuelle Betätigen des Schaltelementes
möglich, beispielsweise im Rahmen einer Revision oder
Reparatur des Gerätes.
Um auch in diesem Falle ein unbeabsichtigtes Überschreiben
von Daten, beispielsweise durch einen defekten Mikro
prozessor, möglichst zu verhindern, ist es vorteilhaft, daß
das Schreibschutz-Flip-Flop nur durch das Betätigen des
mechanischen Schaltelementes und zusätzlich durch den
entsprechenden Mikroprozessor-Befehl in den logischen
Zustand "ohne Schreibschutz" gebracht werden kann. Dies
setzt also zur Aufhebung des Schreibschutzes im allgemeinen
die einwandfreie Funktion des Mikroprozessors voraus.
Der Schreibschutz kann sich auf den ganzen EEPROM-Speicher
beziehen, der damit praktisch zu einem ROM-Speicher wird,
er kann sich aber auch vorteilhafterweise auf einen oder
mehrere Teilbereiche beschränken, während die anderen
Teilbereiche dem Mikroprozessor als normale EEPROM-Speicher
bleiben. Dabei kann entweder jedem zu schützenden Teil
bereich ein gesondertes Schreibschutz-Flip-Flop zugeordnet
sein, oder es wird ein Haupt-Schreibschutz-Flip-Flop
benutzt, das nachgeordnete Teilbereich-Schreibschutz-
Flip-Flops ansteuert, die dann die einzelnen Teilbereiche
vor dem Überschreiben schützen.
Die Erfindung wird im folgenden anhand der Schaltschemata
erläutert. Dabei zeigt
Fig. 1 ein Blockschaltbild eines in seiner Gesamtheit
geschützten EEPROM-Speichers,
Fig. 2 ein Blockschaltbild eines in seiner Gesamtheit
geschützten EEPROM-Speichers in einer anderen
Ausgestaltung,
Fig. 3 ein Blockschaltbild eines teilbereichsweise
geschützten EEPROM-Speichers in einer ersten
Ausgestaltung und
Fig. 4 ein Blockschaltbild eines teilbereichsweise
geschützten EEPROM-Speichers in einer zweiten
Ausgestaltung.
Das Blockschaltbild in Fig. 1 zeigt einen EEPROM-Speicher 4
mit seinen üblichen Ansteuerelementen 10 für die Auswahl
der Zeile und 11 für die Auswahl der Spalte, seinen
Datenein- und -ausgängen 12 und dem Schreibeingang 14.
Solche EEPROM-Speicher sind allgemein bekannt, weshalb auf
eine nähere Erläuterung ihres inneren Aufbaues hier ver
zichtet werden kann.
In der Schreibleitung ist nun zwischen der Zuleitung 6 vom
Mikroprozessor und dem Eingang 14 in den Speicher 4 ein
Gate 3 eingebaut. Der zweite Eingang des Gates 3 liegt am
Ausgang 8 eines Schreibschutz-Flip-Flops 1. Damit bestimmt
das Schreibschutz-Flip-Flop 1, ob Schreibbefehle zum
Speicher 4 durchgelassen werden oder nicht. Liegt am
Ausgang 8 des Schreibschutz-Flip-Flops 1 eine logische "1",
so werden Schreibbefehle durchgelassen, dies ist der
logische Zustand "ohne Schreibschutz". In diesem Zustand
befindet sich das Schreibschutz-Flip-Flop 1 während der
Programmierungsphase. Am Dateneingang 9 des Schreibschutz-
Flip-Flops 1 ist jedoch bereits die logische "0" fest
verdrahtet und kann vom Mikroprozessor durch ein Signal auf
der Schreibleitung 6 und der Schreibschutzaktivierungs
leitung 7 in das Schreibschutz-Flip-Flop 1 übernommen
werden. Damit wird das Gate 3 gesperrt und es sind keine
Schreiboperationen mehr im Speicher 4 möglich; dies ist
also der logische Zustand "mit Schreibschutz". Aus diesem
Zustand kann das Schreibschutz-Flip-Flop 1 - das als
nichtflüchtiges Speicherelement vorausgesetzt wird - vom
Mikroprozessor nicht herausgebracht werden, da der
Mikroprozessor auf den Dateneingang 9 keinen Zugriff hat.
Nur nach Schließen des mechanischen Schaltelementes 5,
beispielsweise durch einen Service-Techniker, kann der
Mikroprozessor durch Signale auf den beiden Leitungen 6
und 7 den Urzustand "ohne Schreibschutz" wieder herstellen.
Das mechanische Schaltelement 5 kann dabei je nach
Erfordernis des speziellen Anwendungsfalles z. B. als
mechanischer Taster ausgeführt sein oder als 2polige
Buchse, die durch einen Kurzschlußstecker überbrückt werden
kann, oder als Lötaugen oder Lötstifte, die durch ein
metallisches Werkzeug elektrisch verbunden werden können.
Die in Fig. 1 dargestellte Schaltung erlaubt es also dem
Mikroprozessor in einer Programmierphase den
Speicher 4 mit Daten zu beschreiben und nach Abschluß der
Programmierungsphase diese Daten vor versehentlicher
späterer Änderung zu schützen. Dieser Schutz ist für den
Mikroprozessor irreversibel und kann nur durch mechanische
Eingriffe von außen bei Bedarf aufgehoben werden.
Die in Fig. 2 gezeigte Ausgestaltung unterscheidet sich von
den in Fig. 1 gezeigten nur durch die Beschaltung der
Eingänge des Schreibschutz-Flip-Flops 1. Beim Betätigen des
mechanischen Schaltelementes 5 wird nicht nur die logische
"1" auf den Dateneingang 9 gegeben, sondern gleichzeitig
über zwei Oder-Gates 20 und 21 der Schreibbefehl (WR) und
der Freigabebefehl (ENA) an das Schreibschutz-Flip-Flop 1
gegeben, so daß das Schreibschutz-Flip-Flop 1 ohne Mit
wirkung des Mikroprozessors nur durch das Betätigen des
mechanischen Schaltelementes 5 in den logischen Zustand
"ohne Schreibschutz" gebracht wird.
In Fig. 1 und 2 wurde jeweils der gesamte Speicher 4 mit
oder ohne Schreibschutz benutzt. In Fig. 3 ist gezeigt,
wie Teilbereiche mit einem Schreibschutz versehen werden
können. Der Teilbereich 4′′′ des Speichers ist von
vornherein als normaler, ungeschützter EEPROM-Speicher
vorgesehen. Der Bereich 4′ ist durch ein Schreibschutz-
Flip-Flop 1′ in Verbindung mit dem Gate 3′ schützbar, der
Bereich 4′′ ist durch ein zweites Schreibschutz-Flip-
Flop 1′′ in Verbindung mit dem Gate 3′′ schützbar. Beide
Schreibschutz-Flip-Flops 1′ und 1′′ sind wie das
Schreibschutz-Flip-Flop 1 in Fig. 1 aufgebaut und daher
hier nur schematisch wiedergegeben. Die beiden Schreib
schutzaktivierungsleitungen 7′ und 7′′ sind getrennt zum
Mikroprozessor herausgeführt, um eine getrennte, vom
Programm des Mikroprozessors gesteuerte Auslösung des
Schreibschutzes zu ermöglichen. Dadurch können beispiels
weise Gerätevarianten, die verschieden viele zu schützende
Grunddaten und allgemeine, nicht zu schützende EEPROM-
Daten benötigen, mit der gleichen Hardware realisiert
werden; in der einen Gerätevariante wird dann am Ende der
Programmierungsphase für beide Schreibschutz-Flip-Flops 1′
und 1′′ der Befehl für den Schreibschutz softwaremäßig
vorgesehen, während in der anderen Gerätevariante nur für
das eine Schreibschutz-Flip-Flop 1′ der Befehl für den
Schreibschutz softwaremäßig gegeben wird, so daß der
Speicherbereich 4′′ als normaler, überschreibbarer
EEPROM-Speicher bleibt. Die Entriegelung des Schreib
schutzes mittels des mechanischen Schaltelementes 5 erfolgt
in Fig. 3 für beide Schreibschutz-Flip-Flops 1′ und 1′′
zusammen. Selbstverständlich ist bei Bedarf auch eine
getrennte Entriegelung durch zwei mechanische Schalt
elemente 5 möglich.
Eine andere Ausgestaltung des Schreibschutzes für
Speicher-Teilbereiche ist in Fig. 4 gezeigt. Hier ist für
alle Speicherteilbereiche 4′, 4′′, 4′′′ ein gemeinsames
Haupt-Schreibschutz-Flip-Flop 1 vorhanden, die Ansteuerung
der Gates 23′, 23′′, 23′′′ zum Sperren der Schreibimpulse
erfolgt jedoch unter Zwischenschaltung von Teilbereich-
Schreibschutz-Flip-Flops 2′, 2′′, 2′′′. Während der Pro
grammierungsphase befinden sich das Haupt-Schreibschutz-
Flip-Flop 1 und die Teilbereich-Schreibschutz-Flip-
Flops 2′, 2′′, 2′′′ im logischen Zustand "1", so daß die
Gates 23′, 23′′, 23′′′ Schreibimpulse durchlassen. Nach
Abschluß der Programmierungsphase kann dann der Mikro
prozessor beim Aktivieren des Schreibschutzes gleichzeitig
festlegen, welche Teilbereiche schreibgeschützt werden
sollen. Soll z. B. nur der zweite Teilbereich 4′′ schreib
geschützt werden, so gibt der Mikroprozessor auf den
Dateneingang 15′′ dieses Teilbereiches eine logische "0"
und auf die Dateneingänge 15′ und 15′′′ der anderen
Teilbereiche 4′, 4′′′ eine logische "1". Dadurch wird beim
Eintreffen des Schreibsignals auf dem Anschluß 6 und des
Schreibschutzaktivierungssignals auf dem Anschluß 7 von den
Teilbereich-Schreibschutz-Flip-Flops 2′, 2′′, 2′′′ nur das
eine Teilbereich-Schreibschutz-Flip-Flop 2′′ in den
logischen Zustand "0" gebracht, während die anderen
Teilbereich-Schreibschutz-Flip-Flops 2′, 2′′′ im logischen
Zustand "1" bleiben; gleichzeitig übernimmt natürlich das
Haupt-Schreibschutz-Flip-Flop 1 die an seinem Eingang fest
verdrahtete logische "0" und sperrt damit das Gate 13, so
daß an dessen Ausgang 16 keine Freigabesignale für die
Teilbereich-Schreibschutz-Flip-Flops 2′, 2′′, 2′′′ mehr
erscheinen können. Dadurch ist der Mikroprozessor nicht
mehr in der Lage, die am Ende der Programmierungsphase
festgelegte Unterteilung in schreibgeschützte und
nichtschreibgeschützte Bereiche zu ändern. Auch die
generelle Aufhebung des Schreibschutzes (durch Einspeichern
der logischen "1" in das Haupt-Schreibschutz-Flip-
Flop 1) ist, wie in den anderen Ausgestaltungen, nur nach
Betätigen des mechanischen Schaltelementes 5 möglich.
Claims (4)
1. Schreibschutzeinrichtung für einen elektrisch löschbaren
Speicher, der mit einem Mikroprozessor verbunden ist,
mit mindestens einem Schreibschutz-Flip-Flop (1, 1′, 1′′),
dessen beide logischen Zustände "mit Schreibschutz" bzw.
"ohne Schreibschutz" bedeuten, und mit mindestens einem
Gate (3, 3′, 3′′, 23′, 23′′, 23′′′) in der Schreibleitung
des elektrischen löschbaren Speichers (4, 4′, 4′′, 4′′′), das
vom Schreibschutz-Flip-Flop (1, 1′, 1′′) angesteuert wird
und bei dessen logischem Zustand "mit Schreibschutz" die
Weiterleitung von Schreibbefehlen zu den einzelnen
Speicherzellen verhindert,
dadurch gekennzeichnet,
- - daß ein mechanisches Schaltelement (5) vorhanden ist und
- - daß das Schreibschutz-Flip-Flop (1, 1′, 1′′) durch den Mikroprozessor nur in den einen logischen Zustand "mit Schreibschutz" gebracht werden kann, während es in den anderen logischen Zustand "ohne Schreibschutz" nur gebracht werden kann, wenn das mechanische Schaltelement (5) betätigt ist.
2. Schreibschutzeinrichtung nach Anspruch 1, dadurch
gekennzeichnet,
- - daß das Schreibschutz-Flip-Flop (1) nur durch das Betätigen des mechanischen Schaltelementes (5) und zusätzlich durch einen entsprechenden Mikro prozessor-Befehl in den logischen Zustand "ohne Schreibschutz" gebracht werden kann.
3. Schreibschutzeinrichtung nach Anspruch 1 oder 2, dadurch
gekennzeichnet,
- - daß einem jeden Teilbereich (4′, 4′′, 4′′′) des elek trischen löschbaren Speichers ein Schreibschutz-Flip- Flop (1′, 1′′) zugeordnet ist.
4. Schreibschutzeinrichtung nach Anspruch 1 oder 2, dadurch
gekennzeichnet,
- - daß einem jeden Teilbereich (4′, 4′′, 4′′′) des elek trisch löschbaren Speichers ein Teilbereich- Schreibschutz-Flip-Flop (2′, 2′′, 2′′′) zugeordnet ist und
- - daß diese Teilbereich-Schreibschutz-Flip-Flops (2′, 2′′, 2′′′) von einem Haupt-Schreibschutz-Flip- Flop (1) angesteuert werden.
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19853514430 DE3514430A1 (de) | 1985-04-20 | 1985-04-20 | Verfahren zum abspeichern von daten in einem elektrisch loeschbaren speicher und elektrisch loeschbarer speicher zur durchfuehrung des verfahrens |
US06/852,726 US4811293A (en) | 1985-04-20 | 1986-04-15 | Method for storing data in an electrically erasable memory for carrying out this method |
GB08609141A GB2174828B (en) | 1985-04-20 | 1986-04-15 | Storage of data in an electrically erasable store |
CH1541/86A CH671837A5 (de) | 1985-04-20 | 1986-04-17 | |
FR8605576A FR2580851B1 (fr) | 1985-04-20 | 1986-04-18 | Procede pour la memorisation de donnees dans une memoire effacable electriquement et memoire effacable electriquement pour la mise en oeuvre du procede |
JP61090194A JPS61242400A (ja) | 1985-04-20 | 1986-04-21 | 電気的に消去可能なメモリヘデータを記憶する方法および装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19853514430 DE3514430A1 (de) | 1985-04-20 | 1985-04-20 | Verfahren zum abspeichern von daten in einem elektrisch loeschbaren speicher und elektrisch loeschbarer speicher zur durchfuehrung des verfahrens |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3514430A1 DE3514430A1 (de) | 1986-10-23 |
DE3514430C2 true DE3514430C2 (de) | 1988-02-04 |
Family
ID=6268768
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19853514430 Granted DE3514430A1 (de) | 1985-04-20 | 1985-04-20 | Verfahren zum abspeichern von daten in einem elektrisch loeschbaren speicher und elektrisch loeschbarer speicher zur durchfuehrung des verfahrens |
Country Status (6)
Country | Link |
---|---|
US (1) | US4811293A (de) |
JP (1) | JPS61242400A (de) |
CH (1) | CH671837A5 (de) |
DE (1) | DE3514430A1 (de) |
FR (1) | FR2580851B1 (de) |
GB (1) | GB2174828B (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3901457A1 (de) * | 1989-01-19 | 1990-08-02 | Strahlen Umweltforsch Gmbh | Verfahren zur adressbereichsueberwachung bei datenverarbeitungsgeraeten in echtzeit |
Families Citing this family (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3639229C1 (en) * | 1986-11-14 | 1988-03-03 | Licentia Gmbh | Safe set circuit for a safety-oriented RS memory |
US4931997A (en) * | 1987-03-16 | 1990-06-05 | Hitachi Ltd. | Semiconductor memory having storage buffer to save control data during bulk erase |
FR2618004B1 (fr) * | 1987-07-10 | 1992-01-03 | Orega Electro Mecanique | Dispositif de controle des parametres d'un transport |
FR2618238B1 (fr) * | 1987-07-17 | 1992-03-13 | Ricard Claude | Procedes pour corriger la derive de l'horloge electronique d'un appareil electronique et appareils electroniques utilisant ces procedes. |
EP0326053B1 (de) * | 1988-01-28 | 1996-06-26 | National Semiconductor Corporation | Datensicherungsverfahren für einen programmierbaren Speicher |
JPH022435A (ja) * | 1988-06-15 | 1990-01-08 | Seiko Instr Inc | 半導体不揮発性記憶装置 |
GB2222899B (en) * | 1988-08-31 | 1993-04-14 | Anthony Morris Rose | Securing a computer against undesired write operations or from a mass storage device |
US5381366A (en) * | 1989-04-11 | 1995-01-10 | Mitsubishi Denki Kabushiki Kaisha | Non-volatile semiconductor memory device with timer controlled re-write inhibit means |
US5278786A (en) * | 1989-04-11 | 1994-01-11 | Mitsubishi Denki Kabushiki Kaisha | Non-volatile semiconductor memory device having an area responsive to writing allowance signal |
EP1031992B1 (de) * | 1989-04-13 | 2006-06-21 | SanDisk Corporation | EEprom-System mit Blocklöschung |
US7447069B1 (en) | 1989-04-13 | 2008-11-04 | Sandisk Corporation | Flash EEprom system |
JP2575434Y2 (ja) * | 1989-09-07 | 1998-06-25 | 株式会社ケンウッド | 無線機のメモリチャンネル設定装置 |
US5546561A (en) * | 1991-02-11 | 1996-08-13 | Intel Corporation | Circuitry and method for selectively protecting the integrity of data stored within a range of addresses within a non-volatile semiconductor memory |
CA2091501C (en) * | 1993-03-11 | 2001-04-24 | Thomas E. Elliott | Hardware protection control for computer storage devices |
US5513136A (en) * | 1993-09-27 | 1996-04-30 | Intel Corporation | Nonvolatile memory with blocks and circuitry for selectively protecting the blocks for memory operations |
US5394367A (en) * | 1994-03-18 | 1995-02-28 | Ramtron International Corporation | System and method for write-protecting predetermined portions of a memory array |
US5749088A (en) * | 1994-09-15 | 1998-05-05 | Intel Corporation | Memory card with erasure blocks and circuitry for selectively protecting the blocks from memory operations |
DE69935958T2 (de) * | 1998-10-27 | 2008-01-10 | Canon K.K. | Kopfträgerschicht, Druckkopf mit Datenspeicher und Druckvorrichtung |
EP1063589A1 (de) * | 1999-06-25 | 2000-12-27 | TELEFONAKTIEBOLAGET L M ERICSSON (publ) | Gerät zur Datenverarbeitung und entsprechendes Verfahren |
DE19937682C2 (de) * | 1999-08-10 | 2002-03-14 | Kostal Leopold Gmbh & Co Kg | Elektrische Schaltungsanordnung |
US6813682B2 (en) | 2000-09-29 | 2004-11-02 | Steven Bress | Write protection for computer long-term memory devices |
US7308547B2 (en) * | 2003-07-30 | 2007-12-11 | Agilent Technologies, Inc. | Apparatus and method for control of write filter |
US8090904B2 (en) * | 2008-02-01 | 2012-01-03 | Cru Acquisition Group, Llc | Reduced hard-drive-capacity detection device |
US9342254B2 (en) * | 2011-06-04 | 2016-05-17 | Microsoft Technology Licensing, Llc | Sector-based write filtering with selective file and registry exclusions |
US9466385B1 (en) * | 2012-10-17 | 2016-10-11 | Google Inc. | Methods and apparatus related to a write protect fastener |
US10339328B1 (en) | 2014-07-15 | 2019-07-02 | Cru Acquisition Group, Llc | Securing stored computer files from modification |
CN106779025B (zh) * | 2016-12-09 | 2024-04-19 | 杭州佩安科技有限公司 | 一种新型非易失防改写存储器 |
FR3068168A1 (fr) * | 2017-06-22 | 2018-12-28 | Benito Pennella | Memoire permanente comportant un dispositif de securite |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4930578B1 (de) * | 1970-09-30 | 1974-08-14 | ||
DE2733531C3 (de) * | 1977-07-25 | 1980-04-24 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Schaltungsanordnung für den Schutz von Informationen, insbesondere für Fernsprechvermittlungsanlagen |
JPS5713468A (en) * | 1980-06-27 | 1982-01-23 | Ricoh Co Ltd | Transfer-material separator of copying machine |
JPS58130490A (ja) * | 1982-01-29 | 1983-08-03 | Nec Corp | 不揮発性ランダム・アクセス・メモリのストア制御回路 |
US4489380A (en) * | 1982-04-01 | 1984-12-18 | Honeywell Information Systems Inc. | Write protected memory |
US4665506A (en) * | 1983-01-03 | 1987-05-12 | Texas Instruments Incorporated | Memory system with write protection |
JPS6043296A (ja) * | 1983-08-17 | 1985-03-07 | Mitsubishi Electric Corp | 半導体記憶装置 |
US4599707A (en) * | 1984-03-01 | 1986-07-08 | Signetics Corporation | Byte wide EEPROM with individual write circuits and write prevention means |
-
1985
- 1985-04-20 DE DE19853514430 patent/DE3514430A1/de active Granted
-
1986
- 1986-04-15 GB GB08609141A patent/GB2174828B/en not_active Expired
- 1986-04-15 US US06/852,726 patent/US4811293A/en not_active Expired - Lifetime
- 1986-04-17 CH CH1541/86A patent/CH671837A5/de not_active IP Right Cessation
- 1986-04-18 FR FR8605576A patent/FR2580851B1/fr not_active Expired - Fee Related
- 1986-04-21 JP JP61090194A patent/JPS61242400A/ja active Granted
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3901457A1 (de) * | 1989-01-19 | 1990-08-02 | Strahlen Umweltforsch Gmbh | Verfahren zur adressbereichsueberwachung bei datenverarbeitungsgeraeten in echtzeit |
Also Published As
Publication number | Publication date |
---|---|
GB2174828A (en) | 1986-11-12 |
GB8609141D0 (en) | 1986-05-21 |
JPS61242400A (ja) | 1986-10-28 |
CH671837A5 (de) | 1989-09-29 |
GB2174828B (en) | 1989-01-25 |
FR2580851A1 (fr) | 1986-10-24 |
DE3514430A1 (de) | 1986-10-23 |
JPH0364960B2 (de) | 1991-10-09 |
US4811293A (en) | 1989-03-07 |
FR2580851B1 (fr) | 1994-05-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3514430C2 (de) | ||
DE2621271C2 (de) | Tragbarer Datenträger | |
EP0636258B1 (de) | Integrierter halbleiterspeicher mit redundanzeinrichtung | |
DE3520003C2 (de) | ||
DE3015992A1 (de) | Programmierbare logische anordnung | |
DE3243935C2 (de) | ||
EP1008858B1 (de) | Schaltungsanordnung mit temperaturabhängiger Halbleiterbauelement-Test- und Reparaturlogik | |
DE3138363A1 (de) | Redundanzschaltung fuer speicher | |
EP0195885B1 (de) | Verfahren und Anordnung zum nichtflüchtigen Speichern des Zählerstandes einer elektronischen Zählschaltung | |
DE2726094C2 (de) | Programmierbare Logik in Matrixanordnung | |
DE2151472A1 (de) | Mikroprogrammspeicher fuer Elektronenrechner | |
DE3625179A1 (de) | Elektronisches geraet mit austauschbarer stromversorgungsquelle | |
DE1266026B (de) | Verfahren und Anordnung zum Verhüten einer Änderung eines Speichermhaltes | |
EP0170727B1 (de) | Integrierter Schreib-Lesespeicher | |
DE3315047A1 (de) | Integrierte schaltung mit einem als nichtfluechtiger schreib-lese-speicher ausgestalteten anwendungsspeicher | |
EP0127015B1 (de) | Integrierte digitale MOS-Halbleiterschaltung | |
DE102005019587A1 (de) | Fuse-Speicherzelle mit verbessertem Schutz gegen unberechtigten Zugriff | |
DE4340551A1 (de) | Programmspeichererweiterung für einen Mikroprozessor | |
EP0086360A2 (de) | Wortweise elektrisch umprogrammierbarer nichtflüchtiger Speicher sowie Verwendung eines solchen Speichers | |
EP1774654B1 (de) | Verfahren und vorrichtung zur beschaltung von eingängen bei microcontrollern sowie entsprechender microcontroller | |
EP0360878B1 (de) | Verfahren zum irreversiblen Unterbinden der Durchführung definierter Speicheroperationen in monolithisch integrierten Mikrocomputerschaltungen | |
DE2104181A1 (de) | Einrichtung zur Steuerung von Sprung vorgangen für eine Programmsteuerung mit Schrittschaltwerk | |
EP0574976A2 (de) | Speicheranordnung und Verfahren zu deren Betrieb | |
DE3418364C2 (de) | ||
EP1118868A1 (de) | Chipkartenschaltung mit überwachtem Zugang zum Testmodus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: SARTORIUS AG, 3400 GOETTINGEN, DE |
|
8320 | Willingness to grant licences declared (paragraph 23) | ||
8339 | Ceased/non-payment of the annual fee |