-
Die Erfindung betrifft elektrisch programmierbare, nicht flüchtige
Speicherzellenbauelemente, die insbesondere nicht-löschbare
only-timeprogrammierbare (OTP) Speicherzellen zusätzlich zu elektrisch lesbaren
Lese-/Schreib-Speicherzellen enthalten.
-
Nicht-flüchtige Speicherbauelemente (EEPROMs, EPROMs und
FLASHEEPROMS) können mit Information in Speicherbereichen
beschrieben werden, die für den Benutzer des Bauelements nicht
zugänglich sind.
-
Diese Information wird normalerweise während der Testprozedur des
Bauelements von dem Hersteller eingeschrieben und betrifft die Historie
individueller Bauelemente.
-
Die Information kann z. B. die Betriebsgeschwindigkeits-Klasse,
möglicherweise verwendete Redundanz, Herstellungsdatum und Charge
und ähnliche Informationsgrößen enthalten.
-
Bei nicht flüchtigen Speicherbauelementen mit Speicherzellen, die in
Matrix-Architektur angelegt sind, in der Reihen und Spalten von Zellen
zusammen mit Leitungen zum Verbinden von Zellen in einer Reihe und
Zellen in einer Spalte zu finden sind, kann es zweckmäßig sein,
zusätzlich zu den Reihen, die von der Reihendecodiereinrichtung, die
den Zugriff durch den Benutzer der Speichermatrix ermöglicht, einige
Reihen von OTP-Zellen in der Matrix vorzusehen.
-
Diese Reihen verwenden die gleiche Schaltung wie die Benutzer-
Speichermatrix für Lese- und Schreiboperationen, und sie werden von
geeigneten Signalen über die Reihendecodiereinrichtung selbst
freigegeben.
-
Diese Art von Schaltungsaufbau ist vom Konzept her einfach und
effektiv, kann jedoch bei elektrisch löschbaren, nicht flüchtigen
Speicherzellenbauelementen, insbesondere bei FLASHEEPROMs
beträchtliche Zuverlässigkeitsprobleme heraufbeschwören.
-
Die Möglichkeit des elektrischen Löschens von in Speicherzellen
eingeschriebener Information gestattet die Durchführung von tausenden
von Schreib-/Lösch-Zyklen, und dementsprechend werden sämtliche
Schaltungselemente in solchen Bauelementen, insbesondere die
Speicherzellen, in hohem Masse beansprucht und können zu
Fehlfunktionen führen.
-
Erfolgt das Löschen auf elektrischem Wege durch Einwirkung auf die
Source des Speicherzellen-Feldeffekttransistors, während das Gate auf
Massepotential des Bauelements geklemmt ist und das Drain-Potential
schwimmen kann, wobei das Sourcepotential auf einen Wen gegenüber
Masse gezogen wird, der das zum Erzeugen eines Tunneleffekts in der
Sourcezone erforderliche elektrische Feld hervorrufen kann, so wird die
Auswahl des Referenzpotentials, auf das die Sources der OTP-Zellen
gelegt werden sollten, kritisch.
-
Es ist nicht möglich, die Source-Seite der OTP-Zellen mit derjenigen der
Benutzerspeicherzellen, welche die virtuelle Matrix-Masse bilden, in
Verbindung zu lassen, da der Löschvorgang zur Folge hätte, daß die
OTP-Zellen ebenfalls gelöscht würden.
-
Es ist auch nicht die Hilfsmaßnahme zufriedenstellend, die Source-Seite
der OTP-Zellen auf die reale Masse des Bauelements zu legen, deren
Potential durch den Vorgang unverändert bliebe, da in diesem Fall
während der Schreiboperation, während der die Drains auf ein hohes
Potential angehoben werden, die auf hohem Potential befindlichen
Drains der OTP-Zellen, deren Sources auf Masse liegen, einen Unter-
Schwellenwert-Strom fließen lassen würden, der sie löschen und eine
Verarmung hervorrufen würde, was die Zuverlässigkeit späterer
Operationen der Benutzerspeicherzellen derselben Spalte ebenfalls
beeinträchtigen würde.
-
Diese Probleme haben die Entwickler dazu veranlaßt, die Einbeziehung
von Reihen von OTP-Zellen in die Zellenmatrix der
Benutzerspeicherzellen vom FLASHEEPROM-Typ zu vermeiden.
-
Der Erfindung liegt die Aufgabe zugrunde, die Einbeziehung von Reihen
von OTP-Zellen in die Speicherzellenmatrix eines elektrisch löschbaren
Speichers zu ermöglichen, ohne daß es zu Zuverlässigkeits- oder
Betriebsproblemen kommt.
-
Gelöst wird diese Aufgabe durch eine Schaltung aus elektrisch
löschbaren Speicherzellen gemäß Anspruch 1.
-
Die Merkmale und die Vorteile eines elektrisch löschbaren
Speicherzellenbauelements unter Verwendung von Speicherzellen des
OTP-Typs gemäß der Erfindung ergeben sich aus der nachfolgenden
Beschreibung einer Ausführungsform der Erfindung, die ohne
Beschränkung anhand der begleitenden Zeichnung gegeben wird.
-
In der Zeichnung
zeigt die Figur die Speicherzellenmatrix eines Speicherbauelements
gemäß der Erfindung, welches elektrisch löschbar ist und außerdem
Speicherzellen vom OTP-Typ enthält.
-
In der Zeichnung dargestellt ist ein Matrix-Typ einer
Schaltungsanordnung für Speicherzellen, die in einem elektrisch
löschbaren, nicht flüchtigen Speicherbauelement enthalten sind, welches
zusätzlich zu den Reihen programmierbarer und löschbarer
Benutzerspeicherzellen Reihen von OTP-Speichern beinhaltet, das sind
programmierbare und nicht-löschbare Speicher, bezeichnet mit OTP1
und OTP2.
-
Die Drainanschlüsse sämtlicher Transistorstrukturen der Speicherzellen,
einschließlich der OTPs, in einer Spalte sind mit einer gemeinsamen
Spaltenauswahlleitung D1, D2 .... oder einer Bitleitung verbunden,
wenn die Spalten sich auf Bits eines in den Speicher eingeschriebenen
Worts beziehen.
-
Andererseits sind die Gateanschlüsse sämtlicher Speicherzellen,
einschließlich der OTPs, in einer Reihe mit einer gemeinsamen
Reihendecodierleitung R1, R2 ... OTP1 und OTP2 verbunden.
-
Die Sourceanschlüsse sämtlicher neu programmierbarer und elektrisch
löschbarer Benutzer-Speicherzellen sind an eine Steuerleitung für die
Zellenzustände angeschlossen, über die den Sources dieser Zellen
entweder das Potential aufgeprägt wird, welches den Löschzustand
festlegt, oder das Potential, welches das Lesen des Programmzustands
gestattet.
-
Die Steuerleitung sollte nicht als Einzelleitung vorhanden sein, wenn die
Zellen durch Reihensektoren (S1, S2 ...) gesteuert werden.
Erfindungsgemäß sind sämtliche Sourceanschlüsse der nicht-löschbaren
OTP-Speicherzellen einer Reihe an eine gemeinsame Leitung
angeschlossen, welche ihrerseits an ein Referenzpotential GND, bei dem
es sich vorzugsweise um Bauelementmasse handelt, angeschlossen sind,
und zwar über einen elektronischen Schalter, der einen Schalttransistor
(M1, M2) aufweist.
-
Ein Transistor ist für jede Reihe von OTP-Zellen erforderlich.
Erfindungsgemäß sind die Steueranschlüsse dieser Transistoren, die
gemäß Darstellung Feldeffekttransistoren sind, für die jeweiligen Reihen,
OTP1 und OTP2, an die gleichen Reihendecodierleitungen
angeschlossen.
-
Durch Freigeben einer Reihe von OTP-Zellen über die zugehörige
Decodierleitung werden die Sources all dieser Zellen durch den von der
Decodierleitung angesteuerten Transistor auf Massepotential gebracht.
-
Das Lesen dieser Zellen oder das anfängliche Programmieren dieser
Zellen ist also möglich.
-
Während des Löschvorgangs der Benutzerspeicherzelle ist es sicher
möglich, das Löschen der OTP-Zellen dadurch zu vermeiden, daß man
den Auswahltransistor im Aus-Zustand hält. Auf diese Weise können die
OTP-Zellen tatsächlich kein Massepotential sehen. Erreicht wird dies
dadurch, daß die OTP-Reihendecodierleitungen auf Massepotential
geklemmt werden.
-
Ferner würde für den Fall, daß während des Schreibvorgangs, bei dem
die Drainpotentiale angehoben werden, OTP-Zellen ungewollt gelöscht
werden - was im Prinzip durch das Auftreten heißer Löcher in den
Drainzonen geschehen könnte - das Lesen der Benutzerspeicherzelle
unbeeinflußt bleiben, und zwar weil die OTP-Zellen nicht direkt auf
Masse gelegt sind, sondern vielmehr über einen dazwischenliegenden
Transistor, und folglich keinen Weg für einen Strom bilden können.
-
Ein hervorstechender Vorteil besteht darin, daß das Erfordernis
zusätzlicher externer Steuersignale zum Ansteuern der
Auswahltransistoren der OTP-Zellen vermieden wird, da die
Transistoren über die OTP-Reihen-Decodierleitungen gesteuert werden.
-
Es sollte gesehen werden, daß Modifizierungen, Zusammenfassungen
und Ersetzungen von Elementen der oben zur Veranschaulichung und
ohne Beschränkung beschriebenen Ausführungsform möglich sind, ohne
von dem Schutzumfang gemäß beigefügten Patentansprüchen
abzuweichen.