JPS6017519A - 定電流回路 - Google Patents
定電流回路Info
- Publication number
- JPS6017519A JPS6017519A JP12593983A JP12593983A JPS6017519A JP S6017519 A JPS6017519 A JP S6017519A JP 12593983 A JP12593983 A JP 12593983A JP 12593983 A JP12593983 A JP 12593983A JP S6017519 A JPS6017519 A JP S6017519A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- constant current
- power supply
- reference potential
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は電子機器一般に好適する定電流回路の改良に
関する。
関する。
従来、音響機器を含む電子機器一般に広く使用される定
電流回路として第１図に示すように構成されたものが知
られている。
電流回路として第１図に示すように構成されたものが知
られている。
すなわち、これは通常、集積回路用となるもので、電源
ＶＣＣと基準電位点ＧＮＤ間に直列に接続された抵抗Ｒ
１％ダイオードＤ１ｔ Ｄ２ Ｋよりバイアス濾れるト
ランジスタＱ１のコレクタからｖｌｚＡ２ （但しＶＢ
ＩはトランジスタＱ１のペース・エミッタ間電圧、Ｒ２
は同じくエミッタ抵抗）なる定電流出力１ｏｔｙｔが得
られる如くしたいわゆるＶＢＭ比例形と称される定電流
回路である。
ＶＣＣと基準電位点ＧＮＤ間に直列に接続された抵抗Ｒ
１％ダイオードＤ１ｔ Ｄ２ Ｋよりバイアス濾れるト
ランジスタＱ１のコレクタからｖｌｚＡ２ （但しＶＢ
ＩはトランジスタＱ１のペース・エミッタ間電圧、Ｒ２
は同じくエミッタ抵抗）なる定電流出力１ｏｔｙｔが得
られる如くしたいわゆるＶＢＭ比例形と称される定電流
回路である。
しかしながら、以上のような従来の定電流回路は実際上
の動作可能な最低（１！Ｅ源）電圧が約には対応し得な
いという問題を有していた。
の動作可能な最低（１！Ｅ源）電圧が約には対応し得な
いという問題を有していた。
このため、第２図に示すように抵抗Ｒ１ｆによる電圧降
下がＶＢＮと等しくなるようにフィードパ、りをかける
如く構成することにょシ、約０．９ｖ程度迄の低電圧動
作化を図った定電流回路が考えられている。
下がＶＢＮと等しくなるようにフィードパ、りをかける
如く構成することにょシ、約０．９ｖ程度迄の低電圧動
作化を図った定電流回路が考えられている。
すなわち、この場合ダイオードＱ１８％）ランジスタＱ
１？、抵抗Ｒ１２ｖ Ｒ１３でなるスターター回路ｔｉ
２ Ｇ−）て、トランジスタＱ１７に電流が流れて抵抗
Ｒｔｓでの電圧降下が大きくなると、トランジスタＱ１
？の電流が零になる。そして、トラｙジｘｊｆ（ｈｚ〜
Ｑ１ｇには同じ電流が流れるが、この電流がＶｍ ｖ’
Ｒ１ｔより小さいときはトランジスタＱ１２の電流が増
える方向に動作し、且つＶｍ＊Ａｔｔ１より大きいとき
はトランジスタＣｈ１の電流がさらに大きくなるためト
ランジスタＱ１２の電流が減る方向ｌ１ｃ７４−ドパツ
クがかかり、結果的にトランジスタＱ１６のコレクタか
らＶＢ Ｈ／’Ｒ１１なる定電流出力ｌ０ＵＴが得られ
るようになるものである。
１？、抵抗Ｒ１２ｖ Ｒ１３でなるスターター回路ｔｉ
２ Ｇ−）て、トランジスタＱ１７に電流が流れて抵抗
Ｒｔｓでの電圧降下が大きくなると、トランジスタＱ１
？の電流が零になる。そして、トラｙジｘｊｆ（ｈｚ〜
Ｑ１ｇには同じ電流が流れるが、この電流がＶｍ ｖ’
Ｒ１ｔより小さいときはトランジスタＱ１２の電流が増
える方向に動作し、且つＶｍ＊Ａｔｔ１より大きいとき
はトランジスタＣｈ１の電流がさらに大きくなるためト
ランジスタＱ１２の電流が減る方向ｌ１ｃ７４−ドパツ
クがかかり、結果的にトランジスタＱ１６のコレクタか
らＶＢ Ｈ／’Ｒ１１なる定電流出力ｌ０ＵＴが得られ
るようになるものである。
しかしながら、このような第２図の定電流回路は、この
ｔまでは非常に発振し易いものであるために発振防止用
として図示の如き大容量のコンデンサＣを付加してやら
なければならないと共に、上述した如きスターター回路
が必要釦なるので、構成が複雑化してしまうという重大
な問題を有していた。
ｔまでは非常に発振し易いものであるために発振防止用
として図示の如き大容量のコンデンサＣを付加してやら
なければならないと共に、上述した如きスターター回路
が必要釦なるので、構成が複雑化してしまうという重大
な問題を有していた。
そこで、この発明は以上のような点に鑑みてなされたも
ので、可及的に簡易な構成で発振を生じることなく低電
圧動作化が可能であるように改良した極めて良好なる定
電流回路を提供することを目的としている。
ので、可及的に簡易な構成で発振を生じることなく低電
圧動作化が可能であるように改良した極めて良好なる定
電流回路を提供することを目的としている。
すなわち、この発明による定電流回路は、電源と基準電
位点間に直列に接続された第１の抵抗およびダイオード
と、前記ダイオードの両端に並列に接続された第２の抵
抗と、前記第１の抵抗およびダイオードの接続中点にペ
ースが接続され且つエミッタが前記基準電位点または電
源に接続された第１のトランジスタと、前記第１のトラ
ンジスタのコレクタと前記電源または基準電位点間に接
続された第３の抵抗と、前記第１のトランジスタのコレ
クタにペースが接続され且つエミッタが前記基準電位点
または電源に接続された第２のトランジスタと、前記第
１のトランジスタのペースと前記電源または基準電位点
間にコレクターエミッタ通路が接続された第３のトラン
ジスタと、前記第２のトランジスタのコレクタと前記電
源または基準電位点間にコレクターエミ、り通路が接続
されると共にダイオード接続された第４のトランジスタ
と〜前記第３および第４のトランジスタの各ペースとペ
ースが共通シＣ接続され且つエミッタが前記電源または
基準電位点に接続された第５のトランジスタとを具備し
、この第５のトランジスタのコレクタから定電流出力を
得るように構成したことを特徴としている。
位点間に直列に接続された第１の抵抗およびダイオード
と、前記ダイオードの両端に並列に接続された第２の抵
抗と、前記第１の抵抗およびダイオードの接続中点にペ
ースが接続され且つエミッタが前記基準電位点または電
源に接続された第１のトランジスタと、前記第１のトラ
ンジスタのコレクタと前記電源または基準電位点間に接
続された第３の抵抗と、前記第１のトランジスタのコレ
クタにペースが接続され且つエミッタが前記基準電位点
または電源に接続された第２のトランジスタと、前記第
１のトランジスタのペースと前記電源または基準電位点
間にコレクターエミッタ通路が接続された第３のトラン
ジスタと、前記第２のトランジスタのコレクタと前記電
源または基準電位点間にコレクターエミ、り通路が接続
されると共にダイオード接続された第４のトランジスタ
と〜前記第３および第４のトランジスタの各ペースとペ
ースが共通シＣ接続され且つエミッタが前記電源または
基準電位点に接続された第５のトランジスタとを具備し
、この第５のトランジスタのコレクタから定電流出力を
得るように構成したことを特徴としている。
以下図面を参照してこの発明の一実施例にっ専詳細に説
明する。
明する。
すなわち、第３図に示すように電源ＶＣＣと基準電位点
ＧＮＤ １ｖｌＫ抵抗Ｒ２１と図示極性のダイオードＱ
２１を直列に接続し、これら抵抗ＲＨとダイオードＱ２
１の接続中点を該Ｑ２１と共にカレントミラーを構成す
るトランジスタＱ２２のペースに接続する。
ＧＮＤ １ｖｌＫ抵抗Ｒ２１と図示極性のダイオードＱ
２１を直列に接続し、これら抵抗ＲＨとダイオードＱ２
１の接続中点を該Ｑ２１と共にカレントミラーを構成す
るトランジスタＱ２２のペースに接続する。
こむで、トランジスタＱ２２はそのペースがトランジス
タＱ２４のコレクターエミッタ通路を介して電源ＶＣＣ
に接続されると共に抵抗Ｒ２５を介して基準電位点ＧＮ
Ｄに接続され、且つそのコレクタが抵抗Ｒ２□を介して
電源ＶＣＣに接続されると共にトランジスタＱ２３０ペ
ースに接続さ、れ、さらにそのエミッタが基準電位点Ｇ
ＮＤ Ｋ接続されている。
タＱ２４のコレクターエミッタ通路を介して電源ＶＣＣ
に接続されると共に抵抗Ｒ２５を介して基準電位点ＧＮ
Ｄに接続され、且つそのコレクタが抵抗Ｒ２□を介して
電源ＶＣＣに接続されると共にトランジスタＱ２３０ペ
ースに接続さ、れ、さらにそのエミッタが基準電位点Ｇ
ＮＤ Ｋ接続されている。
また、上記トランジスタＱ２５はそのコレクタがダイオ
ード接続されたトランジスタＱ２５のコレクターエミ、
り通路を介して電源ｖｃｅに接続され、且つそのエミッ
タが基準電位点ＧＮＤに接続されている。
ード接続されたトランジスタＱ２５のコレクターエミ、
り通路を介して電源ｖｃｅに接続され、且つそのエミッ
タが基準電位点ＧＮＤに接続されている。
そして、上記トランジスタＱ２４ ｅ Ｑ２５はカレン
トミラーを構成し、それらの各ペースと共通にペースが
接続されたトランジスタＱ２６はそのエミッｆｉ−Ｉ）
ｉ電源ＶＣＣに接続され、且つそのコレクタが定電流出
力端ｌ０ＵＴに接続される。
トミラーを構成し、それらの各ペースと共通にペースが
接続されたトランジスタＱ２６はそのエミッｆｉ−Ｉ）
ｉ電源ＶＣＣに接続され、且つそのコレクタが定電流出
力端ｌ０ＵＴに接続される。
而して、以上の構成において抵抗Ｒ２１に流れる電流を
ｌ１ｊＬ２１、同じく抵抗Ｒ２２に流れる電流を１１２
２％ダイオードＱ２１に流れる電流をＩＱ２１％’）ラ
ンゾスタＱ２２ ｐ Ｑ２４に流れる電流をそれぞれＩ
Ｑ２２ ｅ ＩＱ２４とした場合、次のような関係が成
立している。
ｌ１ｊＬ２１、同じく抵抗Ｒ２２に流れる電流を１１２
２％ダイオードＱ２１に流れる電流をＩＱ２１％’）ラ
ンゾスタＱ２２ ｐ Ｑ２４に流れる電流をそれぞれＩ
Ｑ２２ ｅ ＩＱ２４とした場合、次のような関係が成
立している。
２１
１Ｑ２２” ＩＱ２１ ・・・（３）
そして、トランジスタＱ２３は以上におけるＸＲ２２と
ＩＱ２２とが等しくなるようにフィードバックをかける
働きを有する。
ＩＱ２２とが等しくなるようにフィードバックをかける
働きを有する。
つまり、第３図の定電流回路が安定状態ではｌＲ２２＝
ＩＱ２２ガる関係にあるから、上記（１）〜（４）式よ
り ２２ が得られ、ここでＶｌｌ（Ｑ２１） ＝ Ｖｌｌ（Ｑ２
２）とするととなる。
ＩＱ２２ガる関係にあるから、上記（１）〜（４）式よ
り ２２ が得られ、ここでＶｌｌ（Ｑ２１） ＝ Ｖｌｌ（Ｑ２
２）とするととなる。
すなわち、トランジスタＱ２４の電流つｔυトランＸ）
スｆｉ Ｑ２５ ｖ Ｑ２６（Ｄ電流はｖｍｍ（ｏｚ
ｌ）Ａｃ２１で決定され、該定電流出力が定電流出力端
１０ｕＴから得られるようになる。
スｆｉ Ｑ２５ ｖ Ｑ２６（Ｄ電流はｖｍｍ（ｏｚ
ｌ）Ａｃ２１で決定され、該定電流出力が定電流出力端
１０ｕＴから得られるようになる。
そして、以上のような定電流回路は、スターター回路を
必要としないと共に、ダイオードＱ２１とトランジスタ
Ｑ２２とがカレントミラー構成となっているために、ル
ーグケ”インが必要以上に高くなることがないので、大
容量のコンデンサを付加しなくても発振を生じるような
ことはない。
必要としないと共に、ダイオードＱ２１とトランジスタ
Ｑ２２とがカレントミラー構成となっているために、ル
ーグケ”インが必要以上に高くなることがないので、大
容量のコンデンサを付加しなくても発振を生じるような
ことはない。
第４図は第３図においてＲ２１＝Ｒ２２＝２０にΩｅ
Ｒ２Ｂ＝ １２ ｋΩとした場合の出力特性を示すもの
で、約０．９Ｖ程度まで確実に動作し、且つ電源電圧依
存性も少ない安定した定電流出力が得られることがわか
る。
Ｒ２Ｂ＝ １２ ｋΩとした場合の出力特性を示すもの
で、約０．９Ｖ程度まで確実に動作し、且つ電源電圧依
存性も少ない安定した定電流出力が得られることがわか
る。
第５図は他の実施例として第３図の各トランジスタの極
性を入れ換えた場合を示している。
性を入れ換えた場合を示している。
第６図は同じく他の実施例として第３図のトランジスタ
Ｑ２２ ｅ ＱＺ６のエミッタ面積を異ならせた場合（
Ｑ２２ ＝ Ｘ ４ ＊ Ｑ２６ ＝ Ｒ２）を示して
いる。
Ｑ２２ ｅ ＱＺ６のエミッタ面積を異ならせた場合（
Ｑ２２ ＝ Ｘ ４ ＊ Ｑ２６ ＝ Ｒ２）を示して
いる。
上記第５図でＱ２１ ｅ Ｑ２２のエミツタ面積比をＮ
とした場合にはＲ２１： Ｒ２２＝Ｎ ： １としてや
ることにより、やはりｖＢｌ（ｑ２１）／′Ｒ２１なる
定電流出力を得ることができる。
とした場合にはＲ２１： Ｒ２２＝Ｎ ： １としてや
ることにより、やはりｖＢｌ（ｑ２１）／′Ｒ２１なる
定電流出力を得ることができる。
なお、この発明は上記し且つ図示した実施例のみに限定
されることなく、この発明の要旨を逸脱し々い範囲で種
々の変形や適用が可能であることは言う迄もない。
されることなく、この発明の要旨を逸脱し々い範囲で種
々の変形や適用が可能であることは言う迄もない。
従って、以上詳述したようＫこの発明によれば、可及的
に簡易な構成で発振を生じることなく低電圧動作化が可
能であるように改良した極めて良好な定電流回路を提供
することができる。
に簡易な構成で発振を生じることなく低電圧動作化が可
能であるように改良した極めて良好な定電流回路を提供
することができる。
第１図、第２図は従来の異なる定電流回路を示す構成説
明図、第３図はこの発明に係る定電流回路の一実施例を
示す構成説明図、第４図は第３図の出力特性を示す曲線
図、第５図、第６図はこの発明の異なる他の実施例を示
す構成説開園である。 ＶＣＣ”’電源、ＧＮｉ）−・・基準電位点、Ｒ２１〜
Ｒ２３・・・抵抗、Ｑ２１・・・ダイオード、Ｑ２２〜
Ｑ２６・・・トランジスタ、ｌ０１ｌＴ・・・定電流出
力端。 出願人代理人 弁理士 鈴 江 武 彦ｉ２ 図 第３図 第 ４ｖＡ −１０４− 第 ５ 図
明図、第３図はこの発明に係る定電流回路の一実施例を
示す構成説明図、第４図は第３図の出力特性を示す曲線
図、第５図、第６図はこの発明の異なる他の実施例を示
す構成説開園である。 ＶＣＣ”’電源、ＧＮｉ）−・・基準電位点、Ｒ２１〜
Ｒ２３・・・抵抗、Ｑ２１・・・ダイオード、Ｑ２２〜
Ｑ２６・・・トランジスタ、ｌ０１ｌＴ・・・定電流出
力端。 出願人代理人 弁理士 鈴 江 武 彦ｉ２ 図 第３図 第 ４ｖＡ −１０４− 第 ５ 図
Claims (1)
- 電源と基準電位点間に直列に接続された第１の抵抗およ
びダイオードと、前記ダイオードの両端に並列に接続さ
れた第２の抵抗と、前記第１の抵抗およびダイオードの
接続中点にペースが接続され且つエミッタが前記基準電
位点または電源に接続された第１のトランジスタと、前
記第１のトランジスタのコレクタと前記電源または基準
電位点間に接続された第３の抵抗と、前記第１のトラン
ジスタのコレクタにペースが接続され且つエミッタが前
記基準電位点まだは電源に接続された第２のトランジス
タと、前記第１のトランジスタのペースと前記電源また
は基準電位点間にコレクターエミ、り通路が接続された
第３のトランジスタと、前記第２のトランジスタのコレ
クタと前記電源または基準電位点間にコレクターエミッ
タ通路が接続されると共にダイオード接続された第４の
トランジスタと、前記第３および第４のトランジスタの
各ペースとペースが共通に接続され且つエミッタが前記
電源または基準電位点に接続された第５のトランジスタ
とを具備し、この第５のトランジスタのコレクタから定
電流出力を得るように構成したことを特徴とする定電流
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12593983A JPS6017519A (ja) | 1983-07-11 | 1983-07-11 | 定電流回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12593983A JPS6017519A (ja) | 1983-07-11 | 1983-07-11 | 定電流回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6017519A true JPS6017519A (ja) | 1985-01-29 |
Family
ID=14922702
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12593983A Pending JPS6017519A (ja) | 1983-07-11 | 1983-07-11 | 定電流回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6017519A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61221989A (ja) * | 1985-03-28 | 1986-10-02 | アンリツ株式会社 | 硬貨選別装置 |
| US4739246A (en) * | 1987-06-01 | 1988-04-19 | Gte Communication Systems Corporation | Current reference for feedback current source |
| JPS63316504A (ja) * | 1987-06-19 | 1988-12-23 | Fujitsu Ltd | 定電流回路装置 |
| EP0524154A2 (en) * | 1991-07-18 | 1993-01-20 | STMicroelectronics S.r.l. | A voltage regulating integrated circuit having high stability and low power consumption features |
-
1983
- 1983-07-11 JP JP12593983A patent/JPS6017519A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61221989A (ja) * | 1985-03-28 | 1986-10-02 | アンリツ株式会社 | 硬貨選別装置 |
| US4739246A (en) * | 1987-06-01 | 1988-04-19 | Gte Communication Systems Corporation | Current reference for feedback current source |
| JPS63316504A (ja) * | 1987-06-19 | 1988-12-23 | Fujitsu Ltd | 定電流回路装置 |
| EP0524154A2 (en) * | 1991-07-18 | 1993-01-20 | STMicroelectronics S.r.l. | A voltage regulating integrated circuit having high stability and low power consumption features |
| US5339020A (en) * | 1991-07-18 | 1994-08-16 | Sgs-Thomson Microelectronics, S.R.L. | Voltage regulating integrated circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60501035A (ja) | 低減した入力バイアス電流を有する比較器回路 | |
| JPS6017519A (ja) | 定電流回路 | |
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| JPH0321927B2 (ja) | ||
| JPH0479171B2 (ja) | ||
| JPS6252486B2 (ja) | ||
| JPS6143014A (ja) | ヒステリシス付コンパレ−タ | |
| JP2000261260A (ja) | 電圧・電流変換回路 | |
| JPS60250419A (ja) | 定電圧電源回路 | |
| KR0169374B1 (ko) | 콘트래스트 조절회로 | |
| JPS59181802A (ja) | 電流入力型増幅装置 | |
| JP2609749B2 (ja) | 電流供給回路 | |
| JPH0151207B2 (ja) | ||
| JP2730107B2 (ja) | カレントミラー回路 | |
| JPH06164262A (ja) | 飽和防止回路 | |
| JPH03136349A (ja) | 集積回路の製造方法 | |
| JP2793212B2 (ja) | 電流ミラー回路 | |
| JPH01305609A (ja) | 出力回路 | |
| JPS63121913A (ja) | 電流供給回路 | |
| JPH07321288A (ja) | 半導体集積回路、並びにそれを用いたレギュレータ及び温度計 | |
| JPS59191913A (ja) | 差動増幅器 | |
| JPH06309054A (ja) | 電圧源回路 | |
| JPH02137421A (ja) | パルスストレッチャー回路 | |
| JPH033521A (ja) | プログラマブル電流源 | |
| JPH03192922A (ja) | ３値論理回路 |