KR0169374B1 - 콘트래스트 조절회로 - Google Patents

콘트래스트 조절회로 Download PDF

Info

Publication number
KR0169374B1
KR0169374B1 KR1019950036803A KR19950036803A KR0169374B1 KR 0169374 B1 KR0169374 B1 KR 0169374B1 KR 1019950036803 A KR1019950036803 A KR 1019950036803A KR 19950036803 A KR19950036803 A KR 19950036803A KR 0169374 B1 KR0169374 B1 KR 0169374B1
Authority
KR
South Korea
Prior art keywords
transistor
voltage
collector
npn transistor
base
Prior art date
Application number
KR1019950036803A
Other languages
English (en)
Other versions
KR970022912A (ko
Inventor
정재천
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019950036803A priority Critical patent/KR0169374B1/ko
Publication of KR970022912A publication Critical patent/KR970022912A/ko
Application granted granted Critical
Publication of KR0169374B1 publication Critical patent/KR0169374B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G1/00—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/066—Adjustment of display parameters for control of contrast

Landscapes

  • Engineering & Computer Science (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Remote Sensing (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Television Receiver Circuits (AREA)
  • Control Of Amplification And Gain Control (AREA)
  • Picture Signal Circuits (AREA)

Abstract

이 발명은 사용자가 사용하는 장치의 사양에 의해 전압조정 범위를 임의로 선택할 수 있는, 즉 사용자 인터페이스가 가능한 콘트래스트 조절회로에 관한 것이다.
이 발명의 구성은 콘트래스트 제어전압에 의해 바이어스를 전류를 조정하는 전압/전류 변환수단; 기준전압을 설정하여 주는 기준전압설정수단; 상기의 전압/전류 변환수단에 의한 콘트래스트 제어전압과 기준전압설정수단에 따른 기준전압을 수신하여 콘트래스트전압을 출력하는 콘트래스트전압 결정수단; 상기의 콘트래스트전압을 가변시킬 수 있는 콘트래스트 가변수단으로 이루어진다.
이 발명의 효과는 콘트래스트 조절회로에 큰 임피던스를 갖는 전류원과 외부 가변저항을 사용함으로써, 가변되는 콘트래스트 조절범위를 갖도록 하여, 사용자가 TTL(Transistor-Transistor Logic)레벨로 전압조정범위를 임의로 선택함으로써 사용자 인터페이스를 실현하고, 또한 TTL(Transistor-Transistor Logic)레벨에 의한 마이컴 제어에 의한 이득조절을 유도하고, 모니터와 같은 장치를 고품질로 조작할 수 있다.

Description

콘트래스트 조절회로
제1도는 종래의 콘트래스트 조절회로의 회로도이고,
제2도는 종래의 콘트래스트 조절회로의 특성에 대한 시뮬레이션 결과도이고,
제3도는 이 발명의 실시예에 따른 사용자 인터페이스를 위한 콘트래스트 조절회로의 회로도이고,
제4도는 이 발명의 실시예에 따른 사용자 인터페이스를 위한 콘트래스트 조절회로의 특성에 대한 시뮬레이션 결과도이다.
이 발명은 콘트래스트 조절회로에 관한 것으로, 특히 모니터와 같은 디스플레이 장치에 있어서, 사용자가 사용하는 장치의 사양에 의해 전압조정 범위를 임의로 가변하여 선택할 수 있는 사용자 인터페이스가 가능한 콘트래스트 조절회로에 관한 것이다.
이하, 첨부된 도면을 참조로 하여, 종래의 콘트래스트 조절회로에 대하여 설명하기로 한다.
제1도는 종래의 콘트래스트 조절회로의 회로도이고, 제2도는 종래의 콘트래스트 조절회로의 특성에 대한 시뮬레이션 결과도이다.
제1도에 도시되어 있는 바와 같이, 종래의 콘트래스트 조절회로의 구성은, 콘트래스트 제어전압(VE1)에 의해 출력임피던스가 큰 바이어스 전류를 조정하는 전압/전류 변환수단(10); 콘트래스트 기준전압(VOUT2)을 설정하는 기준전압설정수단(30); 상기의 전압/전류 변환수단(10)의 바이어스전류와 기준전압설정수단(30)의 기준전압에 따라 콘트래스트전압(VOUT1)으로 변환하고, 기준전압(VOUT2)과 콘트래스트전압(VOUT1)을 출력하는 콘트래스트전압 결정수단(20);으로 이루어져 있다.
상기의 구성에 의한 종래의 콘트래스트 조절회로는, 제1도를 참조로 하여, 콘트래스트 제어전압(VE1)에 따라서 제20npn트랜지스터(Q20)의 베이스의 바이어스전류를 조절하고, 기준전압(VOUT2)을 기준으로 제11npn트랜지스터(Q11)의 에미터를 통해서 콘트래스트전압(VOUT1)을 출력하도록 되어 있다. 그런데 제2도의 시뮬레이션 결과도에서처럼 선형구간이 일정하게 나타나고, 사용자가 이러한 선형구간을 조절하지 못하게 되어 있다.
상기한 종래의 콘트래스트 조절회로는, 콘트래스트 조절회로가 집적회로화됨에 따라, 외부 바이어스 전압조정에 의해 비데오증폭기의 넓은 범위의 이득을 조정하게 되면서, 즉 넓은 범위의 전압조정으로 원하는 이득을 조정하게 되었지만, 내부에 고정된 저항(R14)을 사용하여 전류를 유도하였기 때문에, 가변되는 콘트래스트 조절 범위를 갖지 못하는 문제점이 있다. 즉 사용자가 콘트래스트 조절범위를 인터페이스할 수 없다는 문제점이 있다.
이 발명의 목적은 상기한 문제점을 해결하기 위한 것으로, 큰 임피던스를 갖는 전류원과 외부 가변저항을 사용하여 가변되는 콘트래스트 조절범위를 갖는 파형을 실현함으로써, TTL(Transistor-Transistor Logic) 전압레벨 정도로도 종래의 원하는 이득 범위를 조정하고, 사용자의 사용하는 장치의 사양에 의해 전압조정범위를 임의로 선택함으로써 사용자 인터페이스를 실현할 수 있다. 또한 모니터와 같은 디스플레이 장치의 비데오증폭기 이득을 제어하는 부분에 적용될 수 있는 회로를 구성함으로써, 종래의 가변 볼륨단자에 의한 이득 조절을 전압조정범위가 TTL(Transistor-Transistor Logic) 레벨인 마이컴 제어로 고품질의 이득조절을 할 수 있고, 사용자가 모니터 조작을 할 수 있는 콘트래스트 조절회로를 제공하는 데 있다.
상기한 목적을 달성하기 위한 수단으로서, 이 발명의 구성은, 콘트래스트 제어전압에 의해 바이어스전류를 조정하는 전압/전류 변환수단; 기준전압을 설정하여 주는 기준전압설정수단; 상기의 전압/전류 변환수단에 의한 콘트래스트 제어전압과 기준전압설정수단에 따른 기준전압을 수신하여 콘트래스트전압으로 변환하여 출력하는 콘트래스트전압 결정수단; 상기의 콘트래스트전압을 가변시킬 수 있는 콘트래스트 가변수단; 으로 이루어진다.
상기 구성에 의한 이 발명을 용이하게 실시할 수 있는 가장 바람직한 실시예를 첨부한 도면을 참조로 하여 설명하면 다음과 같다.
제3도는 이 발명의 실시예에 따른 사용자 인터페이스를 위한 콘트래스트 조절회로의 회로도이고, 제4도는 이 발명의 실시예에 따른 사용자 인터페이스를 위한 콘트래스트 조절회로의 특성에 대한 시뮬레이션 결과도이다.
첨부한 제3도에 도시되어 있듯이, 이 발명의 실시예에 따른 사용자 인터페이스를 위한 콘트래스트조절회로의 구성은 전압/전류 변환수단(10), 콘트래스트전압 결정수단(20), 기준전압설정수단(30), 콘트래스트 가변수단(40)으로 이루어진다.
전압/전류 변환수단(10)의 구성에서, 제1저항(R1)은 기준전압(Vcc)에 연결되고, 제너다이오드(ZNR)의 캐소드(Cathode)는 상기의 제1저항(R1)의 다른 한 단에 연결되고, 애노드(Anode)는 접지전압(Vss)에 연결되며, 제1pnp트랜지스터(Q1)의 에미터는 전원전압(Vdd)에 연결되고, 제2npn트랜지스터(Q2)의 베이스는 상기의 제너다이오드(ZNR)의 캐소드(Cathode)에 공통으로 연결되고, 컬렉터는 상기의 제1pnp트랜지스터의 컬렉터와 베이스에 공통으로 연결되며, 제2저항(R2)은 한단이 상기의 제2npn트랜지스터(Q2)의 에미터에 연결되고, 다른 한단은 접지전압에 연결되며, 제3pnp트랜지스터(Q3)의 에미터는 전원전압(Vdd)에 연결되고, 베이스는 제1pnp트랜지스터의 컬렉터와 베이스에 공통으로 연결되며, 제4pnp트랜지스터(Q4)의 에미터는 제3pnp트랜지스터(Q3)의 컬렉터에 연결되고, 컬렉터는 접지전압(Vss)에 연결되며, 제3저항(R3)의 한단은 제4pnp트랜지스터(Q4)의 베이스에 연결되고, 콘트래스트 제어전압(VE1)은 양극이 제3저항(R3)의 다른 한단에 연결되고, 음극은 접지전압(Vss)에 연결되며, 제5pnp트랜지스터(Q5)의 에미터는 전원전압(Vdd)에 연결되고, 베이스는 제1pnp트랜지스터(Q1)의 컬렉터와 베이스에 공통으로 연결되며, 제6npn트랜지스터(Q6)의 컬렉터와 베이스는 공통으로 제5pnp트랜지스터(Q5)의 컬렉터에 연결되고, 에미터는 접지전압(Vss)에 연결되며, 제7pnp트랜지스터(Q7)의 에미터는 전원전압(Vdd)에 연결되고, 베이스는 제5pnp트랜지스터(Q5)의 베이스에 공통으로 연결되며, 제8pnp트랜지스터(Q8)의 베이스는 제3pnp트랜지스터(Q3)의 컬렉터에 공통으로 연결되고, 에미터는 제7pnp트랜지스터(Q7)의 컬렉터에 연결되고, 컬렉터는 접지전압(Vss)에 연결되며, 제9pnp트랜지스터(Q9)의 에미터는 제8pnp트랜지스터(Q8)의 에미터에 공통으로 연결되고, 제21npn트랜지스터(Q21)의 컬렉터는 제9pnp트랜지스터(Q9)의 베이스와 컬렉터에 공통으로 연결되고, 에미터는 접지전압(Vss)에 연결되어 있다.
상기의 콘트래스트전압 결정수단(20)의 구성으로, 제20npn트랜지스터(Q20)의 베이스는 상기의 전압/전류 변화수단(10)의 제9pnp트랜지스터(Q9)의 베이스와 컬렉터에 공통으로 연결되고, 제4저항(R4)의 한단은 제20npn트랜지스터(Q20)의 에미터에 연결되고, 다른 한단은 접지전압(Vss)에 연결되며, 제7저항(R7)의 한단은 전원전압(Vdd)에 연결되고, 다른 한단은 제20npn트랜지스터(Q20)의 컬렉터에 연결되며, 제8저항(R8)의 한단은 전원전압(Vdd)에 연결되고, 제10npn트랜지스터(Q10)의 컬렉터는 상기의 제8저항(R8)의 다른 한단에 연결되고, 베이스는 제20npn트랜지스터(Q20)의 컬렉터에 공통으로 연결되며, 제12npn트랜지스터(Q12)의 컬렉터는 상기의 제10npn트랜지스터(Q10)의 베이스에 공통으로 연결되고, 베이스는 제10npn트랜지스터(Q10)의 에미터에 연결되고, 제5저항(R5)의 한단은 제10npn트랜지스터(Q10)의 에미터와 공통으로 연결되고, 다른 한단은 접지전압(Vss)에 연결되며, 제11npn트랜지스터(Q11)의 컬렉터는 제10npn트랜지스터(Q10)의 컬렉터에 공통으로 연결되고, 베이스는 제10npn트랜지스터(Q10)의 에미터에 공통으로 연결되며, 제6저항(R6)의 한단은 제11npn트랜지스터(Q11)의 에미터에 연결되고, 다른 한단은 접지전압(Vss)에 연결되며, 제13npn트랜지스터(Q13)의 컬렉터는 전원전압(Vdd)에 연결되고, 제14npn트랜지스터(Q14)의 컬렉터는 제13npn트랜지스터(Q13)의 에미터에 연결되고, 제15npn트랜지스터(Q15)의 컬렉터는 제10npn트랜지스터(Q10)의 컬렉터에 공통으로 연결되고, 제9저항(R9)의 한단은 제15npn트랜지스터(Q15)의 에미터에 연결되고, 다른 한단은 접지전압(Vss)에 연결되고, 제1출력(OUT1)은 제11npn트랜지스터(Q11)의 에미터에 공통으로 연결되고, 제2출력(OUT2)은 제15npn트랜지스터(Q15)의 에미터에 연결되어 있다.
상기의 기준전압설정수단(30)의 구성으로, 제12저항(R12)의 한단은 전원전압(Vdd)에 연결되고, 다른 한단은 상기의 콘트래스트전압결정수단(20)의 제13npn트랜지스터(Q13)의 베이스에 공통으로 연결되며, 제17npn트랜지스터(Q17)의 컬렉터는 전원전압(Vdd) 연결되며, 베이스는 제12저항(R12)의 다른 한단에 연결되며, 제13저항(R13)의 한단은 제17npn트랜지스터(Q17)의 베이스에 연결되고, 제18npn트랜지스터(Q18)의 컬렉터와 베이스는 공통으로 제13저항(R13)의 다른 한단에 연결되고, 제19npn트랜지스터(Q19)의 컬렉터와 베이스는 공통으로 제18npn트랜지스터(Q18)의 에미터에 연결되고, 에미터는 접지전압(Vss)에 연결되며, 제16npn트랜지스터(Q16)의 컬렉터는 상기의 콘트래스트 결정수단(20)의 제10npn트랜지스터(Q10)의 컬렉터에 공통으로 연결되고, 베이스는 제17npn트랜지스터(Q17)의 에미터에 연결되며, 에미터는 상기의 콘트래스트 결정수단(20)의 제14npn트랜지스터(Q14), 제15npn트랜지스터(Q15)의 베이스와 공통으로 연결되며, 제11저항(R11)의 한단은 제16npn트랜지스터(Q16)의 베이스에 연결되고, 다른 한단은 접지전압(Vss)에 연결되며, 제10저항(R10)의 한단은 제16npn트랜지스터(Q16)의 에미터에 연결되고, 다른 한단은 접지전압(Vss)에 연결되어 있다.
상기의 콘트래스트 가변수단(40)의 구성으로, 제22npn트랜지스터(Q22)의 컬렉터는 상기의 콘트래스트전압 결정수단(20)의 제12npn트랜지스터(Q12), 제14npn트랜지스터(Q14)의 에미터에 공통으로 연결되고, 베이스는 상기의 전압/전류 변환수단(10)의 제2npn트랜지스터(Q2)의 베이스에 공통으로 연결되고, 제14저항(R12)의 한단은 제22npn트랜지스터(Q22)의 에미터에 연결되고, 외부제어저항인 가변저항(VR1)의 한단은 상기의 제14저항(R14)의 다른 한단에 연결되고, 다른 한단은 접지전압(Vss)에 연결되어 있다.
상기의 구성에 의한 이 발명의 실시예에 따른 사용자 인터페이스를 위한 콘트래스트 조절 회로의 동작은 다음과 같다.
먼저, 상기의 기준전압설정수단(30)에 의해 기준전압이 설정되는 것을 수식으로 설명하면 다음과 같다. 제8노드전압(V8)은
이 되는데, 여기에서 2VBE는 제18npn트랜지스터(Q18)와 제19npn트랜지스터(Q19)의 베이스-에미터간 전압(VBE)들의 합이다. 또한, 제9노드전압(V9)은 제8노드전압(V8)과 제17npn트랜지스터(Q17)의 베이스-에미터간 전압(VBE17)의 차가 되고, 제1노드전압(V1)은 상기의 제9노드전압(V9)과 제16npn트랜지스터(Q16)의 베이스-에미터간 전압(VBE16)의 차가 되어야 하므로, 제1노드전압(V1)은
이 되며, 다시 말하면, 제13저항(R13)과 제12저항(R12)이 결정되면 전원전압(Vcc)에 따른 제1노드전압(V1)을 구할 수 있으며, 제2출력(OUT2)에 인가되는 기준전압(VOUT2)은 VOUT2 = V1-VBE15가 된다.
다음으로, 상기의 전압/전류 변환수단(10)에서 제7노드전압(V7)을 수식으로 구하면,
이 되고, 여기에서 콘트래스트 제어전압(VE1)은 -VBE4- VBE8+ VBE9-VBE20가 0이 되므로,
이 되고, 콘트래스트 제어전압(VE1)이 제7노드전압(V7)에 영향을 미치게 된다. 결국 제20npn트랜지스터(Q20)의 컬렉터 전류(IC20)는,
이고, 여기에서 VE1' = VE1 - R3 × IR3이라면,
이 된다. 전압/전류 변환수단(10)의 제1, 제3, 제5, 제7pnp트랜지스터와 제6, 제21npn트랜지스터들은 시스템의 안정을 위해 안정한 전류를 흘리기 위한 전류 바이어스용으로 사용되고 있고, 제너다이오드(ZNR)는 전원전압(Vcc)을 일정전압으로 유지하기 위해서 사용된다. 결국 제6노드(V6)를 통해서 큰 출력임피던스를 가진 전류가 콘트래스트 제어전압(VE1)에 의해 조절될 수 있다.
다음으로, 상기의 콘트래스트 가변수단(40)의 외부제어저항인 가변저항(VR1)에 의해 상기의 콘트래스트전압 결정수단(20)의 콘트래스트전압(VOUT1)의 가변범위가 조절될 수 있는가를 설명한다.
콘트래스트전압(VOUT1)은 제2노드전압(V2)에서 제11npn트랜지스터(Q11)의 베이스-에미터간 전압(VBE11)을 빼야 하므로,
이 된다. 그런데, 제2노드전압(V2)은 전원전압(Vcc)에서 (R7×IR7)전압과 제10npn트랜지스터(Q10)의 베이스-에미터간 전압(VBE10)을 빼면,
가 되며, 여기에서 IR7= IC20+ IC12+ IB10이고, IB10 0 이므로
이고, 제20npn트랜지스터(Q20)의 컬렉터전류(IC20)는 상기의 식 ③과 같기 때문에, 결국 제7저항(R7)에 흐르는 전류는,
이어야 한다.
일반적으로 VT를 임계전압이라고 한다면, 제10npn트랜지스터(Q10)의 베이스-에미터간 전압(VBE10)은,
이 되는데, 여기에서 IS10은 제10npn트랜지스터(Q10)의 포화전류(Saturation Current)이고, 컬렉터전류 IC10= V2 / V5가 되기 때문이다.
그러므로, 제2노드전압(V2)은
가 된다.
또한, 제2노드전압(V2)과 제1노드전압(V1)과의 차이인 (V2-V1)을 구해보 면,
이 되는데, 제12npn트랜지스터(Q12)와 제14npn트랜지스터(Q14)의 포화전류가 같다고 한다면,
이 되며, 여기에서 제22npn트랜지스터(Q22)의 컬렉터전류(IC22)는
이 되기 때문이고, 따라서 제2노드전압(V2)은,
이 된다. 여기에서, 상기의 식 ⑪을 식⑨에 대입하면,
이 된다. 식⑫에서, 전원전압(Vcc), 제4저항(R4), 제5저항(R5), 제7저항(R7)은 회로에서 상수로 주어지고, 제1노드전압(V1)은 상기의 식 ②에서 주어지고, 제10npn트랜지스터(Q10)의 포화전류(IS10)는 트랜지스터의 사양에 의해 결정되고, 또한 콘트래스트 제어전압(VE1)도 회로에서 결정되고, 제22npn트랜지스터(Q22)의 컬렉터전류(IC22)는 가변저항(VR1)이 회로에서 주어지면, 식 ⑩에서 제12npn트랜지스터(Q12)의 컬렉터전류(IC12)를 결정할 수 있다. 그러므로, 제12npn트랜지스터(Q12)의 컬렉터전류(IC12)가 결정되면, 상기의 식⑫에서 제2노드전압(V2)이 결정되고, 콘트래스트전압(VOUT1)은
이 된다. 즉, 콘트래스트전압(VOUT1)은 IC22의 함수가 되며, 가변저항(VR1)과 콘트래스트 제어전압(VE1)과도 함수관계가 성립한다.
제4도는 식⑬에 대한 출력파형으로써, 콘트래스트 제어전압(VE1)을 입력으로 하고, 콘트래스트전압(VOUT1)을 출력으로 하는 콘트래스트 특성을 나타내고 있으며, 가변저항(VR1)의 가변에 의해 선형 구간이 변하고 있다는 것을 보여주고 있다. 즉, 가변저항(VR1)을 3㏀으로 설정하였을 경우에는 가변저항(VR1)을 0.5㏀으로 설정하였을 경우보다 선형구간이 좁게 나타나는 것을 보이고 있는데, 사용자가 상기의 가변저항(VR1)을 임의로 조작함에 따라 선형구간의 폭을 조정할 수가 있다는 것을 알 수 있다. 제2도는 종래의 콘트래스트 조절회로에 대한 출력파형으로써, 선형구간이 고정저항인 제14저항(R14)에 의해 일정한 범위로 고정되어 나타나는 것을 보여주고 있다.
그러므로, 상기와 같이 동작하는 이 발명의 효과는, 콘트래스트조절회로에 큰 임피던스를 갖는 전류원과 외부 가변저항을 사용함으로써, 가변되는 콘트래스트 조절범위를 갖도록 하여, 사용자가 TTL(Transistor-Transistor Logic) 레벨로 전압조정범위를 임의로 선택함으로써 사용자 인터페이스를 실현하고, 또한 TTL(Transistor-Transistor Logic) 레벨에 의한 마이컴 제어로 이득조절이 가능하기 때문에 모니터와 같은 장치를 고품질로 조작할 수 있다.

Claims (1)

  1. 콘트래스트 조절회로에 있어서, 콘트래스트 제어전압에 의해 바이어스를 전류를 조정하는 전압/전류 변환수단; 기준전압을 설정하여 주는 기준전압설정수단; 상기의 콘트래스트 제어전압에 따라서 조절된 바이어스 전류를 수신하고, 기준전압설정수단에 의한 기준전압을 기준으로 하여 콘트래스트전압으로 변환하여 출력하는 콘트래스트 결정수단; 상기의 콘트래스트전압을 가변시킬 수 있는 콘트래스트 가변수단; 을 구비하며, 전압/전류 변환수단(10)의 구성에서, 제1저항(R1)은 기준전압(Vcc)에 연결되고, 제너다이오드(ZNR)의 캐소드(Cathode)는 상기의 제1저항(R1)의 다른 한단에 연결되고, 애노드(Anode)는 접지전압(Vss)에 연결되며, 제1pnp트랜지스터(Q1)의 에미터는 전원전압(Vdd)에 연결되고, 제2npn트랜지스터(Q2)의 베이스는 상기의 제너다이오드(ZNR)의 캐소드(Cathode)에 공통으로 연결되고, 컬렉터는 상기의 제1pnp트랜지스터의 컬렉터와 베이스에 공통으로 연결되며, 제2저항(R2)은 한단이 상기의 제2npn트랜지스터(Q2)의 에미터에 연결되고, 다른 한단은 접지전압에 연결되며, 제3pnp트랜지스터(Q3)의 에미터는 전원전압(Vdd)에 연결되고, 베이스는 제1pnp트랜지스터의 컬렉터와 베이스에 공통으로 연결되며, 제4pnp트랜지스터(Q4)의 에미터는 제3pnp트랜지스터(Q3)의 컬렉터에 연결되고, 컬렉터는 접지전압(Vss)에 연결되며, 제3저항(R3)의 한단은 제4pnp트랜지스터(Q4)의 베이스에 연결되고, 콘트래스트 제어전압(VE1)은 양극이 제3저항(R3)의 다른 한단에 연결되고, 음극은 접지전압(Vss)에 연결되며, 제5pnp트랜지스터(Q5)의 에미터는 전원전압(Vdd)에 연결되고, 베이스는 제1pnp트랜지스터(Q1)의 컬렉터와 베이스에 공통으로 연결되며, 제6npn트랜지스터(Q6)의 컬렉터와 베이스는 공통으로 제5pnp트랜지스터(Q5)의 컬렉터에 연결되고, 에미터는 접지전압(Vss)에 연결되며, 제7pnp트랜지스터(Q7)의 에미터는 전원전압(Vdd)에 연결되고, 베이스는 제5pnp트랜지스터(Q5)의 베이스에 공통으로 연결되며, 제8pnp트랜지스터(Q8)의 베이스는 제3pnp트랜지스터(Q3)의 컬렉터에 공통으로 연결되고, 에미터는 제7pnp트랜지스터(Q7)의 컬렉터에 연결되고, 컬렉터는 접지전압(Vss)에 연결되며, 제9pnp트랜지스터(Q9)의 에미터는 제8pnp트랜지스터(Q8)의 에미터에 공통으로 연결되고, 제21npn트랜지스터(Q21)의 컬렉터는 제9pnp트랜지스터(Q9)의 베이스와 컬렉터에 공통으로 연결되고, 에미터는 접지전압(Vss)에 연결되어 있고, 상기의 콘트래스트전압 결정수단(20)의 구성으로, 제20npn트랜지스터(Q20)의 베이스는 상기의 전압/전류 변환수단(10)의 제9pnp트랜지스터(Q9)의 베이스와 컬렉터에 공통으로 연결되고, 제4저항(R4)의 한단은 제20npn트랜지스터(Q20)의 에미터에 연결되고, 다른 한단은 접지전압(Vss)에 연결되며, 제7저항(R7)의 한단은 전원전압(Vdd)에 연결되고, 다른 한단은 제20npn트랜지스터(Q20)의 컬렉터에 연결되며, 제8저항(R8)의 한단은 전원전압(Vdd)에 연결되고, 제10npn트랜지스터(Q10)의 컬렉터는 상기의 제8저항(R8)의 다른 한단에 연결되고, 베이스는 상기의 제20npn트랜지스터(Q20)의 컬렉터에 공통으로 연결되며, 제12npn트랜지스터(Q12)의 컬렉터는 상기의 제10npn트랜지스터(Q10)의 베이스에 공통으로 연결되고, 베이스는 제10npn트랜지스터(Q10)의 에미터에 연결되고, 제5저항(R5)의 한단은 제10npn트랜지스터(Q10)의 에미터와 공통으로 연결되고, 다른 한단은 접지전압(Vss)에 연결되며, 제11npn트랜지스터(Q11)의 컬렉터는 제10npn트랜지스터(Q10)의 컬렉터에 공통으로 연결되고, 베이스는 제10npn트랜지스터(Q10)의 에미터에 공통으로 연결되며, 제6저항(R6)의 한단은 제11npn트랜지스터(Q11)의 에미터에 연결되고, 다른 한단은 접지전압(Vss)에 연결되며, 제13npn트랜지스터(Q13)의 컬렉터는 전원전압(Vdd)에 연결되고, 제14npn트랜지스터(Q14)의 컬렉터는 제13npn트랜지스터(Q13)의 에미터에 연결되고, 제15npn트랜지스터(Q15)의 컬렉터는 제10npn트랜지스터(Q10)의 컬렉터에 공통으로 연결되고, 제9저항(R9)의 한단은 제15npn트랜지스터(Q15)의 에미터에 연결되고, 다른 한단은 접지전압(Vss)에 연결되고, 제1출력(OUT1)은 제11npn트랜지스터(Q11)의 에미터에 공통으로 연결되고, 제2출력(OUT2)은 제15npn트랜지스터(Q15)의 에미터에 연결되어 있고, 상기의 기준전압설정수단(30)의 구성으로 제12저항(R12)의 한단은 전원전압(Vdd)에 연결되고, 다른 한단은 상기의 콘트래스트전압결정수단(20)의 제13npn트랜지스터(Q13)의 베이스에 공통으로 연결되며, 제17npn트랜지스터(Q17)의 컬렉터는 전원전압(Vdd) 연결되며, 베이스는 제12저항(R12)의 다른 한단에 연결되며, 제13저항(R13)의 한단은 제17npn트랜지스터(Q17)의 베이스에 연결되고, 제18npn트랜지스터(Q18)의 컬렉터와 베이스는 공통으로 제13저항(R13)의 다른 한단에 연결되고, 제19npn트랜지스터(Q19)의 컬렉터와 베이스는 공통으로 제18npn트랜지스터(Q18)의 에미터에 연결되고, 에미터는 접지전압(Vss)에 연결되며, 제16npn트랜지스터(Q16)의 컬렉터는 상기의 콘트래스트전압 결정수단(20)의 제10npn트랜지스터(Q10)의 컬렉터에 공통으로 연결되고, 베이스는 제17npn트랜지스터(Q17)의 에미터에 연결되며, 에미터는 상기의 콘트래스트전압 결정수단(20)의 제14npn트랜지스터(Q14), 제15npn트랜지스터(Q15)의 베이스와 공통으로 연결되며, 제11저항(R11)의 한단은 제16npn트랜지스터(Q16)의 베이스에 연결되고, 다른 한단은 접지전압(Vss)에 연결되며, 제10저항(R10)의 한단은 제16npn트랜지스터(Q16)의 에미터에 연결되고, 다른 한단은 접지전압(Vss)에 연결되어 있고, 상기의 콘트래스트 가변수단(40)에서, 제22npn트랜지스터(Q22)의 컬렉터는 상기의 콘트래스트전압 결정수단(20)의 제12npn트랜지스터(Q12), 제14npn트랜지스터(Q14)의 에미터에 공통으로 연결되고, 베이스는 상기의 전압/전류 변환수단(10)의 제2npn트랜지스터(Q2)의 베이스에 공통으로 연결되고, 제14저항(R12)의 한단은 제22npn트랜지스터(Q22)의 에미터에 연결되고, 외부제어저항인 가변저항(VR1)의 한단은 상기의 제14저항(R14)의 다른 한단에 연결되고, 다른 한단은 접지전압(Vss)에 연결되어 있는 것을 특징으로 하는 콘트래스트 조절회로.
KR1019950036803A 1995-10-24 1995-10-24 콘트래스트 조절회로 KR0169374B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950036803A KR0169374B1 (ko) 1995-10-24 1995-10-24 콘트래스트 조절회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950036803A KR0169374B1 (ko) 1995-10-24 1995-10-24 콘트래스트 조절회로

Publications (2)

Publication Number Publication Date
KR970022912A KR970022912A (ko) 1997-05-30
KR0169374B1 true KR0169374B1 (ko) 1999-03-20

Family

ID=19431067

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950036803A KR0169374B1 (ko) 1995-10-24 1995-10-24 콘트래스트 조절회로

Country Status (1)

Country Link
KR (1) KR0169374B1 (ko)

Also Published As

Publication number Publication date
KR970022912A (ko) 1997-05-30

Similar Documents

Publication Publication Date Title
US4647839A (en) High precision voltage-to-current converter, particularly for low supply voltages
JPS6053924B2 (ja) リミツタ回路
US4217539A (en) Stabilized current output circuit
KR0169374B1 (ko) 콘트래스트 조절회로
JPH0770935B2 (ja) 差動電流増幅回路
EP0299723A2 (en) Current mirror circuit
US5155429A (en) Threshold voltage generating circuit
US4775829A (en) On-chip voltage stabilizing circuit
US5260672A (en) Voltage follower circuit
JPS6017519A (ja) 定電流回路
KR940003081Y1 (ko) 차동증폭기
JP3290264B2 (ja) ガンマ補正回路
EP0087602B1 (en) Variable gain control circuit
JPH0151207B2 (ko)
KR100188146B1 (ko) 서로 다른 두 신호의 상대적 반비례 조합으로 복합신호를 만드는 복합 회로
JP3016152B2 (ja) クリップ回路
JPH04354408A (ja) 電流極性変換回路
KR830001146B1 (ko) 신호 변환회로
JPS6143014A (ja) ヒステリシス付コンパレ−タ
JPS62176290A (ja) 電流制限機能付き電子化チヨ−ク回路
JPS59181802A (ja) 電流入力型増幅装置
JPH01268264A (ja) クリップ回路
JPH07177036A (ja) Ｄ−ａ変換回路装置
KR20000008154A (ko) 넓은 입력 직류 공통 전압 범위를 갖는 아날로그 곱셈 장치
KR850006287A (ko) 신호 처리회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060928

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee