JPS6053924B2 - リミツタ回路 - Google Patents
リミツタ回路Info
- Publication number
- JPS6053924B2 JPS6053924B2 JP53039956A JP3995678A JPS6053924B2 JP S6053924 B2 JPS6053924 B2 JP S6053924B2 JP 53039956 A JP53039956 A JP 53039956A JP 3995678 A JP3995678 A JP 3995678A JP S6053924 B2 JPS6053924 B2 JP S6053924B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- transistor
- current
- voltage
- input voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G11/00—Limiting amplitude; Limiting rate of change of amplitude ; Clipping in general
- H03G11/002—Limiting amplitude; Limiting rate of change of amplitude ; Clipping in general without controlling loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G11/00—Limiting amplitude; Limiting rate of change of amplitude ; Clipping in general
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
- H03K5/08—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】
この発明は供給される電圧が所定値以上にならないと
出力電流が流れないりミッタ回路に関する。
出力電流が流れないりミッタ回路に関する。
第１図および第２図は夫々ダイオードを用いた従来の
りミッタ回路の１側を示すもので、第１図のりミッタ回
路はその１端に正の入力電圧＋Ｖ１が印加される抵抗１
、その１端に負の基準電圧一ｅが印加される抵抗２、お
よび上記抵抗１、２夫々の他端がアノードに並列的に接
続されていると共にそのカソードが接地電位点に接続さ
れているダイオード３から構成されている。
りミッタ回路の１側を示すもので、第１図のりミッタ回
路はその１端に正の入力電圧＋Ｖ１が印加される抵抗１
、その１端に負の基準電圧一ｅが印加される抵抗２、お
よび上記抵抗１、２夫々の他端がアノードに並列的に接
続されていると共にそのカソードが接地電位点に接続さ
れているダイオード３から構成されている。
１方第２図のりミッタ回路では抵抗１の１端には負の入
力電圧−Ｖｉが印加されていると共に、抵抗２の１端に
は正の基準電圧＋ｅが印加されていて、さらにダイオー
ド３の接続方向は第１図とは逆方向になつている。
力電圧−Ｖｉが印加されていると共に、抵抗２の１端に
は正の基準電圧＋ｅが印加されていて、さらにダイオー
ド３の接続方向は第１図とは逆方向になつている。
第３図および第４図は夫々横軸に入力電圧Ｖｉを、縦軸
にダイオード３に流れる電流ｉをとつたもので、第３図
および第４図に示すように入力電圧Ｖｉが夫々ｅ−Ｒ、
／Ｒ、、−ｅ−Ｒ、／Ｒ２（ただしＲ、、Ｒ２は夫々抵
抗１、２の抵抗値）の時点でダイオード３に電流が流れ
始め、この後人力電圧Ｖｉの絶対値を増加していくにつ
れ、ダイオード３に流れる電流は１／Ｒ、の傾きで増加
していく。すなわち前記第１図および第２図に夫々示す
回路は、遮断電圧がｅ−Ｒ、／Ｒ、、−ｅ−Ｒ、／Ｒ２
のりミッタ回路として作用する。ところでダイオードを
用いた上記従来のりミッタ回路では、入力電圧に対して
逆極性の基準電圧が必要であるといつた欠点があると共
に、ダイオード３の終端すなわち電流出力端は接地電位
点に夫々接続されているので、出力電流を得る場合には
ダイオード３の終端を電流バッファ回路等で受けなけれ
ばならないといつた欠点もある。 この発明は上記のよ
うな事情を考慮してなされたもので、その目的とすると
ころは入力電圧に対して逆極性の基準電圧を必要としな
いと共に電流バッファ回路等を介さずに直接出力電流を
得ることができ、さらにりミッタ回路としての動作を行
なわせしめるか否の制御が可能なりミッタ回路を提供す
ることにある。
にダイオード３に流れる電流ｉをとつたもので、第３図
および第４図に示すように入力電圧Ｖｉが夫々ｅ−Ｒ、
／Ｒ、、−ｅ−Ｒ、／Ｒ２（ただしＲ、、Ｒ２は夫々抵
抗１、２の抵抗値）の時点でダイオード３に電流が流れ
始め、この後人力電圧Ｖｉの絶対値を増加していくにつ
れ、ダイオード３に流れる電流は１／Ｒ、の傾きで増加
していく。すなわち前記第１図および第２図に夫々示す
回路は、遮断電圧がｅ−Ｒ、／Ｒ、、−ｅ−Ｒ、／Ｒ２
のりミッタ回路として作用する。ところでダイオードを
用いた上記従来のりミッタ回路では、入力電圧に対して
逆極性の基準電圧が必要であるといつた欠点があると共
に、ダイオード３の終端すなわち電流出力端は接地電位
点に夫々接続されているので、出力電流を得る場合には
ダイオード３の終端を電流バッファ回路等で受けなけれ
ばならないといつた欠点もある。 この発明は上記のよ
うな事情を考慮してなされたもので、その目的とすると
ころは入力電圧に対して逆極性の基準電圧を必要としな
いと共に電流バッファ回路等を介さずに直接出力電流を
得ることができ、さらにりミッタ回路としての動作を行
なわせしめるか否の制御が可能なりミッタ回路を提供す
ることにある。
以下図面を参照してこの発明の１実施例を説明する。
第５図はこの発明のりミッタ回路の１実施例による構成
図である。正極の入力電圧Ｖｉ印加点には２つのＰＮＰ
型のトランジスタ１１、１２夫々のエミッタが接続され
ている。上記２つのトランジスタ１１、１２のベースは
共通接続されていると共に、このベース共通接続点は１
方のトランジスタ１１のコレクタに接続されている。す
なわち上記１対のトランジスタ１１，１２は電流ミラー
回路を構成している。さらにトランジスタ１１のコレク
タには電流設定用の抵抗１３が接続されていて、さらに
この抵抗１３の他端にはＮＰＮ型のトランジスタ１４の
コレクタが接続されている。このトランジスタ１４のベ
ースと入力電圧Ｖｉ印加点との間にはベースバイアス用
の定電流源１５が接続されていて、通常この定電流源１
５は高抵抗等が用いられる。上記トランジスタ１４のエ
ミッタは、そのベースに入力電圧Ｖｉと同極すなわち正
極の基準電圧Ｖｒｅｆが印加されているＰＮＰ型のトラ
ンジスタ１６のエミッタに接続されている。またさらに
このトランジスタ１６のコレクタは接地電位点に接続さ
れている。前記電流ミラー回路を構成する他方のトラン
ジスタ１２のコレクタと接地電位点との間には負荷回路
１７が接続されている。次に上記のように接続された回
路の動作を第６図に示す特性図を併用して説明する。
図である。正極の入力電圧Ｖｉ印加点には２つのＰＮＰ
型のトランジスタ１１、１２夫々のエミッタが接続され
ている。上記２つのトランジスタ１１、１２のベースは
共通接続されていると共に、このベース共通接続点は１
方のトランジスタ１１のコレクタに接続されている。す
なわち上記１対のトランジスタ１１，１２は電流ミラー
回路を構成している。さらにトランジスタ１１のコレク
タには電流設定用の抵抗１３が接続されていて、さらに
この抵抗１３の他端にはＮＰＮ型のトランジスタ１４の
コレクタが接続されている。このトランジスタ１４のベ
ースと入力電圧Ｖｉ印加点との間にはベースバイアス用
の定電流源１５が接続されていて、通常この定電流源１
５は高抵抗等が用いられる。上記トランジスタ１４のエ
ミッタは、そのベースに入力電圧Ｖｉと同極すなわち正
極の基準電圧Ｖｒｅｆが印加されているＰＮＰ型のトラ
ンジスタ１６のエミッタに接続されている。またさらに
このトランジスタ１６のコレクタは接地電位点に接続さ
れている。前記電流ミラー回路を構成する他方のトラン
ジスタ１２のコレクタと接地電位点との間には負荷回路
１７が接続されている。次に上記のように接続された回
路の動作を第６図に示す特性図を併用して説明する。
先ずトランジスタ１６のベースに正の基準電圧Ｖｒｅｆ
を印加する。このとき入力電圧Ｖｉの値は任意の値とす
る。またトランジスタ１４のベースにはこのトランジス
タ１４が十分に飽和する程度のベースバイアス電流が入
力されているものとする。いま入力電圧Ｖｉの値が小さ
ければトランジスタ１６は作動しないので、抵抗１３に
は電流は流れない。したがつてこのとき電流ミラー回路
を構成する１方のトランジスタ１２にはコレクタ電流は
流れないので、負荷回路１７に流れる出力電流１０は第
６図に示すように０となる。次に入力電圧Ｖｉの値が上
昇して、抵抗１３の１端ｂ点の電圧が、基準電圧Ｖｒｅ
ｆとベースエミッタ間降下電圧の和を越えた後に、この
抵抗１３には電流が流れ始める。このときトランジスタ
１１のベース●エミッタ間電ノ圧を■ＥｓＥ（１１）と
すれば、ａ点の電圧レベル■ａは次の第（１）式で与え
られる。さらにトランジスタ１４のコレクタ・エミッタ
間飽和電圧をＶｃＥｓａｔ（１４）、トランジスタ１６
におけるベース・エミッタ間電圧を■ＢＥ（１６）とす
れば、ｂ点の電圧レベルＶｂは次の第（２）式で与えら
れる。
を印加する。このとき入力電圧Ｖｉの値は任意の値とす
る。またトランジスタ１４のベースにはこのトランジス
タ１４が十分に飽和する程度のベースバイアス電流が入
力されているものとする。いま入力電圧Ｖｉの値が小さ
ければトランジスタ１６は作動しないので、抵抗１３に
は電流は流れない。したがつてこのとき電流ミラー回路
を構成する１方のトランジスタ１２にはコレクタ電流は
流れないので、負荷回路１７に流れる出力電流１０は第
６図に示すように０となる。次に入力電圧Ｖｉの値が上
昇して、抵抗１３の１端ｂ点の電圧が、基準電圧Ｖｒｅ
ｆとベースエミッタ間降下電圧の和を越えた後に、この
抵抗１３には電流が流れ始める。このときトランジスタ
１１のベース●エミッタ間電ノ圧を■ＥｓＥ（１１）と
すれば、ａ点の電圧レベル■ａは次の第（１）式で与え
られる。さらにトランジスタ１４のコレクタ・エミッタ
間飽和電圧をＶｃＥｓａｔ（１４）、トランジスタ１６
におけるベース・エミッタ間電圧を■ＢＥ（１６）とす
れば、ｂ点の電圧レベルＶｂは次の第（２）式で与えら
れる。
この結果抵抗１３の両端の電圧レベルが等しくなつた後
に、負荷回路１７に流れ込む出力電流１０は次の第（３
）式で与えられる。
に、負荷回路１７に流れ込む出力電流１０は次の第（３
）式で与えられる。
（ただしＲは抵抗１３の抵抗値）
上記第（３）式に前記■Ａ，Ｖｂを代人してまとめると
次の第（４）式が得られる。
次の第（４）式が得られる。
上記第（４）式において■。
Ｅ９，（１４）は十分に小さい値なので無視し、さらに
ＶＢＥ（１１）Σ■ＢＥ（１６）＝ＶＢＥとすれば上記
第（４）式は次の第（５）式に書き改めることができる
。ここで（Ｖｒｅｆ＋２■ＢＯ）をＶｃとすれば上記第
（５）式はさらに次の第（６）式となる。
ＶＢＥ（１１）Σ■ＢＥ（１６）＝ＶＢＥとすれば上記
第（４）式は次の第（５）式に書き改めることができる
。ここで（Ｖｒｅｆ＋２■ＢＯ）をＶｃとすれば上記第
（５）式はさらに次の第（６）式となる。
ここでＶｃはトランジスタ１４のベース電位で４．あり
、入力電圧Ｖｉの値がこのＶｃまで上昇すると１０は流
れ始め、この後人力電圧Ｖｉの上昇に伴つて、第６図に
示すように出力電流１０の値は１／Ｒの傾きで増加する
。
、入力電圧Ｖｉの値がこのＶｃまで上昇すると１０は流
れ始め、この後人力電圧Ｖｉの上昇に伴つて、第６図に
示すように出力電流１０の値は１／Ｒの傾きで増加する
。
すなわち上記回路は遮断電圧が■ｃのりミッタ回路とし
て作用する。そして上記遮断電圧■。の値は基準電圧■
Ｒｅｆの値の設定によつて自由に変えることができる。
またこの基準電圧■Ｒｅｆの極性は入力電圧Ｖｉの極性
と同極性であるので、従来のように入力電圧と逆極性の
基準電圧は不必要である。さらに出力電流１０は電流ミ
ラー回路の出力電流として得られるので、従来のように
電流バッファ回路等は必要としない。第７図はこの発明
のりミッタ回路の他の実施例による構成図で、前記第５
図に示す回路のトランジスタ１４とトランジスタ１６と
の間に、そのカーソドをトランジスタ１６側に向けたｎ
個のダイオード１８１〜１８ｎが直列介挿されている。
ｎ個のダイオード１８１〜１８ｎを直列介挿したことに
より、このときの遮断電圧ＶＯ″は次の第（７）式で与
えられる。したがつて第７図に示すりミッタ回路の出力
電流１０″は次の第（８）式で与えられる。
て作用する。そして上記遮断電圧■。の値は基準電圧■
Ｒｅｆの値の設定によつて自由に変えることができる。
またこの基準電圧■Ｒｅｆの極性は入力電圧Ｖｉの極性
と同極性であるので、従来のように入力電圧と逆極性の
基準電圧は不必要である。さらに出力電流１０は電流ミ
ラー回路の出力電流として得られるので、従来のように
電流バッファ回路等は必要としない。第７図はこの発明
のりミッタ回路の他の実施例による構成図で、前記第５
図に示す回路のトランジスタ１４とトランジスタ１６と
の間に、そのカーソドをトランジスタ１６側に向けたｎ
個のダイオード１８１〜１８ｎが直列介挿されている。
ｎ個のダイオード１８１〜１８ｎを直列介挿したことに
より、このときの遮断電圧ＶＯ″は次の第（７）式で与
えられる。したがつて第７図に示すりミッタ回路の出力
電流１０″は次の第（８）式で与えられる。
第８図はこの発明のもう１つの他の実施例を示す構成図
で、第７図に示す回路のダイオード１８，〜１８ｎの代
りに、トランジスタ１４とトランジスタ１６との間に、
カソードをトランジスタ１４側に向けてツェナーダイオ
ード１９を挿入したものである。
で、第７図に示す回路のダイオード１８，〜１８ｎの代
りに、トランジスタ１４とトランジスタ１６との間に、
カソードをトランジスタ１４側に向けてツェナーダイオ
ード１９を挿入したものである。
このツェナーダイオードのツェナー電圧をＶ２とすれば
、このときの遮断電圧■。″は次の第（９）式に与えら
れる。したがつて第８図に示すりミッタ回路の出力電流
１０″″は次の第（１０）式で与えられる。
、このときの遮断電圧■。″は次の第（９）式に与えら
れる。したがつて第８図に示すりミッタ回路の出力電流
１０″″は次の第（１０）式で与えられる。
第９図はこの発明のさらに他の実施例を示す構成図で、
前記第５図に示す回路のトランジスタ１４にＮＰＮ型の
トランジスタ２０のコレクタを接続し、さらにこのトラ
ンジスタ２０のエミッタは接地電位点に接続したもので
ある。そしてこのトランジスタ２０のベースを開放状態
とすればこの回路は通常のりミッタ回路として作用し、
ベースに正レベルの信号を入力すればこのトランジスタ
２０はオンし、さらにトランジスタ１４がオフとなつて
この回路はりミッタ回路としての作用を停止する。すな
わち上記トランジスタ２０を追加するのみでりミッタ回
路としての動作を行なわせしめるか否かの制御が可能と
なる。第１０図はこの発明のりミッタ回路の応用例を示
す構成図で、遮断電圧の異なつたりミッタ回路を３個組
み合わせることにより折れ線近似回路を構成している。
前記第５図に示す回路のトランジスタ１４にＮＰＮ型の
トランジスタ２０のコレクタを接続し、さらにこのトラ
ンジスタ２０のエミッタは接地電位点に接続したもので
ある。そしてこのトランジスタ２０のベースを開放状態
とすればこの回路は通常のりミッタ回路として作用し、
ベースに正レベルの信号を入力すればこのトランジスタ
２０はオンし、さらにトランジスタ１４がオフとなつて
この回路はりミッタ回路としての作用を停止する。すな
わち上記トランジスタ２０を追加するのみでりミッタ回
路としての動作を行なわせしめるか否かの制御が可能と
なる。第１０図はこの発明のりミッタ回路の応用例を示
す構成図で、遮断電圧の異なつたりミッタ回路を３個組
み合わせることにより折れ線近似回路を構成している。
第１０図においてＩ±は供給される入力電圧から３種類
の基準電圧■Ｒｅｆｌ，Ｖｒｅｆ２，■Ｒｅｆ３を夫々
得るための基準電圧発生回路である。１１−Ｉ鼻は夫々
前記第１図あるいは前記第８図に示すりミッタ回路であ
り、第１図あるいは第８図中の符号の末尾に夫々１〜３
を付したものが夫々第１図あるいは第８図中のものと対
応している。
の基準電圧■Ｒｅｆｌ，Ｖｒｅｆ２，■Ｒｅｆ３を夫々
得るための基準電圧発生回路である。１１−Ｉ鼻は夫々
前記第１図あるいは前記第８図に示すりミッタ回路であ
り、第１図あるいは第８図中の符号の末尾に夫々１〜３
を付したものが夫々第１図あるいは第８図中のものと対
応している。
そしてこれらのりミッタ回路２２〜２（夫々の電流出力
端２５〜２７は並列的に接続され、さらにこの接続点と
接地電位点との間には負荷回路２８が接続されている。
いま基準電圧発生回路１±において抵抗２９〜３２の抵
抗値を任意に選択することにより、３種類の基準電圧Ｖ
ｒｅｆｌ，ｖｒｅｆ２，ｖｒｅｆ３夫々の値を５．９（
■），５．３（Ｖ），２．３（■）と設定する。
端２５〜２７は並列的に接続され、さらにこの接続点と
接地電位点との間には負荷回路２８が接続されている。
いま基準電圧発生回路１±において抵抗２９〜３２の抵
抗値を任意に選択することにより、３種類の基準電圧Ｖ
ｒｅｆｌ，ｖｒｅｆ２，ｖｒｅｆ３夫々の値を５．９（
■），５．３（Ｖ），２．３（■）と設定する。
さらにトランジスタ１４１，１４２，１４３，１６１，
１６２，１６３夫々のベース・エミッタ間電圧■ＢＥを
０．６（Ｖ）、ツェナーダイオード１９。，１９３夫々
のツェナー電圧■ｚを６．７（Ｖ）とし、抵抗１３１，
１３２，１３３夫々の値を６．８９（ｋΩ）、２５．４
（ｋΩ）、１８．６（ｋΩ）と設定する。この時りミッ
タ回路２Ｉ−２（夫々の遮断電圧ＶＯｌ，■Ｃ２，■０
３は夫々７．２（Ｖ），１０（Ｖ），１３（■）となり
、入力電圧■ｌと負荷回路２８に流れ込む電流１０との
間には次の第（１１）式で示めされるような近似式が成
立する。すなわち第１０図に示す回路は、入力電圧Ｖｉ
に対し出力電流１０が２次曲線的に変化する折れ線近似
回路として作用する。
１６２，１６３夫々のベース・エミッタ間電圧■ＢＥを
０．６（Ｖ）、ツェナーダイオード１９。，１９３夫々
のツェナー電圧■ｚを６．７（Ｖ）とし、抵抗１３１，
１３２，１３３夫々の値を６．８９（ｋΩ）、２５．４
（ｋΩ）、１８．６（ｋΩ）と設定する。この時りミッ
タ回路２Ｉ−２（夫々の遮断電圧ＶＯｌ，■Ｃ２，■０
３は夫々７．２（Ｖ），１０（Ｖ），１３（■）となり
、入力電圧■ｌと負荷回路２８に流れ込む電流１０との
間には次の第（１１）式で示めされるような近似式が成
立する。すなわち第１０図に示す回路は、入力電圧Ｖｉ
に対し出力電流１０が２次曲線的に変化する折れ線近似
回路として作用する。
第１１図は上記折れ線近似回路の出力特性を示すもので
、横軸には入力電圧Ｖ１を縦軸には出力電流１０を夫々
とつたもので、図示するように３つの直線によつて近似
された２次曲線が示めされている。この発明は上記の実
施例に限定されるものてはなく例えば前記第１図に示す
回路のトランジスタ１４，１６間にツェナダイオードを
複数個挿入しても良いし、さらにツェナーダイオードと
普通のダイオードとを直列接続したものを挿入しても良
いことはもちろんである。
、横軸には入力電圧Ｖ１を縦軸には出力電流１０を夫々
とつたもので、図示するように３つの直線によつて近似
された２次曲線が示めされている。この発明は上記の実
施例に限定されるものてはなく例えば前記第１図に示す
回路のトランジスタ１４，１６間にツェナダイオードを
複数個挿入しても良いし、さらにツェナーダイオードと
普通のダイオードとを直列接続したものを挿入しても良
いことはもちろんである。
以上説明したようにこの発明によれば電源として入力電
圧が供給される電流ミラー回路と、この電流ミラー回路
の一方の電流出力端に接続されるインピーダンス素子と
、このインピーダンス素子の他端と接地電位点との間に
介挿されると共にそのベースに基準電圧が印加されるト
ランジスタと・を具備し、前記電流ミラー回路の他方の
電流出力端を出力端とするようにしたことにより、入力
電圧に対して逆極性の基準電圧を必要とせずしかも電流
バッファ回路等を介さずに直接出力電流を得ることがで
き、さらにりミッタ回路としての動作を行なわせしめる
か否の制御が可能なりミッタ回路を提供することができ
る。
圧が供給される電流ミラー回路と、この電流ミラー回路
の一方の電流出力端に接続されるインピーダンス素子と
、このインピーダンス素子の他端と接地電位点との間に
介挿されると共にそのベースに基準電圧が印加されるト
ランジスタと・を具備し、前記電流ミラー回路の他方の
電流出力端を出力端とするようにしたことにより、入力
電圧に対して逆極性の基準電圧を必要とせずしかも電流
バッファ回路等を介さずに直接出力電流を得ることがで
き、さらにりミッタ回路としての動作を行なわせしめる
か否の制御が可能なりミッタ回路を提供することができ
る。
第１図および第２図は夫々従来のりミッタ回路の構成図
、第３図および第４図は夫々の上記従来のりミッタ回路
の動作を説明するための特性図、第５図はこの発明の１
実施例を示す構成図、第６図は上記実施例を説明するた
めの特性図、第７図はこの発明の他の実施例を示す構成
図、第８図はこの発明のもう１つ他の実施例を示す構成
図、第９図はこの発明のさらに他の実施例を示す構成図
、第１０図はこの発明の応用例を示す構成図、第１１図
は上記応用例を説明するための特性図である。 １１，１２，１６・・・・ＰＮＰ型のトランジスタ、１
３，２９〜３２・・・・・・抵抗、１４，２０・ＮＰＮ
型のトランジスタ、１５・・・・・定電流源、１７，２
８・・・・・負荷回路、１８，〜１８ｎ・・・・・・ダ
イオード、１９・・・・・・ツェナーダイオード、Ｉ±
・・基準電圧発生回路、久又〜又μ・・・・・・りミッ
タ回路、２５〜２７・・・・・・電流出力端子。
、第３図および第４図は夫々の上記従来のりミッタ回路
の動作を説明するための特性図、第５図はこの発明の１
実施例を示す構成図、第６図は上記実施例を説明するた
めの特性図、第７図はこの発明の他の実施例を示す構成
図、第８図はこの発明のもう１つ他の実施例を示す構成
図、第９図はこの発明のさらに他の実施例を示す構成図
、第１０図はこの発明の応用例を示す構成図、第１１図
は上記応用例を説明するための特性図である。 １１，１２，１６・・・・ＰＮＰ型のトランジスタ、１
３，２９〜３２・・・・・・抵抗、１４，２０・ＮＰＮ
型のトランジスタ、１５・・・・・定電流源、１７，２
８・・・・・負荷回路、１８，〜１８ｎ・・・・・・ダ
イオード、１９・・・・・・ツェナーダイオード、Ｉ±
・・基準電圧発生回路、久又〜又μ・・・・・・りミッ
タ回路、２５〜２７・・・・・・電流出力端子。
Claims (1)
- １ 電源として入力電圧が供給される電流ミラー回路と
、この電流ミラー回路の１方の電流出力端に接続される
インピーダンス素子と、このインピーダンス素子の他端
と接地電位点との間に介挿されると共にそのベースに基
準電圧が印加されるトランジスタとを具備し、前記電流
ミラー回路の他方の電流出力端を出力端とすることを特
徴とするリミッタ回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP53039956A JPS6053924B2 (ja) | 1978-04-05 | 1978-04-05 | リミツタ回路 |
| US06/024,973 US4268789A (en) | 1978-04-05 | 1979-03-29 | Limiter circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP53039956A JPS6053924B2 (ja) | 1978-04-05 | 1978-04-05 | リミツタ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS54131854A JPS54131854A (en) | 1979-10-13 |
| JPS6053924B2 true JPS6053924B2 (ja) | 1985-11-28 |
Family
ID=12567398
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP53039956A Expired JPS6053924B2 (ja) | 1978-04-05 | 1978-04-05 | リミツタ回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4268789A (ja) |
| JP (1) | JPS6053924B2 (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4485341A (en) * | 1982-07-28 | 1984-11-27 | Motorola, Inc. | Current limiter circuit |
| US4636655A (en) * | 1983-11-11 | 1987-01-13 | Kabushiki Kaisha Toshiba | Circuit in which output circuit and operational amplifier equipped input circuit are electrically isolated |
| DE3404317A1 (de) * | 1984-02-08 | 1985-08-08 | Robert Bosch Gmbh, 7000 Stuttgart | Schutzschaltung fuer durch elektrische signale gesteuerte geraete |
| US4763027A (en) * | 1985-05-07 | 1988-08-09 | National Semiconductor Corporation | Deglitching network for digital logic circuits |
| DE3642618A1 (de) * | 1986-12-13 | 1988-06-23 | Philips Patentverwaltung | Schaltungsanordnung zur bildung eines begrenzten stromes |
| US4771228A (en) * | 1987-06-05 | 1988-09-13 | Vtc Incorporated | Output stage current limit circuit |
| US4810962A (en) * | 1987-10-23 | 1989-03-07 | International Business Machines Corporation | Voltage regulator capable of sinking current |
| US4885525A (en) * | 1989-04-26 | 1989-12-05 | Cherry Semiconductor Corporation | Voltage controllable current source |
| US5262713A (en) * | 1991-01-31 | 1993-11-16 | Texas Instruments Incorporated | Current mirror for sensing current |
| US5184036A (en) * | 1991-08-09 | 1993-02-02 | Delco Electronics Corporation | Method of limiting output current from an interface drive circuit |
| US5184033A (en) * | 1991-09-20 | 1993-02-02 | Motorola, Inc. | Regulated BiCMOS output buffer |
| DE4421806C1 (de) * | 1994-06-22 | 1995-08-10 | Siemens Ag | Schaltnetzteil mit sinusförmiger Stromaufnahme |
| JPH08293744A (ja) * | 1995-04-21 | 1996-11-05 | Mitsubishi Electric Corp | 半導体回路 |
| DE10158244B4 (de) * | 2001-11-28 | 2004-02-12 | Infineon Technologies Ag | Aktive Schutzvorrichtung für Niedrigspannungsschaltungen in Niedrigspannungseinrichtungen |
| EP2154783B1 (en) * | 2008-08-14 | 2012-10-03 | STMicroelectronics (Grenoble) SAS | Amplifying circuit |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3569740A (en) * | 1966-12-27 | 1971-03-09 | Rca Corp | Signal translating system providing amplification and limiting |
| US3932768A (en) * | 1973-03-15 | 1976-01-13 | Victor Company Of Japan, Ltd. | Limiting amplifier |
| JPS5635326B2 (ja) * | 1973-12-07 | 1981-08-17 | ||
| US3974400A (en) * | 1975-09-05 | 1976-08-10 | Sony Corporation | Limiter circuit |
-
1978
- 1978-04-05 JP JP53039956A patent/JPS6053924B2/ja not_active Expired
-
1979
- 1979-03-29 US US06/024,973 patent/US4268789A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US4268789A (en) | 1981-05-19 |
| JPS54131854A (en) | 1979-10-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6053924B2 (ja) | リミツタ回路 | |
| JPH0473806B2 (ja) | ||
| JPH03788B2 (ja) | ||
| US5838149A (en) | Voltage control means having a reduced sensitivity to temperature variations | |
| GB1601595A (en) | Window discriminator or voltage range sensor | |
| GB2240442A (en) | Threshold voltage generating circuit for integrated circuit | |
| US3588550A (en) | A composite transistor circuit having a controllable vbe | |
| JPS5842886B2 (ja) | 定電圧装置 | |
| JPH0666648B2 (ja) | ヒステリシスコンパレ−タ | |
| JPH022545B2 (ja) | ||
| JP2853485B2 (ja) | 電圧電流変換回路 | |
| JPS6214712Y2 (ja) | ||
| KR930004584Y1 (ko) | 슈미트 트리거회로 | |
| JP2900688B2 (ja) | リミッタ回路 | |
| JPH06188662A (ja) | 非線形増幅回路 | |
| JP2865296B2 (ja) | 利得制御装置 | |
| JPH065812B2 (ja) | 振幅制限回路 | |
| JPH0230786Y2 (ja) | ||
| JPH0132932B2 (ja) | ||
| JPH0347775B2 (ja) | ||
| JPH0476714A (ja) | 定電圧発生回路 | |
| JP2002135966A (ja) | 出力過電圧保護回路 | |
| JPS6337528B2 (ja) | ||
| JPS5826852B2 (ja) | 定振幅ランプ電圧発生回路 | |
| JPS6235708A (ja) | シユミツト回路 |