KR940003081Y1 - 차동증폭기 - Google Patents
차동증폭기 Download PDFInfo
- Publication number
- KR940003081Y1 KR940003081Y1 KR2019910015120U KR910015120U KR940003081Y1 KR 940003081 Y1 KR940003081 Y1 KR 940003081Y1 KR 2019910015120 U KR2019910015120 U KR 2019910015120U KR 910015120 U KR910015120 U KR 910015120U KR 940003081 Y1 KR940003081 Y1 KR 940003081Y1
- Authority
- KR
- South Korea
- Prior art keywords
- transistor
- transistors
- differential amplifier
- gain
- dynamic range
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
- H03F3/45085—Long tailed pairs
- H03F3/45094—Folded cascode stages
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45021—One or more added diodes to the amplifying transistors in the differential amplifier
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
내용 없음.
Description
제1도는 종래의 차동증폭기 회로도.
제2도는 본 고안의 차동증폭기 회로도.
* 도면의 주요부분에 대한 부호의 설명
D1,D2 : 다이오드 Is : 전류원
P11-P1n,P21-P2n: 트랜지스터 Q1,Q2: 트랜지스터
본 고안은 차동증폭기에 관한 것으로, 특히 넓은 다이나믹레인지(Dynamic Range)를 유지하면서도 이득(G)을 높일 수 있게 한 차동증폭기에 관한 것이다.
종래의 차동증폭기는 제1a도에 도시된 바와같이 전원전압(Vcc)이 저항(Rc1)(Rc2)을 각기 통해 콜렉터에 접속되는 트랜지스터(Q1)(Q2)의 베이스에 입력신호전압단자(+Vi)(-Vi)가 접속되고, 상기 트랜지스터(Q1), (Q2)의 에미터는 저항(RE1), (RE2)통해 전류원(Is)에 접속되며, 상기 트랜지스터(Q2)의 콜렉터에서 출력 신호전압(Vo)을 얻을 수 있도록 구성되어 있다.
한편, 제1b도는 상기 제1a도의 변형회로도로서, 이에 도시된 바와같이, 상기 트랜지스터(Q1),(Q2)의 에미터가 다이오드(D1), (D2)를 각기 통해 전류원(Is)에 접속되어 구성되고, 제1c도는 상기 제1a도의 또다른 변형회로도로서, 이에 도시된 바와같이 상기 트랜지스터(Q1), (Q2)의 에미터가 전류원(Is)에 직접 연결되어 구성되었다.
이와같이 구성된 종래 차동증폭기의 동작을 설명하면 다음과 같다.
제1a도에서 입력신호전압(+Vi)(-Vi)이 트랜지스터(Q1)(Q2)의 베이스에 인가될 경우 상기 트랜지스터(Q1), (Q2)의 콜렉터전류를 I라 하면 그 트랜지스터(Q1), (Q2)를 통해 전류원(Is)에 흐르는 전류는 2I가 된다.
따라서, 이때 다이나믹레인지(DR) 및 이득(G)은 하기의 식(1) 및 식(2)와 같이 나타낼 수 있다.
결국, 위 식(1)으로부터 알 수 있는 바와같이 다이나믹레인지(DR)는 트랜지스터(Q1), (Q2)의 에미터측 저항(RE1), (RE2)에 의해 2REI만큼 넓어지며, 또한 이득(G)은 상기 식(2)로부터 알 수 있는 바와같이 그 에미터측 저항(RE1), (RE2)에 의해만큼 감소된다.
또한, 제1b도에서 트랜지스터(Q1), (Q2)의 콜렉터전류를 I라 하면 그 트랜지스터(Q1), (Q2)를 통해 전류원(Is)에 흐르는 전류는 2I가 된다. 따라서 이때 다이나믹레인지(DR) 및 이득(G)은 하기 식(3) 및 식(4)와 같이 나타낼 수 있다.
또한, 제1c도에서 트랜지스터(Q1), (Q2)의 콜렉터전류를 I라 하면, 그 트랜지스터(Q1), (Q2)를 통해 전류원(Is)에 흐르는 전류는 2I가 된다.
따라서, 이때 다이나믹레인지(DR) 및 이득(G)은 하기의 식(5) 및 식(6)과 같이 나타낼 수 있다.
상기 각각의 다이나믹레인지와 이득을 비교하면 하기의 표1과 같이 나타낼 수 있다.
상기와 같은 종래의 차동증폭기에 있어서는 상기 표1에서 알수 있는 바와같이 다이나믹레인지와 이득은 서로 반비례 관계에 있기 때문에 다이나믹레인지를 넓게하면 이득은 낮아지고, 이득을 높이게 되면 다이나믹레인지는 좁아지는 결점이 있었다.
본 고안은 상기와 같은 종래의 결점을 해결하기 위하여, 다이나믹레인지를 줄이지 않고서도 이득을 높일 수 있는 차동증폭기를 안출한 것으로, 이들 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
제2도는 본 고안의 차동증폭기 회로도로서, 이에 도시된 바와 같이 전원전압단자(Vcc)가 저항(Rc1)(Rc2)을 각기 통해 콜렉터에 접속된 트랜지스터(Q1)(Q2)의 베이스에 입력신호전압단자(+Vi)(-Vi)를 각기 접속하고, 상기 트랜지스터(Q1),(Q2)의 에미터가 다이오드(D1),(D2)를 각기 통해 전류원(Is)에 접속되어 구성된 차동증폭기에 있어서, 상기 트랜지스터(Q1)(Q2)의 에미터를 트랜지스터(P11-P1n)(P21-P2n)의 에미터 공통 접속점에 각기 접속하고, 상기 트랜지스터(P11-P1n)(P21-P2n)의 베이스 공통 접속점을 상기 전류원(Is)과 다이오드(D1)(D2)의 캐소드 접속점에 접속하여 구성한 것으로, 이와같이 구성된 본 고안의 작용 및 효과를 상세히 설명하면 다음과 같다.
전원전압(Vcc)이 인가되고, 입력신호전압(+Vi)과 (-Vi)이 트랜지스터(Q1)(Q2)의 베이스에 각기 인가되면 그 입력신호전압(+Vi)(-Vi)은 트랜지스터(Q1)(Q2)에서 차동증폭되어 트랜지스터(Q2)의 콜렉터에서 출력신호전압(Vo)으로 출력된다. 이때, 전류원(Is)에 흐르는 전류를 2I라 하고, 각 트랜지스터(P11-P1n)(P21-P2n)를 통해 흐르는 전류를 I라 하면 상기 트랜지스터(Q1)(Q2)의 콜렉터 전류는 nI가 된다.
따라서, 다이나믹레인지(DR) 및 이득(G)은 하기의 식(7) 및 식(8)과 같이 나타낼 수 있다.
여기서, n은 트랜지스터(P11-P1n)(P21-P2n)의 갯수를 나타낸다.
상기 식(7), (8)에서 알 수 있는 바와같이 다이나믹레인지(DR)는 트랜지스터(P11-P1n)(P21-P2n)의 수(n)에 상관없이 일정값 4VT를 유지시하나, 이득(G)은 그 트랜지스터(P11-P1n)(P21-P2n)의 수(n)에 비례하여 증가된다. 일예로, 트랜지스터(P11)(P21)만을 연결한 경우의 이득(G)을 계산하여 보면 하기의 식(9)과 같이 된다.
이와같이 동작되는 본 고안을 상기 제1b도에 도시된 차동증폭기와 비교해 보면 다이나믹레이지(DR)는 4VT로서 서로 같지만, 이득(G)은 트랜지스터(P11)(P21)만을 접속한 경우에도 에 비해 2배인 가 된다.
즉, 본 고안은 종래의 차동증폭기에 비하여 다이나믹레인지(DR)는 4VT로 같게 유지되면서도 이득(G)은 트랜지스터(P11-P1n)(P21-P2n)의 갯수(n)에 해당하는 n배만큼 증가된다.
이상에서 설명한 바와같이 본 고안은 다이나믹레인지(DR)는 그대로 유지시키면서 이득(G)을 증가시키게 되므로 다이나믹레인지(DR)를 줄이지 않고, 높은 이득(G)을 필요로 하는 회로에 유용하게 사용할 수 있는 효과가 있다.
Claims (2)
- 전원전압단자(Vcc)가 저항(Rc1)(Rc2)을 각기 통해 콜렉터에 접속된 트랜지스터(Q1)(Q2)의 베이스에 입력신호전압단자(+Vi)(-Vi)를 각기 접속하고, 상기 트랜지스터(Q1), (Q2)의 에미터가 다이오드(D1), (D2)를 각기 통해 전류원(Is)에 접속되어 구성된 차동증폭기에 있어서, 상기 트랜지스터(Q1)(Q2)의 에미터를 트랜지스터(P11-P1n)(P21-P2n)의 에미터 공통 접속점에 각기 접속하고, 상기 트랜지스터(P11-P1n)(P21-P2n)의 베이스 공통 접속점을 상기 전류원(Is)과 다이오드(D1)(D2)의 캐소드 접속점에 접속하여 구성한 것을 특징으로 하는 차동증폭기.
- 제1항에 있어서, 상기 트랜지스터(P11-P1n)(P21-P2n)의 갯수(n)는 원하는 이득(G)에 따라 조절가능한 것을 특징으로 하는 차동증폭기.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2019910015120U KR940003081Y1 (ko) | 1991-09-16 | 1991-09-16 | 차동증폭기 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2019910015120U KR940003081Y1 (ko) | 1991-09-16 | 1991-09-16 | 차동증폭기 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR930007646U KR930007646U (ko) | 1993-04-26 |
KR940003081Y1 true KR940003081Y1 (ko) | 1994-05-12 |
Family
ID=19319361
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR2019910015120U KR940003081Y1 (ko) | 1991-09-16 | 1991-09-16 | 차동증폭기 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR940003081Y1 (ko) |
-
1991
- 1991-09-16 KR KR2019910015120U patent/KR940003081Y1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR930007646U (ko) | 1993-04-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4647839A (en) | High precision voltage-to-current converter, particularly for low supply voltages | |
KR20010020410A (ko) | 선형성 및 대역폭이 개선된 가변 이득 증폭기 | |
KR940006365B1 (ko) | 전류 미러 회로 | |
US4591804A (en) | Cascode current-source arrangement having dual current paths | |
US4217539A (en) | Stabilized current output circuit | |
US4779059A (en) | Current mirror circuit | |
US4194166A (en) | Differential amplifier with a current mirror circuit | |
US5113146A (en) | Amplifier arrangement | |
KR940003081Y1 (ko) | 차동증폭기 | |
KR940009398B1 (ko) | 액티브 필터회로 | |
EP0376471A1 (en) | Low distortion current mirror | |
US5099139A (en) | Voltage-current converting circuit having an output switching function | |
US5155429A (en) | Threshold voltage generating circuit | |
US4553107A (en) | Current mirror circuit having stabilized output current | |
US4775829A (en) | On-chip voltage stabilizing circuit | |
US5349307A (en) | Constant current generation circuit of current mirror type having equal input and output currents | |
EP0127832B1 (en) | Improved differential stage particularly for active filters | |
JP2896029B2 (ja) | 電圧電流変換回路 | |
KR20010074941A (ko) | 전자 회로 | |
US4262244A (en) | Circuit providing improved rejection to power supply variations to current sources driven therefrom | |
US4480268A (en) | Gamma correction circuit | |
KR830000469Y1 (ko) | 신호변환 회로 | |
JPS59205815A (ja) | デジタル信号で調整可能な端子電圧発生用集積回路 | |
JP3103104B2 (ja) | バッファ回路 | |
US5525924A (en) | Log conversion circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
REGI | Registration of establishment | ||
FPAY | Annual fee payment |
Payment date: 20030417 Year of fee payment: 10 |
|
LAPS | Lapse due to unpaid annual fee |